JPH06267993A - 量子細線構造 - Google Patents
量子細線構造Info
- Publication number
- JPH06267993A JPH06267993A JP5051629A JP5162993A JPH06267993A JP H06267993 A JPH06267993 A JP H06267993A JP 5051629 A JP5051629 A JP 5051629A JP 5162993 A JP5162993 A JP 5162993A JP H06267993 A JPH06267993 A JP H06267993A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- quantum
- valley
- wire structure
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/812—Single quantum well structures
- H10D62/813—Quantum wire structures
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 高電界印加時には電子が有効質量の大きなサ
テライト・ヴァレーに遷移してドリフト速度が材料固有
の飽和速度にまで低下してしまう、という問題を克服
し、半導体材料の高電界電子輸送特性を向上する。 【構成】 量子井戸領域３と量子障壁２Ａ，２Ｂ，２Ｃ
からなる量子細線構造に於いて、量子井戸を形成する半
導体の伝導帯の最低エネルギーＥC 1 、Ｌ谷の最低エネ
ルギーＥL 1 、量子障壁を形成する半導体の伝導帯の最
低エネルギーＥC2 の間にＥC 1 ≦ＥL 1 ＜ＥC 2 の関
係があり、量子細線構造の長手方向を（１００）または
（１００）と等価な結晶方位に平行とする。この量子細
線構造では、伝導帯とＬ谷で電子は（１００）方向に走
行するので有効質量が小さくなり、高電界ドリフト速度
が向上する。
テライト・ヴァレーに遷移してドリフト速度が材料固有
の飽和速度にまで低下してしまう、という問題を克服
し、半導体材料の高電界電子輸送特性を向上する。 【構成】 量子井戸領域３と量子障壁２Ａ，２Ｂ，２Ｃ
からなる量子細線構造に於いて、量子井戸を形成する半
導体の伝導帯の最低エネルギーＥC 1 、Ｌ谷の最低エネ
ルギーＥL 1 、量子障壁を形成する半導体の伝導帯の最
低エネルギーＥC2 の間にＥC 1 ≦ＥL 1 ＜ＥC 2 の関
係があり、量子細線構造の長手方向を（１００）または
（１００）と等価な結晶方位に平行とする。この量子細
線構造では、伝導帯とＬ谷で電子は（１００）方向に走
行するので有効質量が小さくなり、高電界ドリフト速度
が向上する。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタ
（ＦＥＴ）等に応用される量子細線構造に関わり、特に
その電子輸送特性を向上することを可能とするヘテロ構
造に関する。
（ＦＥＴ）等に応用される量子細線構造に関わり、特に
その電子輸送特性を向上することを可能とするヘテロ構
造に関する。
【０００２】
【従来の技術】図１１は従来技術による量子細線の構造
図である。このような量子細線構造は、例えば、イスマ
イル（Ｋ．Ｉｓｍａｉｌ）らによってアプライド・フィ
ジクス・レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）
第５４巻、１１３０頁、１９８９年に報告されている。
図である。このような量子細線構造は、例えば、イスマ
イル（Ｋ．Ｉｓｍａｉｌ）らによってアプライド・フィ
ジクス・レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）
第５４巻、１１３０頁、１９８９年に報告されている。
【０００３】図１１に於いて、１０は半絶縁性（Ｓ．
Ｉ．）ＧａＡｓ基板、１１１はバッファ層を構成するノ
ンドープＧａＡｓ層、１１２はノンドープＡｌ0 . 3 Ｇ
ａ0 .7 Ａｓ層からなるスペーサ、１１３は電子供給層
でありｎ型Ａｌ0 . 3 Ｇａ0 .7 Ａｓ層によって構成さ
れている。電子供給層１１３は部分的にエッチングする
ことによって細線形状を有する凸部が形成され、電子供
給層１１３表面にはゲート電極１１４が蒸着により形成
されている。ゲート電極１１４に適当な電圧を加えるこ
とにより、ＧａＡｓ層１１１のスペーサ層１１２との界
面近傍にはＡｌＧａＡｓ層１１３に於ける凸部の直下に
のみ一次元電子ガス（１ＤＥＧ）５が誘起されチャネル
を形成している。
Ｉ．）ＧａＡｓ基板、１１１はバッファ層を構成するノ
ンドープＧａＡｓ層、１１２はノンドープＡｌ0 . 3 Ｇ
ａ0 .7 Ａｓ層からなるスペーサ、１１３は電子供給層
でありｎ型Ａｌ0 . 3 Ｇａ0 .7 Ａｓ層によって構成さ
れている。電子供給層１１３は部分的にエッチングする
ことによって細線形状を有する凸部が形成され、電子供
給層１１３表面にはゲート電極１１４が蒸着により形成
されている。ゲート電極１１４に適当な電圧を加えるこ
とにより、ＧａＡｓ層１１１のスペーサ層１１２との界
面近傍にはＡｌＧａＡｓ層１１３に於ける凸部の直下に
のみ一次元電子ガス（１ＤＥＧ）５が誘起されチャネル
を形成している。
【０００４】図１２はこの従来例の１ＤＥＧ近傍に於け
るヘテロ界面に垂直な方向のポテンシャルバンド図であ
る。図１２に於いて、ＥΓ W 、ＥL W 、Ｅx W は各
々、量子井戸層に於けるΓ谷、Ｌ谷、Ｘ谷の下底であ
り、ＥΓ B 、ＥL B 、Ｅx B は各々、量子障壁層に於
けるΓ谷、Ｌ谷、Ｘ谷の下底である。この従来例では、
ＧａＡｓ層の伝導帯はヘテロ界面に約０．２４ｅＶの量
子障壁を有するために一次元サブバンドが形成される
が，ＧａＡｓ層のＬ谷及びＸ谷はＡｌＧａＡｓ層の伝導
帯よりも高エネルギーであるため一次元サブバンドは形
成されず、Ｌ谷、Ｘ谷の電子はバルクと同様に振舞う。
るヘテロ界面に垂直な方向のポテンシャルバンド図であ
る。図１２に於いて、ＥΓ W 、ＥL W 、Ｅx W は各
々、量子井戸層に於けるΓ谷、Ｌ谷、Ｘ谷の下底であ
り、ＥΓ B 、ＥL B 、Ｅx B は各々、量子障壁層に於
けるΓ谷、Ｌ谷、Ｘ谷の下底である。この従来例では、
ＧａＡｓ層の伝導帯はヘテロ界面に約０．２４ｅＶの量
子障壁を有するために一次元サブバンドが形成される
が，ＧａＡｓ層のＬ谷及びＸ谷はＡｌＧａＡｓ層の伝導
帯よりも高エネルギーであるため一次元サブバンドは形
成されず、Ｌ谷、Ｘ谷の電子はバルクと同様に振舞う。
【０００５】このような量子細線構造の一次元基底サブ
バンドに電子が局在した状態（量子極限）では、散乱に
於ける終状態の数が限定されるために弾性散乱確率が減
少し、低電界移動度が向上することが、榊（Ｈ．Ｓａｋ
ａｋｉ）によってジャパニ−ズ・ジャーナル・オブ・ア
プライド・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．）第１９巻、Ｌ７３５頁、１９８０年に報告されて
いる。
バンドに電子が局在した状態（量子極限）では、散乱に
於ける終状態の数が限定されるために弾性散乱確率が減
少し、低電界移動度が向上することが、榊（Ｈ．Ｓａｋ
ａｋｉ）によってジャパニ−ズ・ジャーナル・オブ・ア
プライド・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．）第１９巻、Ｌ７３５頁、１９８０年に報告されて
いる。
【０００６】
【発明が解決しようとする課題】幅Ｌy 、厚さＬz の矩
形断面を有する量子細線構造の伝導帯（Γ谷）に於ける
一次元サブバンドのエネルギーレベルは次の（１）式に
よって近似的に表される。
形断面を有する量子細線構造の伝導帯（Γ谷）に於ける
一次元サブバンドのエネルギーレベルは次の（１）式に
よって近似的に表される。
【０００７】 εm n ＝｛π2 （ｈ／２π）2 ／２ｍ* Γ ｝｛（ｍ／Ｌy ）2 ＋（ｎ／ Ｌz ）2 ｝ （１） ここで、ｍとｎは量子数（ｍ，ｎ＝１，２，・・・）、
ｍ* Γ はΓ谷に於ける電子有効質量、πは円周率、ｈ
はプランク（Ｐｌａｎｃｋ）定数である。
ｍ* Γ はΓ谷に於ける電子有効質量、πは円周率、ｈ
はプランク（Ｐｌａｎｃｋ）定数である。
【０００８】断面のサイズが１５０オングストローム
（以下Ａとする）のＧａＡｓ量子細線の場合、（１）式
でｍ* Γ ＝０．０６７ｍ0 、Ｌy ＝Ｌz ＝１５０Ａと
おくことにより、一次元電子のサブバンドエネルギーは
ε1 1 〜５０ｍｅＶ、ε1 2 ＝ε2 1 〜１２０ｍｅＶと
なる。第一励起準位と基底準位のエネルギー差は約７０
ｍｅＶであり、数百Ｖ／ｃｍ程度の電界下では加速され
た電子はサブバンド間散乱によって基底準位から励起準
位へ遷移し始める。また、基底準位とＬ谷のエネルギー
差は約２３０ｍｅＶであり、数ｋＶ／ｃｍの高電界印加
時には谷間散乱をともなって伝導帯の電子は有効質量の
大きいＬ谷へ遷移し、その速度を失う。したがって、高
電界印加時には、サテライト・ヴァレー（Ｌ谷、Ｘ谷）
を走行する電子が多くなり、バルクと同様な速度飽和特
性を生じる。
（以下Ａとする）のＧａＡｓ量子細線の場合、（１）式
でｍ* Γ ＝０．０６７ｍ0 、Ｌy ＝Ｌz ＝１５０Ａと
おくことにより、一次元電子のサブバンドエネルギーは
ε1 1 〜５０ｍｅＶ、ε1 2 ＝ε2 1 〜１２０ｍｅＶと
なる。第一励起準位と基底準位のエネルギー差は約７０
ｍｅＶであり、数百Ｖ／ｃｍ程度の電界下では加速され
た電子はサブバンド間散乱によって基底準位から励起準
位へ遷移し始める。また、基底準位とＬ谷のエネルギー
差は約２３０ｍｅＶであり、数ｋＶ／ｃｍの高電界印加
時には谷間散乱をともなって伝導帯の電子は有効質量の
大きいＬ谷へ遷移し、その速度を失う。したがって、高
電界印加時には、サテライト・ヴァレー（Ｌ谷、Ｘ谷）
を走行する電子が多くなり、バルクと同様な速度飽和特
性を生じる。
【０００９】ところで、現在の微細ゲートを有する電界
効果トランジスタ（ＦＥＴ）では、チャネルに加わる平
均電界は数百ｋＶ／ｃｍにも及ぶ。したがって、量子細
線構造を微細ＦＥＴに応用した場合には、電子が伝導帯
から有効質量の大きなサテライト・ヴァレーに遷移する
ため、量子極限が成り立たずドリフト速度が材料固有の
飽和速度にまで低下してしまうという問題があった。本
発明は、従来は材料固有であった電子飽和速度を変調し
うる量子細線構造を提供するものである。
効果トランジスタ（ＦＥＴ）では、チャネルに加わる平
均電界は数百ｋＶ／ｃｍにも及ぶ。したがって、量子細
線構造を微細ＦＥＴに応用した場合には、電子が伝導帯
から有効質量の大きなサテライト・ヴァレーに遷移する
ため、量子極限が成り立たずドリフト速度が材料固有の
飽和速度にまで低下してしまうという問題があった。本
発明は、従来は材料固有であった電子飽和速度を変調し
うる量子細線構造を提供するものである。
【００１０】
【課題を解決するための手段】本発明によれば、第一の
半導体からなる量子井戸領域が第二の半導体からなる量
子障壁層によって挟まれた量子細線構造に於いて、第一
の半導体に於ける伝導帯の最低エネルギーＥC 1 、第一
の半導体に於けるＬ谷の最低エネルギーＥL 1、及び第
二の半導体に於ける伝導帯の最低エネルギーＥC 2 の間
に関係 ＥC 1 ≦ＥL 1 ＜ＥC 2 が成り立つと共に、該量子細線構造の長手方向は（１０
０）または（１００）と等価な結晶方位に平行になるよ
うに形成されていることを特徴とする量子細線構造が得
られる。
半導体からなる量子井戸領域が第二の半導体からなる量
子障壁層によって挟まれた量子細線構造に於いて、第一
の半導体に於ける伝導帯の最低エネルギーＥC 1 、第一
の半導体に於けるＬ谷の最低エネルギーＥL 1、及び第
二の半導体に於ける伝導帯の最低エネルギーＥC 2 の間
に関係 ＥC 1 ≦ＥL 1 ＜ＥC 2 が成り立つと共に、該量子細線構造の長手方向は（１０
０）または（１００）と等価な結晶方位に平行になるよ
うに形成されていることを特徴とする量子細線構造が得
られる。
【００１１】
【作用】量子細線構造に於いて、量子井戸層の伝導帯及
びＬ谷の底が量子障壁層の伝導帯よりも低エネルギーと
なる条件は（２）式で表される。
びＬ谷の底が量子障壁層の伝導帯よりも低エネルギーと
なる条件は（２）式で表される。
【００１２】ＥC 1 ≦ＥL 1 ＜ＥC 2 （２） ここで、ＥC 1 とＥL 1 は各々、量子井戸領域に於ける
伝導帯及びＬ谷の最低エネルギーレベルであり、ＥC 2
は量子障壁層に於ける伝導帯の最低エネルギーレベルで
ある。量子井戸層を形成する半導体に於ける電子親和力
をχ1 、伝導帯−Ｌ谷間のエネルギー差をΔＥL 1 、量
子障壁層を形成する半導体に於ける電子親和力をχ2 と
すると、アンダーソン（Ａｎｄｅｒｓｏｎ）模型にした
がって、ＥC 1 、ＥL 1 、ＥC 2 は次のように表され
る。
伝導帯及びＬ谷の最低エネルギーレベルであり、ＥC 2
は量子障壁層に於ける伝導帯の最低エネルギーレベルで
ある。量子井戸層を形成する半導体に於ける電子親和力
をχ1 、伝導帯−Ｌ谷間のエネルギー差をΔＥL 1 、量
子障壁層を形成する半導体に於ける電子親和力をχ2 と
すると、アンダーソン（Ａｎｄｅｒｓｏｎ）模型にした
がって、ＥC 1 、ＥL 1 、ＥC 2 は次のように表され
る。
【００１３】ＥC 1 ＝−χ1 ＥL 1 ＝−χ1 ＋ΔＥL 1 ＥC 2 ＝−χ2 ここで、真空準位をエネルギーの原点にとった。これら
を用いると、（２）式は下式（２）、のように書き換え
られる。
を用いると、（２）式は下式（２）、のように書き換え
られる。
【００１４】０≦ΔＥL 1 ＜χ1 −χ2 （２）’ （２）または（２）’をみたす材料系を用いて電子のド
・ブロイ（ｄｅ Ｂｒｏｇｌｉｅ）波長程度の適当な断
面サイズを有する量子井戸構造を形成した場合、伝導帯
だけでなくＬ谷に於いても一次元サブバンドが形成され
る。
・ブロイ（ｄｅ Ｂｒｏｇｌｉｅ）波長程度の適当な断
面サイズを有する量子井戸構造を形成した場合、伝導帯
だけでなくＬ谷に於いても一次元サブバンドが形成され
る。
【００１５】このような量子細線を（１００）方向に平
行に形成した場合、一次元サブバンド中では横方向の運
動が抑制されるため、伝導帯とＬ谷に於いて電子は（１
００）方向にしか走行できない。それに対して、従来の
技術では谷間散乱を受けた電子はＬ谷ではランダムな速
度分布を持つ。ダイヤモンド構造またはせん亜鉛鉱構造
を有する半導体に於けるＬ谷の等エネルギー面を図３に
示す。運動量空間に於いてＬ谷の等エネルギー面は（１
１１）方向に最大の有効質量をもつ回転楕円体になって
いて、（１００）方向に電子が走行するときの有効質量
は下式で計算される伝導有効質量ｍ* L C によって記述
されることが知られている。
行に形成した場合、一次元サブバンド中では横方向の運
動が抑制されるため、伝導帯とＬ谷に於いて電子は（１
００）方向にしか走行できない。それに対して、従来の
技術では谷間散乱を受けた電子はＬ谷ではランダムな速
度分布を持つ。ダイヤモンド構造またはせん亜鉛鉱構造
を有する半導体に於けるＬ谷の等エネルギー面を図３に
示す。運動量空間に於いてＬ谷の等エネルギー面は（１
１１）方向に最大の有効質量をもつ回転楕円体になって
いて、（１００）方向に電子が走行するときの有効質量
は下式で計算される伝導有効質量ｍ* L C によって記述
されることが知られている。
【００１６】 ｍ* L C ＝３（２／ｍ* L t ＋１／ｍ* L 1 ）- 1 （３） 一方、ランダムな速度分布を有する場合の平均的な有効
質量は状態密度有効質量ｍ* L D によって（４）式で表
される。
質量は状態密度有効質量ｍ* L D によって（４）式で表
される。
【００１７】 ｍ* L D ＝（ｍ* L 1 ・ｍ* L t 2 ）1 / 3 （４） 以上の表式に於いて、ｍ* L t とｍ* L 1 は各々、Ｌ谷
に於ける横有効質量と縦有効質量で、ＧａＡｓ（室温）
の場合、ｍ* L t ＝０．０７５ｍ0 、ｍ* L 1＝１．９
ｍ0 である。ただし、ｍ0 は電子の静止質量である。一
般に、ｍ* L t≠ｍ* L 1 であるので、以下の（５）式
の関係が成り立つ。
に於ける横有効質量と縦有効質量で、ＧａＡｓ（室温）
の場合、ｍ* L t ＝０．０７５ｍ0 、ｍ* L 1＝１．９
ｍ0 である。ただし、ｍ0 は電子の静止質量である。一
般に、ｍ* L t≠ｍ* L 1 であるので、以下の（５）式
の関係が成り立つ。
【００１８】ｍ* L C ＜ｍ* L D （５） 例えば、ＧａＡｓではｍ* L C ＝０．１１ｍ0 、ｍ*
L D ＝０．２２ｍ0 となり、（１００）方向に電子が走
行するときの有効質量はランダムな速度分布を有する場
合の平均的な有効質量の１／２倍となる。
L D ＝０．２２ｍ0 となり、（１００）方向に電子が走
行するときの有効質量はランダムな速度分布を有する場
合の平均的な有効質量の１／２倍となる。
【００１９】量子井戸の材料としてＧａＡｓを用いて、
このような量子細線構造を実現した場合のドリトフ速度
−電界強度特性（室温）をモンテカルロ法によって計算
した結果が図４である。図４に於いて、点線はバルクＧ
ａＡｓに於ける結果であり、Ｌ谷に於ける有効質量の低
減のため電子の高電界速度特性が改善されることが示さ
れた。このように、量子細線を（１００）方向に平行に
形成すると共に、有効質量の異法性を有するＬ谷に一次
元サブバンドを形成することにより電子の飽和速度を変
調することが可能になる。
このような量子細線構造を実現した場合のドリトフ速度
−電界強度特性（室温）をモンテカルロ法によって計算
した結果が図４である。図４に於いて、点線はバルクＧ
ａＡｓに於ける結果であり、Ｌ谷に於ける有効質量の低
減のため電子の高電界速度特性が改善されることが示さ
れた。このように、量子細線を（１００）方向に平行に
形成すると共に、有効質量の異法性を有するＬ谷に一次
元サブバンドを形成することにより電子の飽和速度を変
調することが可能になる。
【００２０】
第一の実施例（ＩｎＧａＡｓ／ＡｌＧａＡｓ歪系の例） 量子井戸層にＩｎＧａＡｓ、量子障壁層にＡｌＧａＡｓ
を用いる場合、ＡｌyＧａ1 - y Ａｓの電子親和力はＡ
ｌ組成比ｙが０．４５の時に最小となるため、０．３５
≦ｙ≦０．５５であれば、Ｉｎx Ｇａ1 - x ＡｓのＩｎ
組成比に無関係に（２）式はみたされる。一方Ｉｎx Ｇ
ａ1 - x Ａｓの電子親和力はｘと共に単調増加するの
で、電子親和力差（χ1 −χ2 ）を大きくして十分な効
果を得るためにはｘは大きい方が望ましい。しかしなが
ら、ＩｎＧａＡｓはＧａＡｓと格子定数が異なるので、
臨界膜厚による制約を受ける。
を用いる場合、ＡｌyＧａ1 - y Ａｓの電子親和力はＡ
ｌ組成比ｙが０．４５の時に最小となるため、０．３５
≦ｙ≦０．５５であれば、Ｉｎx Ｇａ1 - x ＡｓのＩｎ
組成比に無関係に（２）式はみたされる。一方Ｉｎx Ｇ
ａ1 - x Ａｓの電子親和力はｘと共に単調増加するの
で、電子親和力差（χ1 −χ2 ）を大きくして十分な効
果を得るためにはｘは大きい方が望ましい。しかしなが
ら、ＩｎＧａＡｓはＧａＡｓと格子定数が異なるので、
臨界膜厚による制約を受ける。
【００２１】（１）式に於いて、Ｌy ＝Ｌz ＝５０Ａ及
び１００Ａとおくと、Γ谷に於ける電子の基底準位は各
々、ε1 1 ＝０．５６ｅＶ及び０．１４ｅＶとなる。こ
こで、ｍ* Γ ＝０．０５４ｍ0 を仮定した。例えば、
Ｉｎ0 . 2 Ｇａ0 . 8 ＡｓのΓ−谷間エネルギーは約
０．３９ｅＶであるので、一次元コンファインメントを
維持し、間接遷移形にならないためにはＩｎＧａＡｓ層
厚は１００Ａ程度以上である必要がある。ＧａＡｓ基板
上のＩｎx Ｇａ1 - x Ａｓ層に於けるミスフィット転移
の起こる臨界膜厚はｘ＝０．２で約１５０Ａ、ｘ＝０．
３で約８０Ａであることから、許容されるｘの値は０．
２〜０．３程度以下となる。
び１００Ａとおくと、Γ谷に於ける電子の基底準位は各
々、ε1 1 ＝０．５６ｅＶ及び０．１４ｅＶとなる。こ
こで、ｍ* Γ ＝０．０５４ｍ0 を仮定した。例えば、
Ｉｎ0 . 2 Ｇａ0 . 8 ＡｓのΓ−谷間エネルギーは約
０．３９ｅＶであるので、一次元コンファインメントを
維持し、間接遷移形にならないためにはＩｎＧａＡｓ層
厚は１００Ａ程度以上である必要がある。ＧａＡｓ基板
上のＩｎx Ｇａ1 - x Ａｓ層に於けるミスフィット転移
の起こる臨界膜厚はｘ＝０．２で約１５０Ａ、ｘ＝０．
３で約８０Ａであることから、許容されるｘの値は０．
２〜０．３程度以下となる。
【００２２】図１に本発明の第一の実施例の素子構造を
示す。図１に於いて、１０はＳ．Ｉ．ＧａＡｓ基板、１
はバッファ層を構成するノンドープＧａＡｓ層、２Ａ、
２Ｂ、及び２Ｃはｎ型ＡｌＧａＡｓからなる電子供給
層、３は量子井戸層でありノンドープＩｎＧａＡｓによ
って構成されている。電子供給層によって挟まれた量子
井戸層３は（１００）方位に平行な細線形状が形成さ
れ、量子井戸内には１ＤＥＧ（５）が生成されている。
示す。図１に於いて、１０はＳ．Ｉ．ＧａＡｓ基板、１
はバッファ層を構成するノンドープＧａＡｓ層、２Ａ、
２Ｂ、及び２Ｃはｎ型ＡｌＧａＡｓからなる電子供給
層、３は量子井戸層でありノンドープＩｎＧａＡｓによ
って構成されている。電子供給層によって挟まれた量子
井戸層３は（１００）方位に平行な細線形状が形成さ
れ、量子井戸内には１ＤＥＧ（５）が生成されている。
【００２３】この様な素子は以下の様にして作製され
る。（００１）ＧａＡｓ基板１０上に例えば、分子線エ
ピタキシャル（ＭＢＥ）成長法により、次の層を順次式
成長する。
る。（００１）ＧａＡｓ基板１０上に例えば、分子線エ
ピタキシャル（ＭＢＥ）成長法により、次の層を順次式
成長する。
【００２４】 ノンドープＧａＡｓ層１ ・・・１μｍ、 ｎ型Ａｌ0 . 4 5 Ｇａ0 . 5 5 Ａｓ（ドーピング濃度３×１０1 8 ／ｃｍ3 ） 層２Ａ ・・・３５０Ａ、 ノンドープＩｎ0 . 2 Ｇａ0 . 8 Ａｓ層３ ・・・１００Ａ、 ｎ型Ａｌ0 . 4 5 Ｇａ0 . 5 5 Ａｓ（ドーピング濃度３×１０1 8 ／ｃｍ3 ） 層２Ｂ ・・・２００Ａ、 ここで、量子井戸層厚の１００ＡはＩｎ0 . 2 Ｇａ
0 . 8 Ａｓに於いてミスフィット転移の起こる臨界膜厚
（〜１５０Ａ）以下である。次に、例えば電子ビーム
（ＥＢ）露光法により形成したレジストパタンをマスク
として、ＩｎＧａＡｓ層３を越えてエッチングすること
により、幅１００Ａの細線構造を（１００）方向に平行
に形成する。
0 . 8 Ａｓに於いてミスフィット転移の起こる臨界膜厚
（〜１５０Ａ）以下である。次に、例えば電子ビーム
（ＥＢ）露光法により形成したレジストパタンをマスク
として、ＩｎＧａＡｓ層３を越えてエッチングすること
により、幅１００Ａの細線構造を（１００）方向に平行
に形成する。
【００２５】最後にＭＢＥ成長法により、 ｎ型Ａｌ0 . 4 5 Ｇａ0 . 5 5 Ａｓ（ドーピング濃度３
×１０1 8 ／ｃｍ3 層２Ｃ・・・２００Ａを埋め込み成長することにより、
図１のような量子細線構造が作製される。
×１０1 8 ／ｃｍ3 層２Ｃ・・・２００Ａを埋め込み成長することにより、
図１のような量子細線構造が作製される。
【００２６】図２は本実施例の細線方向に垂直な断面に
於けるバンドプロファイルを示す。図２に於いて、Ｅ
Γ W 、ＥL W 、ＥΓ B 、ＥL B 、ＥX B は各々、図
１２に於けるのと同様な意味である。（１）式に於い
て、ｍ* Γ ＝０．０５４ｍ0 、及びＬy ＝Ｌz ＝１０
０Ａとおくと、Γ谷に於ける電子の基底準位はε1 1 ＝
０．１４ｅＶ、第一励起準位はε1 2 ＝ε2 1 ＝０．３
５ｅＶとなる。図２から分かるように、本実施例では、
ＩｎＧａＡｓ層の伝導帯はヘテロ界面に約０．５５ｅＶ
の量子障壁を有するが、ε1 1 、ε1 2 及びε2 1 はＡ
ｌＧａＡｓ障壁層の伝導帯より低エネルギーであり、Ｉ
ｎＧａＡｓ層のΓ谷に一次元サブバンドが形成される。
同様に、ＩｎＧａＡｓ層のＬ谷はＡｌＧａＡｓ層とのヘ
テロ界面に約０．１６ｅＶの量子障壁を有するため、Ｉ
ｎＧａＡｓ層のＬ谷にも電子の一次元サブバンドが形成
される。
於けるバンドプロファイルを示す。図２に於いて、Ｅ
Γ W 、ＥL W 、ＥΓ B 、ＥL B 、ＥX B は各々、図
１２に於けるのと同様な意味である。（１）式に於い
て、ｍ* Γ ＝０．０５４ｍ0 、及びＬy ＝Ｌz ＝１０
０Ａとおくと、Γ谷に於ける電子の基底準位はε1 1 ＝
０．１４ｅＶ、第一励起準位はε1 2 ＝ε2 1 ＝０．３
５ｅＶとなる。図２から分かるように、本実施例では、
ＩｎＧａＡｓ層の伝導帯はヘテロ界面に約０．５５ｅＶ
の量子障壁を有するが、ε1 1 、ε1 2 及びε2 1 はＡ
ｌＧａＡｓ障壁層の伝導帯より低エネルギーであり、Ｉ
ｎＧａＡｓ層のΓ谷に一次元サブバンドが形成される。
同様に、ＩｎＧａＡｓ層のＬ谷はＡｌＧａＡｓ層とのヘ
テロ界面に約０．１６ｅＶの量子障壁を有するため、Ｉ
ｎＧａＡｓ層のＬ谷にも電子の一次元サブバンドが形成
される。
【００２７】したがって、本実施例では、（１００）方
向に平行な量子細線構造のΓ谷及びＬ谷に電子の一次元
のサブバンドが形成され、作用で述べた原理に基づい
て、電子の高電界速度特性が向上する。
向に平行な量子細線構造のΓ谷及びＬ谷に電子の一次元
のサブバンドが形成され、作用で述べた原理に基づい
て、電子の高電界速度特性が向上する。
【００２８】第二の実施例（ＩｎＡｓ／ＡｌＧａＳｂ系
の例） 量子井戸層にＩｎＡｓ、量子障壁層にＡｌy Ｇａ1 - y
Ｓｂを用いた場合には、Ａｌ組成比ｙの値によらず、常
に（２）’式がみたされるが、ｙの増加と共にＡｌＧａ
Ｓｂの電子親和力は減少するのでｙ＝１が最も理想的で
ある。
の例） 量子井戸層にＩｎＡｓ、量子障壁層にＡｌy Ｇａ1 - y
Ｓｂを用いた場合には、Ａｌ組成比ｙの値によらず、常
に（２）’式がみたされるが、ｙの増加と共にＡｌＧａ
Ｓｂの電子親和力は減少するのでｙ＝１が最も理想的で
ある。
【００２９】図５に本発明の第二の実施例の素子構造を
示す。図５に於いて、１０と５は図１に於けると同様に
各々Ｓ．Ｉ．ＧａＡｓ基板及び１ＤＥＧを意味する。５
１はノンドープＧａＳｂ／ＡｌＳｂ超格子層、５２はバ
ッファを構成するノンドープＡｌＧａＳｂ層、５３Ａ、
５３Ｂ、５３Ｃはｎ型ＡｌＳｂからなる電子供給層、５
４は量子井戸層でありノンドープＩｎＡｓによって構成
されている。電子供給層によって挟まれた量子井戸層５
４は（１００）方位に平行な細線形状が形成され、量子
井戸内には１ＤＥＧ（５）が生成されている。
示す。図５に於いて、１０と５は図１に於けると同様に
各々Ｓ．Ｉ．ＧａＡｓ基板及び１ＤＥＧを意味する。５
１はノンドープＧａＳｂ／ＡｌＳｂ超格子層、５２はバ
ッファを構成するノンドープＡｌＧａＳｂ層、５３Ａ、
５３Ｂ、５３Ｃはｎ型ＡｌＳｂからなる電子供給層、５
４は量子井戸層でありノンドープＩｎＡｓによって構成
されている。電子供給層によって挟まれた量子井戸層５
４は（１００）方位に平行な細線形状が形成され、量子
井戸内には１ＤＥＧ（５）が生成されている。
【００３０】この様な素子は以下の様にして作製され
る。（００１）ＧａＡｓ基板１０上に例えば、ＭＢＥ成
長法により、次の層を順次成長する。
る。（００１）ＧａＡｓ基板１０上に例えば、ＭＢＥ成
長法により、次の層を順次成長する。
【００３１】 ノンドープＧａＳｂ層５１Ａ ・・・４０Ａ、 ノンドープＡｌＳｂ層５１Ｂ ・・・４０Ａ、 このノンドープＧａＳｂ層５１ＡとノンドープＡｌＳｂ層５１Ｂ層を２０周期、 ノンドープＡｌ0 . 7 Ｇａ0 . 3 Ｓｂ層５２ ・・・１０００Ａ、 ｎ型ＡｌＳｂ（ドーピング濃度３×１０1 8 ／ｃｍ3 ）層５３Ａ ・・・２００Ａ、 ノンドープＩｎＡｓ層５４ ・・・８０Ａ、 ｎ型ＡｌＳｂ（ドーピング濃度３×１０1 8 ／ｃｍ3 ）層５３Ｂ ・・・２００Ａ、 ここで、ＡｌＧａＳｂとＧａＡｓは格子定数が異なる
が、Ｇａ／ＡｌＳｂ超格子層はこの格子不整による欠陥
を吸収する働きを有する。
が、Ｇａ／ＡｌＳｂ超格子層はこの格子不整による欠陥
を吸収する働きを有する。
【００３２】次に、例えばＥＢ露光法により形成したレ
ジストパタンをマスクとして、ＩｎＡｓ層５４を越えて
エッチングすることにより、幅１６０Ａの細線構造を
（１００）方向に平行に形成する。
ジストパタンをマスクとして、ＩｎＡｓ層５４を越えて
エッチングすることにより、幅１６０Ａの細線構造を
（１００）方向に平行に形成する。
【００３３】最後にＭＢＥ成長法により、 ｎ型ＡｌＳｂ（ドーピング濃度３×１０1 8 ／ｃｍ3 ）層５３Ｃ ・・・２００Ａ、 を埋め込み成長することにより、図５のような量子細線
構造が作製される。
構造が作製される。
【００３４】図６は本実施例の細線方向に垂直な断面に
於けるバンドプロファイルを示す。図６に於いて、Ｅ
Γ W 、ＥL W 、ＥX W 、ＥΓ B 、ＥL B 、Ｅx B は
各々、図１２に於ける場合と同様な意味である。（１）
式に於いて、Ｌy ＝８０Ａ、Ｌz ＝１６０Ａ、ｍ* Γ
＝０．０２７ｍ0 であるので、本実施例ではΓ谷に於け
る電子の基底準位はε1 1 ＝０．２７ｅＶ、第一励起準
位はε1 2 ＝０．４１ｅＶとなる。図６から分かるよう
に、本実施例では、ＩｎＡｓ層の伝導帯はヘテロ界面に
約１．３８ｅＶの量子障壁を有するが、ε1 1 とε1 2
はＡｌＳｂ障壁層の伝導帯より低エネルギーであり、Ｉ
ｎＡｓ層のΓ谷に一次元サブバンドが形成される。同様
に、ＩｎＡｓ層のＬ谷はＡｌＳｂ層とのヘテロ界面に約
０．６９ｅＶの量子障壁を有するため、ＩｎＡｓ層のＬ
谷にも電子の一次元サブバントが形成される。
於けるバンドプロファイルを示す。図６に於いて、Ｅ
Γ W 、ＥL W 、ＥX W 、ＥΓ B 、ＥL B 、Ｅx B は
各々、図１２に於ける場合と同様な意味である。（１）
式に於いて、Ｌy ＝８０Ａ、Ｌz ＝１６０Ａ、ｍ* Γ
＝０．０２７ｍ0 であるので、本実施例ではΓ谷に於け
る電子の基底準位はε1 1 ＝０．２７ｅＶ、第一励起準
位はε1 2 ＝０．４１ｅＶとなる。図６から分かるよう
に、本実施例では、ＩｎＡｓ層の伝導帯はヘテロ界面に
約１．３８ｅＶの量子障壁を有するが、ε1 1 とε1 2
はＡｌＳｂ障壁層の伝導帯より低エネルギーであり、Ｉ
ｎＡｓ層のΓ谷に一次元サブバンドが形成される。同様
に、ＩｎＡｓ層のＬ谷はＡｌＳｂ層とのヘテロ界面に約
０．６９ｅＶの量子障壁を有するため、ＩｎＡｓ層のＬ
谷にも電子の一次元サブバントが形成される。
【００３５】第三の実施例（ＧａＡｓ／ＩｎＡｌＧａＰ
系の場合） 量子井戸層にＧａＡｓ、量子障壁層にＩｎ0 . 4 9 （Ａ
ｌz Ｇａ1 - z ）0 .5 1 Ｐを用いた場合、Ａｌ組成比
ｚが０．４≦ｚ≦１の時、（２）式が成り立つ。ただ
し、ＩｎＡｌＧａＰの電子親和力はｚが０．７の時に最
小となるので、ｚを０．７近傍とするのが望ましい。
系の場合） 量子井戸層にＧａＡｓ、量子障壁層にＩｎ0 . 4 9 （Ａ
ｌz Ｇａ1 - z ）0 .5 1 Ｐを用いた場合、Ａｌ組成比
ｚが０．４≦ｚ≦１の時、（２）式が成り立つ。ただ
し、ＩｎＡｌＧａＰの電子親和力はｚが０．７の時に最
小となるので、ｚを０．７近傍とするのが望ましい。
【００３６】図７に本発明の第三の実施例の素子構造を
示す。図７に於いて、１０と５は図１に於けると同様に
各々Ｓ．Ｉ．ＧａＡｓ基板及び１ＤＥＧを意味する。７
１はバッファ層を構成するノンドープＧａＡｓ層、７２
Ａと７２ＢはノンドープＩｎＡｌＧａＰ層、７３Ａと７
３ＢはδドープＳｉ層、７４は量子井戸層でありノンド
ープＧａＡｓによって構成されている。ＩｎＡｌＧａＰ
層７２Ａと７２Ｂによって挟まれた量子井戸層７３は
（１００）方位に平行な細線形状が形成され、量子井戸
内には１ＤＥＧ５が生成されている。
示す。図７に於いて、１０と５は図１に於けると同様に
各々Ｓ．Ｉ．ＧａＡｓ基板及び１ＤＥＧを意味する。７
１はバッファ層を構成するノンドープＧａＡｓ層、７２
Ａと７２ＢはノンドープＩｎＡｌＧａＰ層、７３Ａと７
３ＢはδドープＳｉ層、７４は量子井戸層でありノンド
ープＧａＡｓによって構成されている。ＩｎＡｌＧａＰ
層７２Ａと７２Ｂによって挟まれた量子井戸層７３は
（１００）方位に平行な細線形状が形成され、量子井戸
内には１ＤＥＧ５が生成されている。
【００３７】この様な素子は以下の様にして作製され
る。（００１）ＧａＡｓ基板１０上に例えば、ＭＢＥ生
成法により、次の層を順次成長する。
る。（００１）ＧａＡｓ基板１０上に例えば、ＭＢＥ生
成法により、次の層を順次成長する。
【００３８】 ノンドープＧａＡｓ層７１ …１μｍ、 ノンドープＩｎ0 . 4 9 （Ａｌ0 . 7 Ｇａ0 . 3 ）0 . 5 1 Ｐ層７２Ａ …１０００Ａ、 δドープＳｉ層（シート濃度１×１０1 3 ／ｃｍ2 ）層７３Ａ、 ノンドープＩｎ0 . 4 9 （Ａｌ0 . 7 Ｇａ0 . 3 ）0 . 5 1 Ｐ層７２Ａ …５０Ａ、 ノンドープＧａＡｓ層７４ …１５０Ａ、 ノンドープＩｎ0 . 4 9 （Ａｌ0 . 7 Ｇａ0 . 3 ）0 . 5 1 Ｐ層７２Ｂ …５０Ａ、 δドープＳｉ層（シート濃度１×１０1 3 ／ｃｍ2 ）層７３Ｂ、 ノンドープＩｎ0 . 4 9 （Ａｌ0 . 7 Ｇａ0 . 3 ）0 . 5 1 Ｐ層７２Ｂ …２００Ａ、 次に、例えばＥＢ露光法により形成したレジストパタン
をマスクとして、ＧａＡｓ層７４を越えてエッチングす
ることにより、幅１５０Ａの細線構造を（１００）方向
に平行形成する。以上のようにして、図７のような量子
細線構造が作製される。
をマスクとして、ＧａＡｓ層７４を越えてエッチングす
ることにより、幅１５０Ａの細線構造を（１００）方向
に平行形成する。以上のようにして、図７のような量子
細線構造が作製される。
【００３９】図８は本発明の細線方向に垂直な断面に於
けるバンドプロファイルを示す。図８に於いて、ＥΓ
W 、ＥL W 、Ｅx W 、ＥΓ B 、Ｅx B は各々、図１
２に於けるのと同様な意味である。（１）式に於いて、
Ｌy ＝Ｌz ＝１５０Ａ、及びｍ* Γ ＝０．０６７ｍO
であるので、本実施例ではΓ谷に於ける電子の基底準位
はε1 1 ＝０．０５ｅＶ、第一励起準位はε1 2 ＝ε
2 1 ＝０．１２ｅＶとなる。図８から分かるように、本
実施例では、ＧａＡｓ層の伝導帯はヘテロ界面に約０．
３７ｅＶの量子障壁を有するが、ε1 1 、ε1 2 、及び
ε2 1 はＩｎＡｌＧａＰ障壁層の伝導帯より低エネルギ
ーであり、ＧａＡｓ層のΓ谷に一次元サブバンドが形成
される。同様に、ＧａＡｓ層のＬ谷はＩｎＡｌＧａＰ層
とのヘテロ界面に約０．０９ｅＶの量子障壁を有するた
め、ＧａＡｓ層のＬ谷にも電子の一次元サブバンドが形
成される。
けるバンドプロファイルを示す。図８に於いて、ＥΓ
W 、ＥL W 、Ｅx W 、ＥΓ B 、Ｅx B は各々、図１
２に於けるのと同様な意味である。（１）式に於いて、
Ｌy ＝Ｌz ＝１５０Ａ、及びｍ* Γ ＝０．０６７ｍO
であるので、本実施例ではΓ谷に於ける電子の基底準位
はε1 1 ＝０．０５ｅＶ、第一励起準位はε1 2 ＝ε
2 1 ＝０．１２ｅＶとなる。図８から分かるように、本
実施例では、ＧａＡｓ層の伝導帯はヘテロ界面に約０．
３７ｅＶの量子障壁を有するが、ε1 1 、ε1 2 、及び
ε2 1 はＩｎＡｌＧａＰ障壁層の伝導帯より低エネルギ
ーであり、ＧａＡｓ層のΓ谷に一次元サブバンドが形成
される。同様に、ＧａＡｓ層のＬ谷はＩｎＡｌＧａＰ層
とのヘテロ界面に約０．０９ｅＶの量子障壁を有するた
め、ＧａＡｓ層のＬ谷にも電子の一次元サブバンドが形
成される。
【００４０】第四の実施例（ＩｎＧａＡｓ／ＩｎＡｌＡ
ｓ歪系の場合） 量子井戸層にＩｎx Ｇａ1 - x Ａｓ、量子障壁層にＩｎ
0 . 5 2 Ａｌ0 . 4 8Ａｓを用いた場合、Ｉｎ組成比ｘ
が０．７程度以上の時に（２）式が成り立つ。ＩｎＰ基
板上のＩｎx Ｇａ1 - x Ａｓに於けるミスフィット転移
の起こる臨界膜厚はＩｎ組成比がｘ＝０．８で約１００
Ａ、ｘ＝１で約５０Ａ、である。（１）式に於いて、Ｌ
y ＝Ｌz ＝５０Ａ及び１００Ａとすると、電子の基底準
位は各々、ε1 1 ＝１．１ｅＶ、及び０．２８ｅＶとな
る。ここで、ｍ* Γ ＝０．０２７ｍo を仮定した。例
えば、Ｉｎ0 . 8 Ｇａ0 . 2 ＡｓのΓ−Ｌ谷間エネルギ
ーは約０．６６ｅＶであるので、キャリアの一次元性を
維持し直接遷移形であるためにはｘ＝０．８程度以下で
ある必要がある。
ｓ歪系の場合） 量子井戸層にＩｎx Ｇａ1 - x Ａｓ、量子障壁層にＩｎ
0 . 5 2 Ａｌ0 . 4 8Ａｓを用いた場合、Ｉｎ組成比ｘ
が０．７程度以上の時に（２）式が成り立つ。ＩｎＰ基
板上のＩｎx Ｇａ1 - x Ａｓに於けるミスフィット転移
の起こる臨界膜厚はＩｎ組成比がｘ＝０．８で約１００
Ａ、ｘ＝１で約５０Ａ、である。（１）式に於いて、Ｌ
y ＝Ｌz ＝５０Ａ及び１００Ａとすると、電子の基底準
位は各々、ε1 1 ＝１．１ｅＶ、及び０．２８ｅＶとな
る。ここで、ｍ* Γ ＝０．０２７ｍo を仮定した。例
えば、Ｉｎ0 . 8 Ｇａ0 . 2 ＡｓのΓ−Ｌ谷間エネルギ
ーは約０．６６ｅＶであるので、キャリアの一次元性を
維持し直接遷移形であるためにはｘ＝０．８程度以下で
ある必要がある。
【００４１】図９に本発明の第四の実施例の素子構造を
示す。図９に於いて、９０はＳ．Ｉ．ＩｎＰ基板、９１
はバッファを構成するノンドープＩｎＡｌＡｓ層、９２
Ａと９２Ｂはｎ型ＩｎＡｌＡｓからなる電子供給層、９
３Ａと９３ＢはノンドープＩｎＡｌＡｓスペーサ層、９
４は量子井戸層でありノンドープＩｎＧａＡｓによって
構成されている。ＩｎＡｌＡｓ層９３Ａと９３Ｂによっ
て挟まれた量子井戸層９４は（１００）方位に平行な細
線形状が形成され、量子井戸内には１ＤＥＧ（５）が生
成されている。
示す。図９に於いて、９０はＳ．Ｉ．ＩｎＰ基板、９１
はバッファを構成するノンドープＩｎＡｌＡｓ層、９２
Ａと９２Ｂはｎ型ＩｎＡｌＡｓからなる電子供給層、９
３Ａと９３ＢはノンドープＩｎＡｌＡｓスペーサ層、９
４は量子井戸層でありノンドープＩｎＧａＡｓによって
構成されている。ＩｎＡｌＡｓ層９３Ａと９３Ｂによっ
て挟まれた量子井戸層９４は（１００）方位に平行な細
線形状が形成され、量子井戸内には１ＤＥＧ（５）が生
成されている。
【００４２】この様な素子は以下の様にして作製され
る。（００１）ＩｎＰ基板９０上に例えば、ＭＢＥ成長
法により、次の層を順次成長する。
る。（００１）ＩｎＰ基板９０上に例えば、ＭＢＥ成長
法により、次の層を順次成長する。
【００４３】 ノンドープＩｎ0 . 5 2 Ａｌ0 . 4 8 Ａｓ層９１ …１μｍ、 ｎ型Ｉｎ0 . 5 2 Ａｌ0 . 4 8 Ａｓ層（ドナー濃度１×１０1 9 ／ｃｍ3 ）９ ２Ａ …２００Ａ、 ノンドープＩｎ0 . 5 2 Ａｌ0 . 4 8 Ａｓ層９３Ａ …５０Ａ、 ノンドープＩｎ0 . 8 Ｇａ0 . 2 Ａｓ層９４ …８０Ａ、 ノンドープＩｎ0 . 5 2 Ａｌ0 . 4 8 Ａｓ層９３Ｂ …５０Ａ、 ｎ型Ｉｎ0 . 5 2 Ａｌ0 . 4 8 Ａｓ層（ドナー濃度１×１０1 9 ／ｃｍ3 ）９ ２Ｂ …２００Ａ、 ここで、量子井戸層厚の８０ＡはＩｎ0 . 8 Ｇａ0 . 2
Ａｓに於いてミスフィット転移の起こる臨界膜厚（〜１
００Ａ）以下である。
Ａｓに於いてミスフィット転移の起こる臨界膜厚（〜１
００Ａ）以下である。
【００４４】次に、例えばＥＢ露光法により形成したレ
ジストパタンをマスクとして、ＩｎＧａＡｓ層９４を越
えてエッチングすることにより、幅１６０Ａの細線構造
を（１００）方向に平行に形成する。以上のようにし
て、図９のような量子細線構造が作製される。
ジストパタンをマスクとして、ＩｎＧａＡｓ層９４を越
えてエッチングすることにより、幅１６０Ａの細線構造
を（１００）方向に平行に形成する。以上のようにし
て、図９のような量子細線構造が作製される。
【００４５】図１０は本実施例の細線方向に垂直な断面
に於けるバンドプロファイルを示す。図１０に於いて、
ＥΓ W 、ＥL W 、Ｅx W 、ＥΓ B 、Ｅx B は各々、
図１２に於けるのと同様な意味である。（１）式に於い
て、Ｌy ＝８０Ａ、ＬZ ＝１６０Ａ、及びｍ* Γ ＝
０．０３２ｍO であるので、本実施例ではΓ谷に於ける
電子の基底準位はε1 1 ＝０．２３ｅＶ、第一励起準位
はε1 2 ＝０．３６ｅＶとなる。図１０から分かるよう
に、本実施例では、ＩｎＧａＡｓ層の伝導帯はヘテロ界
面に約０．７０ｅＶの量子障壁を有するが、ε1 1 とε
1 2 はＩｎＡｌＡｓ障壁層の伝導帯より低エネルギーで
あり、ＩｎＧａＡｓ層のΓ谷に一次元サブバンドが形成
される。同様に、ＩｎＧａＡｓ層Ｌ谷はＩｎＡｌＡｓ層
とのヘテロ界面に量子障壁を有するため、ＩｎＧａＡｓ
層のＬ谷にも電子一次元サブバンドが形成される。
に於けるバンドプロファイルを示す。図１０に於いて、
ＥΓ W 、ＥL W 、Ｅx W 、ＥΓ B 、Ｅx B は各々、
図１２に於けるのと同様な意味である。（１）式に於い
て、Ｌy ＝８０Ａ、ＬZ ＝１６０Ａ、及びｍ* Γ ＝
０．０３２ｍO であるので、本実施例ではΓ谷に於ける
電子の基底準位はε1 1 ＝０．２３ｅＶ、第一励起準位
はε1 2 ＝０．３６ｅＶとなる。図１０から分かるよう
に、本実施例では、ＩｎＧａＡｓ層の伝導帯はヘテロ界
面に約０．７０ｅＶの量子障壁を有するが、ε1 1 とε
1 2 はＩｎＡｌＡｓ障壁層の伝導帯より低エネルギーで
あり、ＩｎＧａＡｓ層のΓ谷に一次元サブバンドが形成
される。同様に、ＩｎＧａＡｓ層Ｌ谷はＩｎＡｌＡｓ層
とのヘテロ界面に量子障壁を有するため、ＩｎＧａＡｓ
層のＬ谷にも電子一次元サブバンドが形成される。
【００４６】以上の実施例では、ＩｎＧａＡｓ／ＡｌＧ
ａＡｓ歪系、ＩｎＡｓ／ＡｌＧａＳｂ系、ＧａＡｓ／Ｉ
ｎＡｌＧａＰ系及びＩｎＧａＡｓ／ＩｎＡｌＡｓ歪系の
量子細線構造を用いて本発明を説明したが、本発明は勿
論、他の材料系の量子細線構造にも適用可能である。量
子細線構造の作製方法についても、ここで述べたＥＢ露
光を用いたエッチングによる方法だけでなく、傾斜基板
上にできる単分子ステップを利用する分数原子層超格子
（ＦＬＳ）成長法による方法等、他の作製プロセスによ
っても実現可能である。
ａＡｓ歪系、ＩｎＡｓ／ＡｌＧａＳｂ系、ＧａＡｓ／Ｉ
ｎＡｌＧａＰ系及びＩｎＧａＡｓ／ＩｎＡｌＡｓ歪系の
量子細線構造を用いて本発明を説明したが、本発明は勿
論、他の材料系の量子細線構造にも適用可能である。量
子細線構造の作製方法についても、ここで述べたＥＢ露
光を用いたエッチングによる方法だけでなく、傾斜基板
上にできる単分子ステップを利用する分数原子層超格子
（ＦＬＳ）成長法による方法等、他の作製プロセスによ
っても実現可能である。
【００４７】
【発明の効果】以上の詳細な説明から明らかなように、
本発明によれば、量子細線を（１００）方位に平行に形
成すると共に有効質量の異法性を有するＬ谷に一次元サ
ブバンドを形成することにより、電子の高電界速度特性
を変調することが可能になり、量子細線構造の素子特性
を向上することが出来る。
本発明によれば、量子細線を（１００）方位に平行に形
成すると共に有効質量の異法性を有するＬ谷に一次元サ
ブバンドを形成することにより、電子の高電界速度特性
を変調することが可能になり、量子細線構造の素子特性
を向上することが出来る。
【図１】本発明による量子細線構造の第一の実施例の素
子構造図である。
子構造図である。
【図２】本発明による量子細線構造の第一の実施例に於
けるポテンシャルバンド図である。
けるポテンシャルバンド図である。
【図３】Ｌ谷に於ける等エネルギー面を示す図である。
【図４】速度−電界特性図である。
【図５】本発明による量子細線構造の第二の実施例の素
子構造図である。
子構造図である。
【図６】本発明による量子細線構造の第二の実施例に於
けるポテンシャルバンド図である。
けるポテンシャルバンド図である。
【図７】本発明による量子細線構造の第三の実施例の素
子構造図である。
子構造図である。
【図８】本発明による量子細線構造の第三の実施例に於
けるポテンシャルバンド図である。
けるポテンシャルバンド図である。
【図９】本発明による量子細線構造の第四の実施例の素
子構造図である。
子構造図である。
【図１０】本発明による量子細線構造の第四の実施例に
於けるポテンシャルバンド図である。
於けるポテンシャルバンド図である。
【図１１】従来の技術による量子細線構造の素子構造図
である。
である。
【図１２】従来の技術による量子細線構造に於けるポテ
ンシャルバンド図である。
ンシャルバンド図である。
【符号の説明】 １０ Ｓ．Ｉ．ＧａＡｓ基板 １、７１、７４、１１１ ノンドープＧａＡｓ層 ２Ａ、２Ｂ、２Ｃ、１１３ ｎ型ＡｌＧａＡｓ層 ３、９４ ノンドープＩｎＧａＡｓ層 ５ １ＤＥＧ ５１ ＧａＳｂ／ＡｌＳｂ超格子層 ５１Ａ ノンドープＧａＳｂ層 ５１Ｂ ノンドープＡｌＳｂ層 ５２ ノンドープＡｌＧａＳｂ層 ５３Ａ、５３Ｂ、５３Ｃ ｎ型ＡｌＳｂ層 ５４ ノンドープＩｎＡｓ層 ７２Ａ、７２Ｂ ノンドープＩｎＡｌＧａＰ層 ７３Ａ、７３Ｂ δドープＳｉ層 ９０ Ｓ．Ｉ．ＩｎＰ基板 ９１、９３Ａ、９３Ｂ ノンドープＩｎＡｌＡｓ層 ９２Ａ、９２Ｂ ｎ型ＩｎＡｌＡｓ層 １１２ ノンドープＡｌＧａＡｓ層 １１４ ゲート電極 ＥΓ W 、ＥΓ B Γ谷の底 ＥL W 、ＥL B Ｌ谷の底 ＥX W 、ＥX B Ｘ谷の底
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/66 29/804
Claims (5)
- 【請求項１】 第一の半導体からなる量子井戸領域が第
二の半導体からなる量子障壁層によって挟まれた量子細
線構造に於いて、第一の半導体に於ける伝導帯の最低エ
ネルギーＥC 1 、第一の半導体に於けるＬ谷の最低エネ
ルギーＥL 1、及び第二の半導体に於ける伝導帯の最低
エネルギーＥC 2 の間に関係 ＥC 1 ≦ＥL 1 ＜ＥC 2 が成り立つと共に、該量子細線構造の長手方向は（１０
０）または（１００）と等価な結晶方位に平行になるよ
うに形成されていることを特徴とする量子細線構造。 - 【請求項２】 請求項１に於いて、前記第一の半導体が
組成比ｘが０．１以上０．３以下で構成されたＩｎx Ｇ
ａ1 - x Ａｓであると共に、前記第二の半導体が組成比
ｙが０．３５以上０．５５以下で構成されたＡｌy Ｇａ
1 - y Ａｓであることを特徴とする請求項１記載の量子
細線構造。 - 【請求項３】 請求項１に於いて、前記第一の半導体が
ＩｎＡｓであると共に、前記第二の半導体が組成比ｙが
０以上１以下で構成されたＡｌy Ｇａ1 - yＳｂである
ことを特徴とする請求項１記載の量子細線構造。 - 【請求項４】 請求項１に於いて、前記第一の半導体が
ＧａＡｓであると共に、前記第二の半導体が組成比ｚが
０．４以上１以下で構成されたＩｎ0 . 4 9（Ａｌz Ｇ
ｓ1 - z ）0 . 5 1 Ｐであることを特徴とする請求項１
記載の量子細線構造。 - 【請求項５】 請求項１に於いて、前記第一の半導体が
組成比ｘが０．７以上０．９以下で構成されたＩｎx Ｇ
ａ1 - x Ａｓであると共に、前記第二の半導体がＩｎ
0 . 5 2 Ａｌ0 . 4 8 Ａｓであることを特徴とする請求
項１記載の量子細線構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5051629A JPH0815214B2 (ja) | 1993-03-12 | 1993-03-12 | 量子細線構造 |
| US08/209,065 US5412232A (en) | 1993-03-12 | 1994-03-11 | Semiconductor device having an improved electron transport property at a high electric field |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5051629A JPH0815214B2 (ja) | 1993-03-12 | 1993-03-12 | 量子細線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267993A true JPH06267993A (ja) | 1994-09-22 |
| JPH0815214B2 JPH0815214B2 (ja) | 1996-02-14 |
Family
ID=12892148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5051629A Expired - Lifetime JPH0815214B2 (ja) | 1993-03-12 | 1993-03-12 | 量子細線構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5412232A (ja) |
| JP (1) | JPH0815214B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3500541B2 (ja) * | 1994-02-15 | 2004-02-23 | 富士通株式会社 | 単電子トンネル接合装置の製造方法 |
| AU743888B2 (en) * | 1998-01-23 | 2002-02-07 | Defence Science And Technology Organisation | Dual non-parallel electronic field electro-optic effect device |
| AUPP147398A0 (en) | 1998-01-23 | 1998-02-19 | Defence Science And Technology Organisation | Dual non-parallel electronic field electro-optic effect device |
| US9082903B2 (en) | 2010-09-22 | 2015-07-14 | First Solar, Inc. | Photovoltaic device with a zinc magnesium oxide window layer |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851570A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体装置 |
| JPS61294873A (ja) * | 1985-06-24 | 1986-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタ |
| JPH01120871A (ja) * | 1987-11-05 | 1989-05-12 | Fujitsu Ltd | 半導体装置 |
| JPH01129468A (ja) * | 1987-11-16 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 電子干渉素子 |
| JPH01256175A (ja) * | 1988-04-06 | 1989-10-12 | Nec Corp | 相補型２次元電子ガス電界効果トランジスタ |
| JPH01287969A (ja) * | 1988-05-13 | 1989-11-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02165679A (ja) * | 1988-12-20 | 1990-06-26 | Sony Corp | 半導体装置及びその製造方法 |
| JPH0521905A (ja) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 半導体量子細線の作製方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4158577A (en) * | 1978-07-05 | 1979-06-19 | Milnes Arthur G | High output solar cells |
| US4797716A (en) * | 1984-04-04 | 1989-01-10 | The United States Of America As Represented By The United States Department Of Energy | Field-effect transistor having a superlattice channel and high carrier velocities at high applied fields |
| JPH07120807B2 (ja) * | 1986-12-20 | 1995-12-20 | 富士通株式会社 | 定電流半導体装置 |
| CA1299771C (en) * | 1987-02-06 | 1992-04-28 | Tadao Ishibashi | Heterojunction bipolar transistor with collector buffer layer |
| JP2542676B2 (ja) * | 1987-07-02 | 1996-10-09 | 株式会社東芝 | ヘテロ接合バイポ―ラトランジスタ |
| US4958208A (en) * | 1987-08-12 | 1990-09-18 | Nec Corporation | Bipolar transistor with abrupt potential discontinuity in collector region |
| JP2539268B2 (ja) * | 1989-07-12 | 1996-10-02 | 富士通株式会社 | 半導体装置 |
| JP2822547B2 (ja) * | 1990-03-06 | 1998-11-11 | 富士通株式会社 | 高電子移動度トランジスタ |
| US5150185A (en) * | 1990-04-18 | 1992-09-22 | Fujitsu Limited | Semiconductor device |
-
1993
- 1993-03-12 JP JP5051629A patent/JPH0815214B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-11 US US08/209,065 patent/US5412232A/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851570A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体装置 |
| JPS61294873A (ja) * | 1985-06-24 | 1986-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタ |
| JPH01120871A (ja) * | 1987-11-05 | 1989-05-12 | Fujitsu Ltd | 半導体装置 |
| JPH01129468A (ja) * | 1987-11-16 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 電子干渉素子 |
| JPH01256175A (ja) * | 1988-04-06 | 1989-10-12 | Nec Corp | 相補型２次元電子ガス電界効果トランジスタ |
| JPH01287969A (ja) * | 1988-05-13 | 1989-11-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02165679A (ja) * | 1988-12-20 | 1990-06-26 | Sony Corp | 半導体装置及びその製造方法 |
| JPH0521905A (ja) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 半導体量子細線の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0815214B2 (ja) | 1996-02-14 |
| US5412232A (en) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ploog | Delta-(-) doping in MBE-grown GaAs: concept and device application | |
| US5198879A (en) | Heterojunction semiconductor device | |
| US5081511A (en) | Heterojunction field effect transistor with monolayers in channel region | |
| EP0199435B1 (en) | Field effect semiconductor device | |
| US5049951A (en) | Superlattice field effect transistor with monolayer confinement | |
| Daneshvar et al. | Enhanced g factors of a one-dimensional hole gas with quantized conductance | |
| JPH07120790B2 (ja) | 半導体装置 | |
| JPH05243676A (ja) | 半導体レーザ装置 | |
| US9129891B2 (en) | Semiconductor device | |
| US4797716A (en) | Field-effect transistor having a superlattice channel and high carrier velocities at high applied fields | |
| JPH05160162A (ja) | 電界効果トランジスタ | |
| JPH06236898A (ja) | 電界効果トランジスタ | |
| US9000488B2 (en) | Semiconductor device | |
| Sugiyama et al. | Current‐voltage characteristics of In0. 53Ga0. 47As/In0. 52Al0. 48As resonant tunneling barrier structures grown by molecular beam epitaxy | |
| JPH07142513A (ja) | 電界効果トランジスタ | |
| JPH05211178A (ja) | 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ | |
| Söderström et al. | Demonstration of large peak‐to‐valley current ratios in InAs/AlGaSb/InAs single‐barrier heterostructures | |
| JPH06267993A (ja) | 量子細線構造 | |
| Förster | Resonant tunneling diodes: The effect of structural properties on their performance | |
| JP5580138B2 (ja) | 電界効果トランジスタ | |
| Chow et al. | Negative differential resistance due to resonant interband tunneling of holes | |
| Novoselov et al. | Nonlinear electron transport in normally pinched-off quantum wire | |
| Brounkov et al. | Electron escape from self-assembled InAs/GaAs quantum dot stacks | |
| Kiesslich et al. | Shot noise in tunneling through a quantum dot array | |
| Lapushkin et al. | Modelling of the current-voltage characteristics of InAs/AlGaSb/GaSb double barrier diodes with interband resonant tunnelling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |