JPH06268519A - Ｐｌｌシンセサイザ - Google Patents
ＰｌｌシンセサイザInfo
- Publication number
- JPH06268519A JPH06268519A JP5072890A JP7289093A JPH06268519A JP H06268519 A JPH06268519 A JP H06268519A JP 5072890 A JP5072890 A JP 5072890A JP 7289093 A JP7289093 A JP 7289093A JP H06268519 A JPH06268519 A JP H06268519A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- channel number
- setting
- storage means
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 claims abstract description 10
- 230000010355 oscillation Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬシンセサイザの周波数設定回路の回路
構成を簡略化するとともに、周波数設定の高速化を可能
にする。 【構成】 ＰＬＬ７での発振周波数を設定するための周
波数設定回路を、周波数を設定するスイッチ手段１と、
設定された周波数情報が入力されたときに対応するチャ
ネル番号を出力するチャネル番号記憶手段４と、このチ
ャネル番号が入力されたときに対応する周波数設定用デ
ータをＰＬＬ７に出力する周波数データ記憶手段６とを
備える構成とし、特に周波数データ記憶手段６をＥＰＲ
ＯＭで構成する。これにより、周波数データ記憶手段６
にはアドレスに対応したチャネル番号を記憶すればよ
く、周波数間隔のある周波数を設定する場合でもアドレ
スの空きが生じることはなく、周波数データ記憶手段の
記憶容量の有効利用を図り、ＣＰＵ等を不要とする。
構成を簡略化するとともに、周波数設定の高速化を可能
にする。 【構成】 ＰＬＬ７での発振周波数を設定するための周
波数設定回路を、周波数を設定するスイッチ手段１と、
設定された周波数情報が入力されたときに対応するチャ
ネル番号を出力するチャネル番号記憶手段４と、このチ
ャネル番号が入力されたときに対応する周波数設定用デ
ータをＰＬＬ７に出力する周波数データ記憶手段６とを
備える構成とし、特に周波数データ記憶手段６をＥＰＲ
ＯＭで構成する。これにより、周波数データ記憶手段６
にはアドレスに対応したチャネル番号を記憶すればよ
く、周波数間隔のある周波数を設定する場合でもアドレ
スの空きが生じることはなく、周波数データ記憶手段の
記憶容量の有効利用を図り、ＣＰＵ等を不要とする。
Description
【０００１】
【産業上の利用分野】本発明は無線機等に用いられるＰ
ＬＬシンセサイザに関し、特に周波数設定回路の簡略化
を図ったＰＬＬシンセサイザに関する。
ＬＬシンセサイザに関し、特に周波数設定回路の簡略化
を図ったＰＬＬシンセサイザに関する。
【０００２】
【従来の技術】無線通信用送受信装置に用いられるＰＬ
Ｌシンセサイザでは、ＥＰＲＯＭを使用してその周波数
設定を行う回路が提案されている。図２はその一例のブ
ロック図である。周波数設定スイッチ１は、これを手動
操作することで所望の周波数に設定することができる。
この設定される周波数情報はラッチ３に入力され、更に
セットスイッチ２を操作することによりラッチ３より周
波数情報が周波数データＲＯＭ６のアドレス入力上位に
入力される。この周波数データＲＯＭ６はＥＰＲＯＭで
構成されており、そのアドレス入力下位にタイマカウン
タ５の出力が入力される。そして、前記周波数情報とタ
イマカウンタ５の出力からなるアドレスの上位にて設定
された周波数のデータをスイープして周波数設定用デー
タをＰＬＬ７に出力し、ＰＬＬ７ではディジタル分周器
の分周数を周波数設定スイッチ１で設定された周波数に
対応する値に設定し、その周波数信号を出力する。
Ｌシンセサイザでは、ＥＰＲＯＭを使用してその周波数
設定を行う回路が提案されている。図２はその一例のブ
ロック図である。周波数設定スイッチ１は、これを手動
操作することで所望の周波数に設定することができる。
この設定される周波数情報はラッチ３に入力され、更に
セットスイッチ２を操作することによりラッチ３より周
波数情報が周波数データＲＯＭ６のアドレス入力上位に
入力される。この周波数データＲＯＭ６はＥＰＲＯＭで
構成されており、そのアドレス入力下位にタイマカウン
タ５の出力が入力される。そして、前記周波数情報とタ
イマカウンタ５の出力からなるアドレスの上位にて設定
された周波数のデータをスイープして周波数設定用デー
タをＰＬＬ７に出力し、ＰＬＬ７ではディジタル分周器
の分周数を周波数設定スイッチ１で設定された周波数に
対応する値に設定し、その周波数信号を出力する。
【０００３】
【発明が解決しようとする課題】このような周波数設定
回路を有するＰＬＬシンセサイザを無線機に適用した場
合には、周波数データＲＯＭ６には周波数設定スイッチ
１で設定される無線チャネルの周波数データが書き込ま
れることになる。この場合、従来構成では周波数設定ス
イッチ１の周波数情報をアドレス入力上位として周波数
データＲＯＭ６にそのまま入力しているが、無線機の無
線チャネルは一定の周波数間隔で存在しているため、書
き込まれる周波数データは離間されたデータとなり、隣
接するチャネル間に空きのアドレスが生じてしまう。こ
のため、隣接チャネル間のアドレスが利用されなくな
り、その分周波数データＲＯＭ６の書込領域が無駄にさ
れ、限られた記憶容量のＥＰＲＯＭでは、多数の周波数
データを記録することができなくなる。
回路を有するＰＬＬシンセサイザを無線機に適用した場
合には、周波数データＲＯＭ６には周波数設定スイッチ
１で設定される無線チャネルの周波数データが書き込ま
れることになる。この場合、従来構成では周波数設定ス
イッチ１の周波数情報をアドレス入力上位として周波数
データＲＯＭ６にそのまま入力しているが、無線機の無
線チャネルは一定の周波数間隔で存在しているため、書
き込まれる周波数データは離間されたデータとなり、隣
接するチャネル間に空きのアドレスが生じてしまう。こ
のため、隣接チャネル間のアドレスが利用されなくな
り、その分周波数データＲＯＭ６の書込領域が無駄にさ
れ、限られた記憶容量のＥＰＲＯＭでは、多数の周波数
データを記録することができなくなる。
【０００４】したがって、チャネル数の多い広帯域ＰＬ
Ｌシンセサイザの周波数設定回路にＥＰＲＯＭを使用す
ることは好適ではなく、このような場合にはＣＰＵを用
いてこれを所定のプログラムで駆動させる設定構成を取
らざるを得ず、周波数設定回路の構成が複雑化され、か
つ周波数設定に必要とされるステップ数が増えて高速な
周波数設定が難しくなるという問題がある。本発明の目
的は、回路構成を簡略化するとともに、周波数設定の高
速化を可能にしたＰＬＬシンセサイザを提供することに
ある。
Ｌシンセサイザの周波数設定回路にＥＰＲＯＭを使用す
ることは好適ではなく、このような場合にはＣＰＵを用
いてこれを所定のプログラムで駆動させる設定構成を取
らざるを得ず、周波数設定回路の構成が複雑化され、か
つ周波数設定に必要とされるステップ数が増えて高速な
周波数設定が難しくなるという問題がある。本発明の目
的は、回路構成を簡略化するとともに、周波数設定の高
速化を可能にしたＰＬＬシンセサイザを提供することに
ある。
【０００５】
【課題を解決するための手段】本発明のＰＬＬシンセサ
イザを構成する周波数設定回路は、周波数を設定するス
イッチ手段と、設定された周波数情報が入力されたとき
に、これに対応するチャネル番号を出力するチャネル番
号記憶手段と、このチャネル番号が入力されたときに、
これに対応する周波数設定用データを前記ＰＬＬに出力
する周波数データ記憶手段とを備える。ここで、周波数
データ記憶手段はＥＰＲＯＭで構成する。
イザを構成する周波数設定回路は、周波数を設定するス
イッチ手段と、設定された周波数情報が入力されたとき
に、これに対応するチャネル番号を出力するチャネル番
号記憶手段と、このチャネル番号が入力されたときに、
これに対応する周波数設定用データを前記ＰＬＬに出力
する周波数データ記憶手段とを備える。ここで、周波数
データ記憶手段はＥＰＲＯＭで構成する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。周波
数設定スイッチ１はロータリスイッチで構成され、これ
を手動で操作することで予め設定される周波数、例えば
無線チャネルの周波数に設定する。ラッチ３は周波数設
定スイッチ１の周波数情報をセットスイッチ２の操作に
よりラッチし、その周波数情報を次段へ送出する。チャ
ネル番号ＲＯＭ４はＥＰＲＯＭで構成されており、周波
数設定スイッチ１で設定されるチャネルの周波数にそれ
ぞれ対応するチャネル番号を記憶している。そして、ラ
ッチ３から入力される周波数情報に対応するチャネル番
号を出力する。
る。図１は本発明の一実施例のブロック図である。周波
数設定スイッチ１はロータリスイッチで構成され、これ
を手動で操作することで予め設定される周波数、例えば
無線チャネルの周波数に設定する。ラッチ３は周波数設
定スイッチ１の周波数情報をセットスイッチ２の操作に
よりラッチし、その周波数情報を次段へ送出する。チャ
ネル番号ＲＯＭ４はＥＰＲＯＭで構成されており、周波
数設定スイッチ１で設定されるチャネルの周波数にそれ
ぞれ対応するチャネル番号を記憶している。そして、ラ
ッチ３から入力される周波数情報に対応するチャネル番
号を出力する。
【０００７】周波数データＲＯＭ６はＥＰＲＯＭで構成
され、チャネル番号ＲＯＭ４から出力されるチャネル番
号がそのアドレス入力上位に入力される。また、そのア
ドレス入力下位にタイマカウンタ５の出力が入力され
る。この周波数データＲＯＭ６にはチャネル番号に対応
する周波数データが記憶されている。そして、この入力
されたアドレスの上位から得られるチャネル番号に対応
する周波数データをスイープし、その周波数設定用デー
タをＰＬＬ７に出力する。
され、チャネル番号ＲＯＭ４から出力されるチャネル番
号がそのアドレス入力上位に入力される。また、そのア
ドレス入力下位にタイマカウンタ５の出力が入力され
る。この周波数データＲＯＭ６にはチャネル番号に対応
する周波数データが記憶されている。そして、この入力
されたアドレスの上位から得られるチャネル番号に対応
する周波数データをスイープし、その周波数設定用デー
タをＰＬＬ７に出力する。
【０００８】次に動作を説明する。周波数設定スイッチ
１のロータリスイッチにより希望の周波数を入力する
と、周波数情報がラッチ３に入力され、セットスイッチ
２を操作することにより、その周波数情報がチャネル番
号ＲＯＭ４に入力される。チャネル番号ＲＯＭ４では、
入力された周波数情報を対応するチャネル番号に変換
し、このチャネル番号を周波数データＲＯＭ６へ送出す
る。周波数データＲＯＭ６はこのチャネル番号をアドレ
ス入力上位、タイマカウンタ５の出力をアドレス入力下
位に入力しており、このアドレスの上位からチャネル番
号に相当する周波数データをスイープし、これを周波数
設定用データとしてＰＬＬ７に出力する。ＰＬＬ７では
ディジタル分周器の分周数をその周波数設定用データに
基づいて設定し、これに対応する周波数信号を出力す
る。
１のロータリスイッチにより希望の周波数を入力する
と、周波数情報がラッチ３に入力され、セットスイッチ
２を操作することにより、その周波数情報がチャネル番
号ＲＯＭ４に入力される。チャネル番号ＲＯＭ４では、
入力された周波数情報を対応するチャネル番号に変換
し、このチャネル番号を周波数データＲＯＭ６へ送出す
る。周波数データＲＯＭ６はこのチャネル番号をアドレ
ス入力上位、タイマカウンタ５の出力をアドレス入力下
位に入力しており、このアドレスの上位からチャネル番
号に相当する周波数データをスイープし、これを周波数
設定用データとしてＰＬＬ７に出力する。ＰＬＬ７では
ディジタル分周器の分周数をその周波数設定用データに
基づいて設定し、これに対応する周波数信号を出力す
る。
【０００９】したがって、この周波数設定回路では、Ｅ
ＰＲＯＭで構成される周波数データＲＯＭ６、及びチャ
ネル番号ＲＯＭ４では、予め周波数設定スイッチ１で設
定される周波数と、これに対応するチャネル番号とを記
憶させておけば、周波数設定スイッチ１で設定された周
波数情報をチャネル番号に変換した上で周波数データＲ
ＯＭ６から周波数設定用データを出力させることが可能
となる。このため、周波数データＲＯＭ６におけるアド
レスと周波数情報とを対応させる必要がなくなり、隣接
チャネル間に周波数の空きが生じている場合でも周波数
データＲＯＭ６の記憶領域に空きが生じることはない。
これにより、ＥＰＲＯＭの記憶容量の有効利用を図り、
チャネル数の多い広帯域ＰＬＬシンセサイザにおいても
ＥＰＲＯＭの使用が可能となる。これにより、ＣＰＵを
用いた周波数設定回路は不要となり、周波数設定動作の
高速化を図ることも可能となる。なお、周波数設定スイ
ッチはボタン式スイッチで構成されるものであってもよ
い。
ＰＲＯＭで構成される周波数データＲＯＭ６、及びチャ
ネル番号ＲＯＭ４では、予め周波数設定スイッチ１で設
定される周波数と、これに対応するチャネル番号とを記
憶させておけば、周波数設定スイッチ１で設定された周
波数情報をチャネル番号に変換した上で周波数データＲ
ＯＭ６から周波数設定用データを出力させることが可能
となる。このため、周波数データＲＯＭ６におけるアド
レスと周波数情報とを対応させる必要がなくなり、隣接
チャネル間に周波数の空きが生じている場合でも周波数
データＲＯＭ６の記憶領域に空きが生じることはない。
これにより、ＥＰＲＯＭの記憶容量の有効利用を図り、
チャネル数の多い広帯域ＰＬＬシンセサイザにおいても
ＥＰＲＯＭの使用が可能となる。これにより、ＣＰＵを
用いた周波数設定回路は不要となり、周波数設定動作の
高速化を図ることも可能となる。なお、周波数設定スイ
ッチはボタン式スイッチで構成されるものであってもよ
い。
【００１０】
【発明の効果】以上説明したように本発明は、ＰＬＬシ
ンセサイザを構成する周波数設定回路を、周波数を設定
するスイッチ手段と、設定された周波数情報が入力され
たときに、これに対応するチャネル番号を出力するチャ
ネル番号記憶手段と、このチャネル番号が入力されたと
きに、これに対応する周波数設定用データをＰＬＬに出
力する周波数データ記憶手段とで構成しているので、周
波数間隔のあるチャネル周波数を設定する場合でも、チ
ャネル周波数をチャネル番号として周波数データ記憶手
段の記憶を行うことができるので、周波数データ記憶手
段の記憶容量を効率よく利用することができるので、チ
ャネル数の多い広帯域ＰＬＬシンセサイザの周波数設定
回路にもＥＰＲＯＭを使用することができ、ＣＰＵを不
要にして回路構成を簡略化し、かつ周波数設定動作の高
速化を図ることができる効果がある。
ンセサイザを構成する周波数設定回路を、周波数を設定
するスイッチ手段と、設定された周波数情報が入力され
たときに、これに対応するチャネル番号を出力するチャ
ネル番号記憶手段と、このチャネル番号が入力されたと
きに、これに対応する周波数設定用データをＰＬＬに出
力する周波数データ記憶手段とで構成しているので、周
波数間隔のあるチャネル周波数を設定する場合でも、チ
ャネル周波数をチャネル番号として周波数データ記憶手
段の記憶を行うことができるので、周波数データ記憶手
段の記憶容量を効率よく利用することができるので、チ
ャネル数の多い広帯域ＰＬＬシンセサイザの周波数設定
回路にもＥＰＲＯＭを使用することができ、ＣＰＵを不
要にして回路構成を簡略化し、かつ周波数設定動作の高
速化を図ることができる効果がある。
【図１】本発明のＰＬＬシンセサイザの一実施例のブロ
ック図である。
ック図である。
【図２】従来のＰＬＬシンセサイザの一例のブロック図
である。
である。
１ 周波数設定スイッチ ２ セットスイッチ ３ ラッチ ４ チャネル番号ＲＯＭ ５ タイマカウンタ ６ 周波数データＲＯＭ ７ ＰＬＬ
Claims (2)
- 【請求項１】 ＰＬＬ（位相同期発振回路）と、このＰ
ＬＬにおける発振周波数を設定するための周波数設定回
路とを備えるＰＬＬシンセサイザにおいて、周波数を設
定するスイッチ手段と、設定された周波数情報が入力さ
れたときに、これに対応するチャネル番号を出力するチ
ャネル番号記憶手段と、このチャネル番号が入力された
ときに、これに対応する周波数設定用データを前記ＰＬ
Ｌに出力する周波数データ記憶手段とを備えることを特
徴とするＰＬＬシンセサイザ。 - 【請求項２】 周波数データ記憶手段をＥＰＲＯＭで構
成してなる請求項１のＰＬＬシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5072890A JP2919221B2 (ja) | 1993-03-09 | 1993-03-09 | Ｐｌｌシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5072890A JP2919221B2 (ja) | 1993-03-09 | 1993-03-09 | Ｐｌｌシンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268519A true JPH06268519A (ja) | 1994-09-22 |
| JP2919221B2 JP2919221B2 (ja) | 1999-07-12 |
Family
ID=13502400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5072890A Expired - Fee Related JP2919221B2 (ja) | 1993-03-09 | 1993-03-09 | Ｐｌｌシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919221B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101191280B1 (ko) * | 2005-05-17 | 2012-10-16 | 오끼 덴끼 고오교 가부시끼가이샤 | 피.엘.엘. 주파수 설정회로 |
-
1993
- 1993-03-09 JP JP5072890A patent/JP2919221B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101191280B1 (ko) * | 2005-05-17 | 2012-10-16 | 오끼 덴끼 고오교 가부시끼가이샤 | 피.엘.엘. 주파수 설정회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2919221B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0803997A3 (en) | A method and arrangement for producing a clock frequency in a radio device | |
| JPS6141452B2 (ja) | ||
| JP2919221B2 (ja) | Ｐｌｌシンセサイザ | |
| US6233227B1 (en) | Transmitting and receiving apparatus | |
| JPH03297223A (ja) | 周波数発生装置 | |
| JP2816038B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS6123697B2 (ja) | ||
| JPS63503427A (ja) | 周波数合成器 | |
| JPS581853B2 (ja) | 選局装置 | |
| JPS6033637Y2 (ja) | デジタル時計付チュ−ナの表示装置 | |
| JPS6110368Y2 (ja) | ||
| JPH0644191Y2 (ja) | 受信装置 | |
| JPH079455Y2 (ja) | 通信機の受信周波数制御装置 | |
| JPH05227052A (ja) | シンセサイザ受信機 | |
| JPH1132359A (ja) | ページャ | |
| JPH05227054A (ja) | 無線機 | |
| JPS6314512Y2 (ja) | ||
| JPS55147823A (en) | Electronic tuning circuit | |
| JPS62159029U (ja) | ||
| JPS60186117A (ja) | 周波数シンセサイザ装置 | |
| JPH05252058A (ja) | 無線送信機 | |
| JPS58184827A (ja) | 分周回路 | |
| JPH09148928A (ja) | 周波数シンセサイザ | |
| JPH01151824A (ja) | 周波数シンセサイザー | |
| JPS6126732B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |