JPH10214892A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10214892A JPH10214892A JP1690997A JP1690997A JPH10214892A JP H10214892 A JPH10214892 A JP H10214892A JP 1690997 A JP1690997 A JP 1690997A JP 1690997 A JP1690997 A JP 1690997A JP H10214892 A JPH10214892 A JP H10214892A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- organic solvent
- film
- treatment
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 層間絶縁膜の平坦化に無機SOG膜を用いな
がら、ビア・ホールの埋め込み不良を防止する。 【解決手段】 配線パターン3上に、CVD法によって
形成される絶縁膜8、Si−H結合を含む無機系塗布型
絶縁膜9、CVD法によって形成される絶縁膜10をこ
の順に積層し、これら絶縁膜8,9,10にレジストを
マスクとしてビア・ホール7を形成した後、有機溶剤に
よる洗浄処理によってレジストを除去するに際して、有
機溶剤による洗浄処理の前に、少なくとも上記ビア・ホ
ール7に露出している絶縁膜8,9,10に対して酸素
イオンによるプラズマ処理を60秒以上行い、その後、
有機溶剤による洗浄処理と加熱処理を行う。あるいは、
基板上に形成された配線パターン上に、CVD法によっ
て形成される絶縁膜とSi−H結合を含む無機系塗布型
絶縁膜をこの順に積層し、これら絶縁膜にビア・ホール
を形成した後、150℃以上の温度で加熱処理を行う。
がら、ビア・ホールの埋め込み不良を防止する。 【解決手段】 配線パターン3上に、CVD法によって
形成される絶縁膜8、Si−H結合を含む無機系塗布型
絶縁膜9、CVD法によって形成される絶縁膜10をこ
の順に積層し、これら絶縁膜8,9,10にレジストを
マスクとしてビア・ホール7を形成した後、有機溶剤に
よる洗浄処理によってレジストを除去するに際して、有
機溶剤による洗浄処理の前に、少なくとも上記ビア・ホ
ール7に露出している絶縁膜8,9,10に対して酸素
イオンによるプラズマ処理を60秒以上行い、その後、
有機溶剤による洗浄処理と加熱処理を行う。あるいは、
基板上に形成された配線パターン上に、CVD法によっ
て形成される絶縁膜とSi−H結合を含む無機系塗布型
絶縁膜をこの順に積層し、これら絶縁膜にビア・ホール
を形成した後、150℃以上の温度で加熱処理を行う。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、多層配線構造の半導体装置において上
層の配線パターンと下層の配線パターンを接続するビア
・ホールの後処理方法に関する。
法に関し、特に、多層配線構造の半導体装置において上
層の配線パターンと下層の配線パターンを接続するビア
・ホールの後処理方法に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い、配
線の最小幅はサブミクロンに達しており、また、配線の
多層化も進んでいる。
線の最小幅はサブミクロンに達しており、また、配線の
多層化も進んでいる。
【0003】従来、半導体装置における配線パターンの
形成は、薄膜形成技術、リソグラフィー技術及びエッチ
ング技術を用いて行われているが、多層配線構造におい
て微細な配線パターンを精度良く形成するためには、配
線の下地表面の平坦化が不可欠である。
形成は、薄膜形成技術、リソグラフィー技術及びエッチ
ング技術を用いて行われているが、多層配線構造におい
て微細な配線パターンを精度良く形成するためには、配
線の下地表面の平坦化が不可欠である。
【0004】すなわち、多層配線構造の半導体装置は、
トランジスタ等の素子が形成された半導体基板上に、層
間絶縁膜を介して複数層の配線パターンが形成される。
トランジスタ等の素子が形成された半導体基板上に、層
間絶縁膜を介して複数層の配線パターンが形成される。
【0005】この層間絶縁膜としては、膜質が緻密であ
り絶縁性能に優れることから、CVD法によって形成さ
れる酸化シリコン(SiO2)膜や窒化シリコン(Si
−N)膜等が設けられる。
り絶縁性能に優れることから、CVD法によって形成さ
れる酸化シリコン(SiO2)膜や窒化シリコン(Si
−N)膜等が設けられる。
【0006】しかし、CVD法によって形成される絶縁
膜は、下地表面と相似形で形成されるため、下地の凹凸
形状がそのまま表面に現れる。このため、特に、配線パ
ターンのような凹凸を有する下地上に形成された層間絶
縁膜の場合、この上に、さらに微細な配線パターンを精
度良く形成するのは難しい。
膜は、下地表面と相似形で形成されるため、下地の凹凸
形状がそのまま表面に現れる。このため、特に、配線パ
ターンのような凹凸を有する下地上に形成された層間絶
縁膜の場合、この上に、さらに微細な配線パターンを精
度良く形成するのは難しい。
【0007】そこで、層間絶縁膜を表面平坦化する技術
が各種提案され、その一つに塗布型絶縁膜を用いる方法
が知られている。
が各種提案され、その一つに塗布型絶縁膜を用いる方法
が知られている。
【0008】塗布型絶縁膜は、流動性を有する原料液
を、塗布、熱処理することで形成される絶縁膜である。
この絶縁膜は、液状で塗布されることから凹凸を有する
下地の段差を埋めるように形成され、平坦な表面を得る
ことができる。
を、塗布、熱処理することで形成される絶縁膜である。
この絶縁膜は、液状で塗布されることから凹凸を有する
下地の段差を埋めるように形成され、平坦な表面を得る
ことができる。
【0009】塗布型絶縁膜には、大別して無機系のもの
と有機系のものがある。このうち無機系の塗布型絶縁膜
としては、シラノールを水やアルコールに溶解させた原
料液を用いて形成される、無機スピンオングラス(Sp
in on Glass,SOG)と称されるものが良
く知られている。この無機SOG膜は、表面平坦化が容
易に行えることから汎用されている。
と有機系のものがある。このうち無機系の塗布型絶縁膜
としては、シラノールを水やアルコールに溶解させた原
料液を用いて形成される、無機スピンオングラス(Sp
in on Glass,SOG)と称されるものが良
く知られている。この無機SOG膜は、表面平坦化が容
易に行えることから汎用されている。
【0010】半導体装置で、この無機SOG膜を用いる
場合には、通常、緻密性の高いCVD絶縁膜が併用され
る。
場合には、通常、緻密性の高いCVD絶縁膜が併用され
る。
【0011】無機SOG膜とCVD絶縁膜を併用した半
導体装置の具体的な製造工程について図13を参照しな
がら説明する。
導体装置の具体的な製造工程について図13を参照しな
がら説明する。
【0012】まず、半導体基板101上に、第1の層間
絶縁膜102を介して配線パターン103を形成する。
絶縁膜102を介して配線パターン103を形成する。
【0013】そして、この配線パターン103の上に、
上述のCVD膜と無機SOG膜よりなる第2の層間絶縁
膜109を形成する。この第2の層間絶縁膜109を形
成するには、まず、CVD法によって絶縁膜104を形
成し、この上に無機SOG膜105を形成し、平坦化す
る。そして、この平坦化された上に、さらにCVD法に
よって絶縁膜106を形成する。
上述のCVD膜と無機SOG膜よりなる第2の層間絶縁
膜109を形成する。この第2の層間絶縁膜109を形
成するには、まず、CVD法によって絶縁膜104を形
成し、この上に無機SOG膜105を形成し、平坦化す
る。そして、この平坦化された上に、さらにCVD法に
よって絶縁膜106を形成する。
【0014】このようにして形成された第2の層間絶縁
膜109には、下層の配線パターン103と上層の配線
パターン108を接続するためのビア・ホール107が
形成される。ビア・ホール107を形成するには、第2
の層間絶縁膜109上に、当該ビア・ホールに対応した
位置に開口部を有するレジストマスクを形成し、この上
から反応性イオンエッチング等を行うことでホールをエ
ッチング形成する。
膜109には、下層の配線パターン103と上層の配線
パターン108を接続するためのビア・ホール107が
形成される。ビア・ホール107を形成するには、第2
の層間絶縁膜109上に、当該ビア・ホールに対応した
位置に開口部を有するレジストマスクを形成し、この上
から反応性イオンエッチング等を行うことでホールをエ
ッチング形成する。
【0015】そして、レジストマスクを有機溶剤によっ
て剥離した後、CVD法あるいはスパッタリングによっ
て配線材料をビア・ホール107に埋め込むとともに第
2の層間絶縁膜109上に配線層108を形成する。そ
して、さらに配線層103をパターニングすることで上
層の配線パターンを形成する。
て剥離した後、CVD法あるいはスパッタリングによっ
て配線材料をビア・ホール107に埋め込むとともに第
2の層間絶縁膜109上に配線層108を形成する。そ
して、さらに配線層103をパターニングすることで上
層の配線パターンを形成する。
【0016】
【発明が解決しようとする課題】ところで、このような
無機SOG膜は、吸湿性が高いため、水分を多く含み易
い。このため、ビア・ホール107に配線材を埋め込む
工程において、この吸湿した水分が水蒸気となってビア
・ホール107に放出され、その結果、ビア・ホールの
配線材にボイド110等が発生し、埋め込み不良を引き
起こしてしまう。
無機SOG膜は、吸湿性が高いため、水分を多く含み易
い。このため、ビア・ホール107に配線材を埋め込む
工程において、この吸湿した水分が水蒸気となってビア
・ホール107に放出され、その結果、ビア・ホールの
配線材にボイド110等が発生し、埋め込み不良を引き
起こしてしまう。
【0017】これに対して、近年、Si−H結合を導入
することによって耐吸湿性を向上させた新しい無機SO
G膜も開発されている。
することによって耐吸湿性を向上させた新しい無機SO
G膜も開発されている。
【0018】しかしながら、Si−H結合を有する無機
SOG膜を用いても、ガラス化するための熱処理条件、
有機溶剤による洗浄処理の条件、さらに絶縁膜の層構造
によっては、やはりビア・ホールの埋め込み時にガスの
放出が見られ、埋め込み不良を完全に防止できないのが
実情である。
SOG膜を用いても、ガラス化するための熱処理条件、
有機溶剤による洗浄処理の条件、さらに絶縁膜の層構造
によっては、やはりビア・ホールの埋め込み時にガスの
放出が見られ、埋め込み不良を完全に防止できないのが
実情である。
【0019】そこで、本発明はこのような従来の実情に
鑑みて提案されたものであり、無機SOG膜を層間絶縁
膜として用いる半導体装置の製造方法であって、ビア・
ホールの埋め込み不良を防止することを目的とする。
鑑みて提案されたものであり、無機SOG膜を層間絶縁
膜として用いる半導体装置の製造方法であって、ビア・
ホールの埋め込み不良を防止することを目的とする。
【0020】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の半導体装置の製造方法は、基板上に形成
された配線パターン上に、CVD法によって形成された
絶縁膜、Si−H結合を含む無機系塗布型絶縁膜、CV
D法によって形成された絶縁膜をこの順に積層し、これ
ら絶縁膜にレジストをマスクとしてビア・ホールを形成
した後、有機溶剤による洗浄処理によってレジストを除
去するに際して、有機溶剤による洗浄処理の前に、少な
くとも上記ビア・ホールに露出している絶縁膜に対して
酸素イオンによるプラズマ処理を60秒以上行い、その
後、有機溶剤による洗浄処理と加熱処理を行うことを特
徴とするものである。
めに、本発明の半導体装置の製造方法は、基板上に形成
された配線パターン上に、CVD法によって形成された
絶縁膜、Si−H結合を含む無機系塗布型絶縁膜、CV
D法によって形成された絶縁膜をこの順に積層し、これ
ら絶縁膜にレジストをマスクとしてビア・ホールを形成
した後、有機溶剤による洗浄処理によってレジストを除
去するに際して、有機溶剤による洗浄処理の前に、少な
くとも上記ビア・ホールに露出している絶縁膜に対して
酸素イオンによるプラズマ処理を60秒以上行い、その
後、有機溶剤による洗浄処理と加熱処理を行うことを特
徴とするものである。
【0021】また、基板上に形成された配線パターン上
に、CVD法によって形成された絶縁膜とSi−H結合
を含む無機系塗布型絶縁膜をこの順に積層し、これら絶
縁膜にビア・ホールを形成した後、150℃以上の温度
で加熱処理を行うことを特徴とする。
に、CVD法によって形成された絶縁膜とSi−H結合
を含む無機系塗布型絶縁膜をこの順に積層し、これら絶
縁膜にビア・ホールを形成した後、150℃以上の温度
で加熱処理を行うことを特徴とする。
【0022】この製造方法では、絶縁膜にビア・ホール
を形成した後、加熱処理を施すことによって塗布型絶縁
膜から予め水分を蒸発させておく。したがって、この後
行われるビア・ホールの埋め込み工程では、塗布型絶縁
膜から水分が放出せず、ビア・ホールの埋め込み不良が
防止される。
を形成した後、加熱処理を施すことによって塗布型絶縁
膜から予め水分を蒸発させておく。したがって、この後
行われるビア・ホールの埋め込み工程では、塗布型絶縁
膜から水分が放出せず、ビア・ホールの埋め込み不良が
防止される。
【0023】但し、塗布型絶縁膜の加熱時の水分放出特
性は、レジストを除去する工程で残留した有機溶剤の影
響を受ける。すなわち、有機溶剤による処理が行われて
いると、有機溶剤による処理が行われていない場合に比
べて、水分の放出ピークが高温側に広がり、水分がより
放出され難くなる。
性は、レジストを除去する工程で残留した有機溶剤の影
響を受ける。すなわち、有機溶剤による処理が行われて
いると、有機溶剤による処理が行われていない場合に比
べて、水分の放出ピークが高温側に広がり、水分がより
放出され難くなる。
【0024】水分の放出特性がこのような影響を受けた
場合、特に、塗布型絶縁膜が2層のCVD絶縁膜によっ
て挟み込まれている構成では、塗布型絶縁膜の上面が外
部に露出していない分水分が放出され難いため、加熱処
理によって十分に水分を放出させることができなくな
る。
場合、特に、塗布型絶縁膜が2層のCVD絶縁膜によっ
て挟み込まれている構成では、塗布型絶縁膜の上面が外
部に露出していない分水分が放出され難いため、加熱処
理によって十分に水分を放出させることができなくな
る。
【0025】これに対して、この製造方法では、有機溶
剤による洗浄処理の前に、塗布型縁膜に対して酸素イオ
ンによるプラズマ処理を行っている。これによって有機
溶剤による放出特性への影響が抑えられ、加熱処理によ
って塗布型絶縁膜から十分に水分を蒸発除去しておくこ
とができるようになる。したがって、ビア・ホールの埋
め込み不良が確実に防止される。
剤による洗浄処理の前に、塗布型縁膜に対して酸素イオ
ンによるプラズマ処理を行っている。これによって有機
溶剤による放出特性への影響が抑えられ、加熱処理によ
って塗布型絶縁膜から十分に水分を蒸発除去しておくこ
とができるようになる。したがって、ビア・ホールの埋
め込み不良が確実に防止される。
【0026】
【発明の実施の形態】以下、本発明の具体的な実施の形
態について説明する。
態について説明する。
【0027】なお、ここでは、半導体基板上に2層の配
線パターンが形成された2層構成の半導体装置を製造す
る場合を例にして説明する。
線パターンが形成された2層構成の半導体装置を製造す
る場合を例にして説明する。
【0028】まず、半導体装置の第1の製造例について
説明する。
説明する。
【0029】ここで製造する2層構成の半導体装置を図
1に示す。
1に示す。
【0030】この半導体装置は、シリコン基板等の半導
体基板1上に第1の層間絶縁膜2を介して第1の配線パ
ターン3が形成され、さらに第2の層間絶縁膜4を介し
て第2の配線パターン5が形成されて構成される。
体基板1上に第1の層間絶縁膜2を介して第1の配線パ
ターン3が形成され、さらに第2の層間絶縁膜4を介し
て第2の配線パターン5が形成されて構成される。
【0031】半導体基板1上に形成された素子と第1の
配線パターン3とは、第1の層間絶縁膜2を貫通して形
成されたコンタクトホール6によって電気的に接続さ
れ、第1の配線パターン3と第2の配線パターン5と
は、第2の層間絶縁膜4を貫通して形成されたビア・ホ
ール7によって電気的に接続されている。
配線パターン3とは、第1の層間絶縁膜2を貫通して形
成されたコンタクトホール6によって電気的に接続さ
れ、第1の配線パターン3と第2の配線パターン5と
は、第2の層間絶縁膜4を貫通して形成されたビア・ホ
ール7によって電気的に接続されている。
【0032】このような半導体装置は次のようにして製
造される。
造される。
【0033】まず、半導体基板1上にトランジスタ等の
素子を形成し、この上に第1の層間絶縁膜2を形成す
る。第1の層間絶縁膜2としては、例えばSiO2膜
と、ボロン及びリンが添加されたSiO2膜よりなる2
層膜等が形成される。
素子を形成し、この上に第1の層間絶縁膜2を形成す
る。第1の層間絶縁膜2としては、例えばSiO2膜
と、ボロン及びリンが添加されたSiO2膜よりなる2
層膜等が形成される。
【0034】そして、この第1の層間絶縁膜2の所定の
位置にコンタクトホール6を形成する。コンタクトホー
ル6を形成するには、第1の層間絶縁膜2上に、当該コ
ンタクトホール6に対応する位置に開口部が形成された
レジストマスクを形成し、この上からドライエッチング
を行うことでホールをエッチング形成する。このドライ
エッチング法としては、異方性に優れることから例えば
反応性イオンエッチング(RIE)法が用いられる。
位置にコンタクトホール6を形成する。コンタクトホー
ル6を形成するには、第1の層間絶縁膜2上に、当該コ
ンタクトホール6に対応する位置に開口部が形成された
レジストマスクを形成し、この上からドライエッチング
を行うことでホールをエッチング形成する。このドライ
エッチング法としては、異方性に優れることから例えば
反応性イオンエッチング(RIE)法が用いられる。
【0035】続いて、レジストマスクを有機溶媒等を用
いて剥離した後、CVD法(化学気相成長法)あるいは
スパッタリング法によって配線材料を、コンタクホール
に埋め込み、第1の層間絶縁膜2上に配線層を形成す
る。そして、この配線層の上に、所定の配線パターンに
対応させてレジストマスクを形成し、この上からRIE
等のドライエッチングを行うことで配線パターン3を形
成する。
いて剥離した後、CVD法(化学気相成長法)あるいは
スパッタリング法によって配線材料を、コンタクホール
に埋め込み、第1の層間絶縁膜2上に配線層を形成す
る。そして、この配線層の上に、所定の配線パターンに
対応させてレジストマスクを形成し、この上からRIE
等のドライエッチングを行うことで配線パターン3を形
成する。
【0036】次に、このレジストマスクを有機溶媒等を
用いて剥離し、配線パターン3上に第2の層間絶縁膜4
を形成する。この第2の層間絶縁膜4は、CVD法によ
って形成されるCVD絶縁膜8の上に、無機SOG(S
pin on Glass,SOG)膜9が形成され、
さらにこの上にCVD絶縁膜10が形成された3層構成
とされている。
用いて剥離し、配線パターン3上に第2の層間絶縁膜4
を形成する。この第2の層間絶縁膜4は、CVD法によ
って形成されるCVD絶縁膜8の上に、無機SOG(S
pin on Glass,SOG)膜9が形成され、
さらにこの上にCVD絶縁膜10が形成された3層構成
とされている。
【0037】このうち、CVD絶縁膜8,10は、膜質
が緻密であるため絶縁性能に優れる。しかし、CVD絶
縁膜には、下地の配線パターンの凹凸形状がそのまま表
面に現れるため、これのみを層間絶縁膜として設けた場
合には、表面の凹凸によって第2の配線パターン5を精
度良く形成するのが難しい。このため、ここで製造する
半導体装置では、2層のCVD絶縁膜8,10の間に無
機SOG膜9を設け、この凹凸形状を平坦化する。
が緻密であるため絶縁性能に優れる。しかし、CVD絶
縁膜には、下地の配線パターンの凹凸形状がそのまま表
面に現れるため、これのみを層間絶縁膜として設けた場
合には、表面の凹凸によって第2の配線パターン5を精
度良く形成するのが難しい。このため、ここで製造する
半導体装置では、2層のCVD絶縁膜8,10の間に無
機SOG膜9を設け、この凹凸形状を平坦化する。
【0038】但し、無機SOG膜9は、吸湿性を有する
ことから、そのままでは後工程で行われるビア・ホール
7の埋め込みに際して吸湿した水分が水蒸気となって放
出され、ホールの埋め込み不良を生じさせる。このよう
な水蒸気の放出を防止するために、この製造方法では、
無機SOG膜9として、特にSiーH結合を有するもの
を用いる。そして、次のような工程で第2の層間絶縁膜
4を形成することとする。
ことから、そのままでは後工程で行われるビア・ホール
7の埋め込みに際して吸湿した水分が水蒸気となって放
出され、ホールの埋め込み不良を生じさせる。このよう
な水蒸気の放出を防止するために、この製造方法では、
無機SOG膜9として、特にSiーH結合を有するもの
を用いる。そして、次のような工程で第2の層間絶縁膜
4を形成することとする。
【0039】すなわち、第2の層間絶縁膜4を形成する
には、まず、第1の配線パターン3上にCVD法によっ
てSiO2膜等のCVD絶縁膜8を形成する。
には、まず、第1の配線パターン3上にCVD法によっ
てSiO2膜等のCVD絶縁膜8を形成する。
【0040】そして、このCVD絶縁膜8の上に、無機
SOG膜9の原料液を塗布して無機SOG膜をする。こ
の無機SOG膜の原料液は、Si−H結合を有するシラ
ノールが水あるいはアルコールに溶解されて調製されて
いる。
SOG膜9の原料液を塗布して無機SOG膜をする。こ
の無機SOG膜の原料液は、Si−H結合を有するシラ
ノールが水あるいはアルコールに溶解されて調製されて
いる。
【0041】そして、この無機SOG膜9を、プリベー
クとポストベークの2段階で熱処理し、表面が平坦なガ
ラスの層を形成する。
クとポストベークの2段階で熱処理し、表面が平坦なガ
ラスの層を形成する。
【0042】プリベークでは、例えば150℃で1分
間、200℃で1分間、300℃で1分間というように
段階的に温度を上げながら熱処理を行う。
間、200℃で1分間、300℃で1分間というように
段階的に温度を上げながら熱処理を行う。
【0043】このプリベークで用いるオーブンは、ウェ
ハに均一に熱処理が行えることから、プロキシミティ方
式のオーブンが好適である。また、この他、マイクロウ
ェーブ方式、密着型方式等を用いるようにしても良い。
ハに均一に熱処理が行えることから、プロキシミティ方
式のオーブンが好適である。また、この他、マイクロウ
ェーブ方式、密着型方式等を用いるようにしても良い。
【0044】ポストベークでは、真空下あるいは窒素等
の不活性ガス雰囲気下、例えば400℃で60分間熱処
理する。
の不活性ガス雰囲気下、例えば400℃で60分間熱処
理する。
【0045】このポストベークで用いるオーブンは、温
度制御機能や減圧機構を有するものであれば、いずれも
使用可能である。
度制御機能や減圧機構を有するものであれば、いずれも
使用可能である。
【0046】続いて、この無機SOG膜9上に、CVD
法によってSiO2膜等のCVD絶縁膜10を形成す
る。
法によってSiO2膜等のCVD絶縁膜10を形成す
る。
【0047】以上のようにして3層構成の第2の層間絶
縁膜4を形成した後、この絶縁膜にビア・ホール7を形
成する。ビア・ホール7を形成するには、第2の層間絶
縁膜4の上に、ビア・ホール7に対応した位置に開口部
を有するレジストマスクを形成し、この上からRIE等
のドライエッチング法を行うことによってホールをエッ
チング形成する。
縁膜4を形成した後、この絶縁膜にビア・ホール7を形
成する。ビア・ホール7を形成するには、第2の層間絶
縁膜4の上に、ビア・ホール7に対応した位置に開口部
を有するレジストマスクを形成し、この上からRIE等
のドライエッチング法を行うことによってホールをエッ
チング形成する。
【0048】続いて、このビア・ホール7に露出してい
る無機SOG膜9に対して、酸素イオンによるプラズマ
処理を60秒以上行い、この後、レジストマスクを有機
溶剤によって剥離、除去する。
る無機SOG膜9に対して、酸素イオンによるプラズマ
処理を60秒以上行い、この後、レジストマスクを有機
溶剤によって剥離、除去する。
【0049】次に、以上のような工程を経たウェハに対
して、350℃以上の温度で加熱処理を行い、無機SO
G膜9中の水分を蒸発させる。
して、350℃以上の温度で加熱処理を行い、無機SO
G膜9中の水分を蒸発させる。
【0050】ここで、このときの水分の放出特性は、先
の工程で行った酸素イオンによるプラズマ処理と有機溶
剤による洗浄処理の影響を受ける。以下、この影響につ
いて実験結果に基づいて説明する。
の工程で行った酸素イオンによるプラズマ処理と有機溶
剤による洗浄処理の影響を受ける。以下、この影響につ
いて実験結果に基づいて説明する。
【0051】まず、ガラス化を真空下で行った無機SO
G膜9の水分の放出特性を図2〜図5に示す。なお、こ
こで言う水分の放出特性とは、加熱温度の上昇に対して
水分の放出量を経時的にトレースしたものである。ま
た、図6に、これら水分放出特性のピーク面積をまとめ
て示す。
G膜9の水分の放出特性を図2〜図5に示す。なお、こ
こで言う水分の放出特性とは、加熱温度の上昇に対して
水分の放出量を経時的にトレースしたものである。ま
た、図6に、これら水分放出特性のピーク面積をまとめ
て示す。
【0052】まず、図2は、無機SOG膜9に酸素イオ
ンによるプラズマ処理を施していない場合の水分の放出
特性である。このように、無機SOG膜9に酸素イオン
によるプラズマ処理を行わない場合には、水分の放出ピ
ークが400℃〜450℃の高温側にあり、ピーク形状
がブロードである。このことは、酸素イオンによるプラ
ズマ処理を行っていない状態の無機SOG膜9は、加熱
処理によって水分が放出され難いことを示している。
ンによるプラズマ処理を施していない場合の水分の放出
特性である。このように、無機SOG膜9に酸素イオン
によるプラズマ処理を行わない場合には、水分の放出ピ
ークが400℃〜450℃の高温側にあり、ピーク形状
がブロードである。このことは、酸素イオンによるプラ
ズマ処理を行っていない状態の無機SOG膜9は、加熱
処理によって水分が放出され難いことを示している。
【0053】次に、図3は、無機SOG膜9に酸素イオ
ンによるプラズマ処理を40秒行った場合の脱ガス特性
である。このうち、(a)は、有機溶剤による洗浄処理
を行なわなかった場合であり、(b)は、プラズマ処理
の後、有機溶剤による洗浄処理を行った場合である。な
お、有機溶剤による洗浄処理を行った場合の特性図は、
洗浄処理30分後のデータである。
ンによるプラズマ処理を40秒行った場合の脱ガス特性
である。このうち、(a)は、有機溶剤による洗浄処理
を行なわなかった場合であり、(b)は、プラズマ処理
の後、有機溶剤による洗浄処理を行った場合である。な
お、有機溶剤による洗浄処理を行った場合の特性図は、
洗浄処理30分後のデータである。
【0054】このように酸素イオンによるプラズマ処理
を行うと、水分の放出ピークが、プラズマ処理を行わな
い場合(図2)に比べて低温側にシフトする。しかし、
有機溶剤による洗浄処理を行った場合を、有機溶剤によ
る洗浄処理を行わない場合と比べると、ピークが高温側
にあり、ピーク形状がブロードになっている。
を行うと、水分の放出ピークが、プラズマ処理を行わな
い場合(図2)に比べて低温側にシフトする。しかし、
有機溶剤による洗浄処理を行った場合を、有機溶剤によ
る洗浄処理を行わない場合と比べると、ピークが高温側
にあり、ピーク形状がブロードになっている。
【0055】一方、図4は、酸素イオンによるプラズマ
処理を60秒行った場合の脱ガス特性であり、(a)
は、有機溶剤による洗浄処理を行なわなかった場合であ
り、(b)は、プラズマ処理の後、有機溶剤による洗浄
処理を行った場合である。
処理を60秒行った場合の脱ガス特性であり、(a)
は、有機溶剤による洗浄処理を行なわなかった場合であ
り、(b)は、プラズマ処理の後、有機溶剤による洗浄
処理を行った場合である。
【0056】この場合には有機溶剤による洗浄処理を行
った場合と、有機溶剤による洗浄処理を行わない場合の
いずれにおいても、300〜350℃の範囲に水分の放
出ピークがある。このような放出特性の場合、350℃
程度の加熱処理でも十分に水分を蒸発させることができ
る。
った場合と、有機溶剤による洗浄処理を行わない場合の
いずれにおいても、300〜350℃の範囲に水分の放
出ピークがある。このような放出特性の場合、350℃
程度の加熱処理でも十分に水分を蒸発させることができ
る。
【0057】以上のことから、有機溶剤による洗浄処理
の後に加熱処理によって無機SOG膜9から水分を十分
に蒸発させるには、有機溶剤による洗浄処理の前に、酸
素イオンによるプラズマ処理を60秒以上行うことが必
要であることがわかる。
の後に加熱処理によって無機SOG膜9から水分を十分
に蒸発させるには、有機溶剤による洗浄処理の前に、酸
素イオンによるプラズマ処理を60秒以上行うことが必
要であることがわかる。
【0058】なお、比較のため、無機SOG膜9に、酸
素イオンによるプラズマ処理の代わりにダウンフロー処
理(D/F処理:プラズマラジカル処理)を行った場合
の脱ガス特性を図5に示す。
素イオンによるプラズマ処理の代わりにダウンフロー処
理(D/F処理:プラズマラジカル処理)を行った場合
の脱ガス特性を図5に示す。
【0059】このダウンフロー処理の場合には、酸素イ
オンによるプラズマ処理を行った場合に比べて、高温側
に水分蒸発量のピークがある。このことから、ダウンフ
ロー処理は、蒸発水分量のピークを制御する方法として
は不適当であることがわかる。
オンによるプラズマ処理を行った場合に比べて、高温側
に水分蒸発量のピークがある。このことから、ダウンフ
ロー処理は、蒸発水分量のピークを制御する方法として
は不適当であることがわかる。
【0060】次に、ガラス化を窒素ガス雰囲気下で行っ
た無機SOG膜9の水分の放出特性を図7〜図10に示
す。図7は、無機SOG膜9に酸素イオンによるプラズ
マ処理を施していない場合の脱ガス特性であり、図8
は、酸素イオンによるプラズマ処理を40秒行った場合
の脱ガス特性であり、図9は、酸素イオンによるプラズ
マ処理を60秒行った場合の脱ガス特性である。また、
図10は、酸素イオンによるプラズマ処理の代わりにダ
ウンフロー処理を行った場合の脱ガス特性である。図8
〜図10において、(a)は、有機溶剤による洗浄処理
を行なわなかった場合であり、(b)は、有機溶剤によ
る洗浄処理を行った場合である。また、図11に、これ
ら水分の放出特性のピーク面積をまとめて示す。
た無機SOG膜9の水分の放出特性を図7〜図10に示
す。図7は、無機SOG膜9に酸素イオンによるプラズ
マ処理を施していない場合の脱ガス特性であり、図8
は、酸素イオンによるプラズマ処理を40秒行った場合
の脱ガス特性であり、図9は、酸素イオンによるプラズ
マ処理を60秒行った場合の脱ガス特性である。また、
図10は、酸素イオンによるプラズマ処理の代わりにダ
ウンフロー処理を行った場合の脱ガス特性である。図8
〜図10において、(a)は、有機溶剤による洗浄処理
を行なわなかった場合であり、(b)は、有機溶剤によ
る洗浄処理を行った場合である。また、図11に、これ
ら水分の放出特性のピーク面積をまとめて示す。
【0061】この場合にも、ガラス化を真空下で行った
無機SOG膜9の場合と同様な傾向が見られる。
無機SOG膜9の場合と同様な傾向が見られる。
【0062】すなわち、無機SOG膜9に酸素イオンに
よるプラズマ処理を行わない場合には、ピークが高温側
に広がり、水分が放出され難い。
よるプラズマ処理を行わない場合には、ピークが高温側
に広がり、水分が放出され難い。
【0063】これに対して、無機SOG膜9に酸素イオ
ンによるプラズマ処理を60秒行った場合には、有機溶
剤による洗浄処理を行った場合と洗浄処理を行わない場
合とで差のない脱ガス特性となり、いずれも300〜3
50℃の範囲に水分蒸発量のピークがある。したがっ
て、350℃程度の加熱処理でも十分に水分を蒸発させ
ることができる。
ンによるプラズマ処理を60秒行った場合には、有機溶
剤による洗浄処理を行った場合と洗浄処理を行わない場
合とで差のない脱ガス特性となり、いずれも300〜3
50℃の範囲に水分蒸発量のピークがある。したがっ
て、350℃程度の加熱処理でも十分に水分を蒸発させ
ることができる。
【0064】しかし、プラズマ処理の時間が40秒と短
い場合には、有機溶剤による洗浄処理を行った場合に、
ピークが高温側に広がり、水分が放出され難い。
い場合には、有機溶剤による洗浄処理を行った場合に、
ピークが高温側に広がり、水分が放出され難い。
【0065】また、無機SOG膜9に、酸素イオンによ
るプラズマ処理の代わりにダウンフロー処理を行った場
合には、酸素イオンプラズマ処理を行った場合に比べ
て、高温側に水分の放出ピークがある。したがって、蒸
発水分量を制御する方法としては不適当である。
るプラズマ処理の代わりにダウンフロー処理を行った場
合には、酸素イオンプラズマ処理を行った場合に比べ
て、高温側に水分の放出ピークがある。したがって、蒸
発水分量を制御する方法としては不適当である。
【0066】以上のことから、ガラス化を窒素ガス雰囲
気下で行った無機SOG膜9の場合にも、有機溶剤によ
る洗浄処理の後に加熱処理によって水分を十分に蒸発さ
せるには、有機溶剤による洗浄処理の前に、酸素イオン
によるプラズマ処理を60秒以上行うことが必要である
ことがわかる。
気下で行った無機SOG膜9の場合にも、有機溶剤によ
る洗浄処理の後に加熱処理によって水分を十分に蒸発さ
せるには、有機溶剤による洗浄処理の前に、酸素イオン
によるプラズマ処理を60秒以上行うことが必要である
ことがわかる。
【0067】半導体装置を製造するには、このようにし
て各種処理を施して無機SOG膜9から水分を蒸発させ
た後、CVD法あるいはスパッタリング法によって、ビ
ア・ホール7を配線材で埋め込むとともに第2の層間絶
縁膜4上に配線層を形成する。このとき、無機SOG膜
9からは、先の工程で既に水分が蒸発、除去されている
ことから、この工程で水蒸気が放出されることがない。
したがって、ビア・ホール7の埋め込み不良が防止され
る。
て各種処理を施して無機SOG膜9から水分を蒸発させ
た後、CVD法あるいはスパッタリング法によって、ビ
ア・ホール7を配線材で埋め込むとともに第2の層間絶
縁膜4上に配線層を形成する。このとき、無機SOG膜
9からは、先の工程で既に水分が蒸発、除去されている
ことから、この工程で水蒸気が放出されることがない。
したがって、ビア・ホール7の埋め込み不良が防止され
る。
【0068】そして、この堆積した配線材料層の上に、
所定の配線パターンに対応させてレジストマスクを形成
し、この上からRIE等のドライエッチングを行うこと
で第2の配線パターン5を形成し、半導体装置が完成す
る。このようにして製造された半導体装置では、ビア・
ホールに埋め込み不良が生じていないことから良好な動
作を得ることができる。
所定の配線パターンに対応させてレジストマスクを形成
し、この上からRIE等のドライエッチングを行うこと
で第2の配線パターン5を形成し、半導体装置が完成す
る。このようにして製造された半導体装置では、ビア・
ホールに埋め込み不良が生じていないことから良好な動
作を得ることができる。
【0069】次に、半導体装置の第2の製造例について
説明する。
説明する。
【0070】ここで製造する2層構成の半導体装置を図
12に示す。
12に示す。
【0071】この半導体装置は、シリコン基板等の半導
体基板21上に第1の層間絶縁膜22を介して第1の配
線パターン23が形成され、さらに第2の層間絶縁膜2
4を介して第2の配線パターン25が形成されて構成さ
れる。ここで、第2の層間絶縁膜24は、CVD法によ
って形成されたCVD絶縁膜26と無機SOG膜27が
積層された2層構成とされている。
体基板21上に第1の層間絶縁膜22を介して第1の配
線パターン23が形成され、さらに第2の層間絶縁膜2
4を介して第2の配線パターン25が形成されて構成さ
れる。ここで、第2の層間絶縁膜24は、CVD法によ
って形成されたCVD絶縁膜26と無機SOG膜27が
積層された2層構成とされている。
【0072】半導体基板21上に形成された素子と第1
の配線パターン23とは、第1の層間絶縁膜22を貫通
して形成されたコンタクトホール28によって電気的に
接続され、第1の配線パターン23と第2の配線パター
ン25とは、第2の層間絶縁膜24を貫通して形成され
たビア・ホール29によって電気的に接続されている。
の配線パターン23とは、第1の層間絶縁膜22を貫通
して形成されたコンタクトホール28によって電気的に
接続され、第1の配線パターン23と第2の配線パター
ン25とは、第2の層間絶縁膜24を貫通して形成され
たビア・ホール29によって電気的に接続されている。
【0073】このような半導体装置は次のようにして製
造される。
造される。
【0074】まず、第1の製造例の場合と同様に、半導
体基板21上にトランジスタ等の素子を形成し、この
後、第1の層間絶縁膜22の形成、コンタクトホール2
8の形成、第1の配線パターン23の形成を順次行う。
体基板21上にトランジスタ等の素子を形成し、この
後、第1の層間絶縁膜22の形成、コンタクトホール2
8の形成、第1の配線パターン23の形成を順次行う。
【0075】そして、第1の配線パターン23上に第2
の層間絶縁膜24を形成する。この第2の層間絶縁膜2
4は、CVD法によって形成されるCVD絶縁膜26の
上に、表面を平坦化するために無機SOG膜27が形成
された2層構成とされており、それぞれ第1の製造例の
場合と同様に成膜され、ビア・ホール29が形成され
る。
の層間絶縁膜24を形成する。この第2の層間絶縁膜2
4は、CVD法によって形成されるCVD絶縁膜26の
上に、表面を平坦化するために無機SOG膜27が形成
された2層構成とされており、それぞれ第1の製造例の
場合と同様に成膜され、ビア・ホール29が形成され
る。
【0076】ここで、上述の如く、この無機SOG膜2
7は、吸湿性を有することから、そのままでは後工程で
行われるビア・ホールの埋め込みに際して吸湿した水分
が水蒸気となって放出され、ホールの埋め込み不良を生
じさせる。
7は、吸湿性を有することから、そのままでは後工程で
行われるビア・ホールの埋め込みに際して吸湿した水分
が水蒸気となって放出され、ホールの埋め込み不良を生
じさせる。
【0077】このような水蒸気の放出を防止するため
に、この製造方法では、無機SOG膜27として、特に
SiーH結合を有するものを用いる。そして、ウェハに
対して加熱処理を行い、埋め込み工程の前に無機SOG
膜27中の水分を蒸発させておく。なお、この場合に
は、無機SOG膜の上にCVD絶縁膜が形成されておら
ず、露出面積が広いので水分が放出され易い。したがっ
て、比較的緩和な加熱条件、すなわち150℃以上の温
度で15秒以上加熱を行えば水分を十分に蒸発させるこ
とができる。
に、この製造方法では、無機SOG膜27として、特に
SiーH結合を有するものを用いる。そして、ウェハに
対して加熱処理を行い、埋め込み工程の前に無機SOG
膜27中の水分を蒸発させておく。なお、この場合に
は、無機SOG膜の上にCVD絶縁膜が形成されておら
ず、露出面積が広いので水分が放出され易い。したがっ
て、比較的緩和な加熱条件、すなわち150℃以上の温
度で15秒以上加熱を行えば水分を十分に蒸発させるこ
とができる。
【0078】そして、この後、CVD法あるいはスパッ
タリング法によって配線材料を堆積させることで、ビア
・ホール29を配線材で埋め込み、第2の層間絶縁膜2
4上に配線層を形成する。このとき、無機SOG膜27
からは、先の工程で既に水分が蒸発、除去されているこ
とから、この工程で水蒸気が放出されることがない。し
たがって、ビア・ホール29の埋め込み不良が防止され
る。
タリング法によって配線材料を堆積させることで、ビア
・ホール29を配線材で埋め込み、第2の層間絶縁膜2
4上に配線層を形成する。このとき、無機SOG膜27
からは、先の工程で既に水分が蒸発、除去されているこ
とから、この工程で水蒸気が放出されることがない。し
たがって、ビア・ホール29の埋め込み不良が防止され
る。
【0079】そして、この堆積した配線層の上に、所定
の配線パターンに対応させてレジストマスクを形成し、
この上からRIE等のドライエッチングを行うことで第
2の配線パターン25を形成し、半導体装置が完成す
る。このようにして製造された半導体装置は、ビア・ホ
ールに埋め込み不良が生じていないことから良好な動作
を得ることができる。
の配線パターンに対応させてレジストマスクを形成し、
この上からRIE等のドライエッチングを行うことで第
2の配線パターン25を形成し、半導体装置が完成す
る。このようにして製造された半導体装置は、ビア・ホ
ールに埋め込み不良が生じていないことから良好な動作
を得ることができる。
【0080】
【発明の効果】以上の説明からも明らかなように、本発
明の製造方法では、配線パターン上に、CVD法によっ
て形成される絶縁膜、Si−H結合を含む無機系塗布型
絶縁膜、CVD法によって形成される絶縁膜をこの順に
積層し、これら絶縁膜にレジストをマスクとしてビア・
ホールを形成した後、有機溶剤による洗浄処理によって
レジストを除去するに際して、有機溶剤による洗浄処理
の前に、少なくとも上記ビア・ホールに露出している絶
縁膜に対して酸素イオンによるプラズマ処理を60秒以
上行い、その後、有機溶剤による洗浄処理と加熱処理を
行う。あるいは、基板上に形成された配線パターン上
に、CVD法によって形成される絶縁膜とSi−H結合
を含む無機系塗布型絶縁膜をこの順に積層し、これら絶
縁膜にビア・ホールを形成した後、150℃以上の温度
で加熱処理を行う。したがって、ビア・ホールの埋め込
み不良が防止され、良好な動作を示す半導体装置を製造
することが可能である。
明の製造方法では、配線パターン上に、CVD法によっ
て形成される絶縁膜、Si−H結合を含む無機系塗布型
絶縁膜、CVD法によって形成される絶縁膜をこの順に
積層し、これら絶縁膜にレジストをマスクとしてビア・
ホールを形成した後、有機溶剤による洗浄処理によって
レジストを除去するに際して、有機溶剤による洗浄処理
の前に、少なくとも上記ビア・ホールに露出している絶
縁膜に対して酸素イオンによるプラズマ処理を60秒以
上行い、その後、有機溶剤による洗浄処理と加熱処理を
行う。あるいは、基板上に形成された配線パターン上
に、CVD法によって形成される絶縁膜とSi−H結合
を含む無機系塗布型絶縁膜をこの順に積層し、これら絶
縁膜にビア・ホールを形成した後、150℃以上の温度
で加熱処理を行う。したがって、ビア・ホールの埋め込
み不良が防止され、良好な動作を示す半導体装置を製造
することが可能である。
【図1】本発明の製造方法で製造される半導体装置の一
例を示す要部概略断面図である。
例を示す要部概略断面図である。
【図2】真空下でガラス化した無機SOG膜について、
酸素イオンによるプラズマ処理を行わなかった場合の水
分の放出特性を示す特性図である。
酸素イオンによるプラズマ処理を行わなかった場合の水
分の放出特性を示す特性図である。
【図3】真空下でガラス化した無機SOG膜について、
酸素イオンによるプラズマ処理を40秒行った場合の水
分の放出特性を示すものであり、(a)は有機溶剤によ
る洗浄処理を行わなかった場合の特性図、(b)は有機
溶剤による洗浄処理を行った場合の特性図である。
酸素イオンによるプラズマ処理を40秒行った場合の水
分の放出特性を示すものであり、(a)は有機溶剤によ
る洗浄処理を行わなかった場合の特性図、(b)は有機
溶剤による洗浄処理を行った場合の特性図である。
【図4】真空下でガラス化した無機SOG膜について、
酸素イオンによるプラズマ処理を60秒行った場合の水
分の放出特性を示すものであり、(a)は有機溶剤によ
る洗浄処理を行わなかった場合の特性図、(b)は有機
溶剤による洗浄処理を行った場合の特性図である。
酸素イオンによるプラズマ処理を60秒行った場合の水
分の放出特性を示すものであり、(a)は有機溶剤によ
る洗浄処理を行わなかった場合の特性図、(b)は有機
溶剤による洗浄処理を行った場合の特性図である。
【図5】真空下でガラス化した無機SOG膜について、
ダウンフロー処理を行った場合の水分の放出特性を示す
ものであり、(a)は有機溶剤による洗浄処理を行わな
かった場合の特性図、(b)は有機溶剤による洗浄処理
を行った場合の特性図である。
ダウンフロー処理を行った場合の水分の放出特性を示す
ものであり、(a)は有機溶剤による洗浄処理を行わな
かった場合の特性図、(b)は有機溶剤による洗浄処理
を行った場合の特性図である。
【図6】図2〜図5に示す特性図のピーク面積をまとめ
て示す特性図である。
て示す特性図である。
【図7】窒素雰囲気下でガラス化した無機SOG膜につ
いて、酸素イオンによるプラズマ処理を行わなかった場
合の水分の放出特性を示す特性図である。
いて、酸素イオンによるプラズマ処理を行わなかった場
合の水分の放出特性を示す特性図である。
【図8】窒素雰囲気下でガラス化した無機SOG膜につ
いて、酸素イオンによるプラズマ処理を40秒行った場
合の水分の放出特性を示すものであり、(a)は有機溶
剤による洗浄処理を行わなかった場合の特性図、(b)
は有機溶剤による洗浄処理を行った場合の特性図であ
る。
いて、酸素イオンによるプラズマ処理を40秒行った場
合の水分の放出特性を示すものであり、(a)は有機溶
剤による洗浄処理を行わなかった場合の特性図、(b)
は有機溶剤による洗浄処理を行った場合の特性図であ
る。
【図9】窒素雰囲気下でガラス化した無機SOG膜につ
いて、酸素イオンによるプラズマ処理を60秒行った場
合の水分の放出特性を示すものであり、(a)は有機溶
剤による洗浄処理を行わなかった場合の特性図、(b)
は有機溶剤による洗浄処理を行った場合の特性図であ
る。
いて、酸素イオンによるプラズマ処理を60秒行った場
合の水分の放出特性を示すものであり、(a)は有機溶
剤による洗浄処理を行わなかった場合の特性図、(b)
は有機溶剤による洗浄処理を行った場合の特性図であ
る。
【図10】窒素雰囲気下でガラス化した無機SOG膜に
ついて、ダウンフロー処理を行った場合の水分の放出特
性を示すものであり、(a)は有機溶剤による洗浄処理
を行わなかった場合の特性図、(b)は有機溶剤による
洗浄処理を行った場合の特性図である。
ついて、ダウンフロー処理を行った場合の水分の放出特
性を示すものであり、(a)は有機溶剤による洗浄処理
を行わなかった場合の特性図、(b)は有機溶剤による
洗浄処理を行った場合の特性図である。
【図11】図7〜図11に示す特性図のピーク面積をま
とめて示す特性図である。
とめて示す特性図である。
【図12】本発明の製造方法によって製造される半導体
装置の他の例を示す要部概略断面図である。
装置の他の例を示す要部概略断面図である。
【図13】ビア・ホールにボイドが発生した様子を示す
要部概略断面図である。
要部概略断面図である。
【符号の説明】 1,21 半導体基板、2,22 第1の層間絶縁膜、
3,23 ビア・ホール、4,24 第2の層間絶縁
膜、5,25 第2の配線層、6,28 コンタクトホ
ール
3,23 ビア・ホール、4,24 第2の層間絶縁
膜、5,25 第2の配線層、6,28 コンタクトホ
ール
Claims (4)
- 【請求項1】 基板上に形成された配線パターン上に、
CVD法によって形成される絶縁膜、Si−H結合を含
む無機系塗布型絶縁膜、CVD法によって形成される絶
縁膜をこの順に積層し、これら絶縁膜にレジストをマス
クとしてビア・ホールを形成した後、有機溶剤による洗
浄処理によってレジストを除去するに際して、 有機溶剤による洗浄処理の前に、少なくとも上記ビア・
ホールに露出している絶縁膜に対して酸素イオンによる
プラズマ処理を60秒以上行い、その後、有機溶剤によ
る洗浄処理と加熱処理を行うことを特徴とする半導体装
置の製造方法。 - 【請求項2】 塗布型絶縁膜の焼成を、真空雰囲気下あ
るいは窒素含有雰囲気下で行うことを特徴とする請求項
1記載の半導体装置の製造方法。 - 【請求項3】 加熱処理の温度を、350℃以上とする
ことを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項4】 基板上に形成された配線パターン上に、
CVD法によって形成される絶縁膜とSi−H結合を含
む無機系塗布型絶縁膜をこの順に積層し、これら絶縁膜
にビア・ホールを形成した後、150℃以上の温度で加
熱処理を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1690997A JPH10214892A (ja) | 1997-01-30 | 1997-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1690997A JPH10214892A (ja) | 1997-01-30 | 1997-01-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214892A true JPH10214892A (ja) | 1998-08-11 |
Family
ID=11929274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1690997A Withdrawn JPH10214892A (ja) | 1997-01-30 | 1997-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214892A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2329069A (en) * | 1997-09-02 | 1999-03-10 | Nec Corp | Interconnections for semiconductor devices |
| US6765294B1 (en) | 1999-01-22 | 2004-07-20 | Nec Electronics Corporation | Semiconductor device including dual-damascene structure and method for manufacturing the same |
| US6824699B2 (en) | 1999-02-26 | 2004-11-30 | Trikon Holdings Ltd. | Method of treating an insulting layer |
| JP2017018941A (ja) * | 2015-04-08 | 2017-01-26 | ズス・マイクロテック・リソグラフィ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングSuss MicroTec Lithography GmbH | 基材のコーティング方法 |
-
1997
- 1997-01-30 JP JP1690997A patent/JPH10214892A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2329069A (en) * | 1997-09-02 | 1999-03-10 | Nec Corp | Interconnections for semiconductor devices |
| US6133137A (en) * | 1997-09-02 | 2000-10-17 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| GB2329069B (en) * | 1997-09-02 | 2002-02-13 | Nec Corp | Semiconductor device and method of manufacture |
| US6765294B1 (en) | 1999-01-22 | 2004-07-20 | Nec Electronics Corporation | Semiconductor device including dual-damascene structure and method for manufacturing the same |
| US6824699B2 (en) | 1999-02-26 | 2004-11-30 | Trikon Holdings Ltd. | Method of treating an insulting layer |
| JP2017018941A (ja) * | 2015-04-08 | 2017-01-26 | ズス・マイクロテック・リソグラフィ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングSuss MicroTec Lithography GmbH | 基材のコーティング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1134604A (zh) | 半导体装置的制造方法 | |
| US5616519A (en) | Non-etch back SOG process for hot aluminum metallizations | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| KR100195246B1 (ko) | Sog를 이용한 반도체장치에서의 콘택홀 제조방법 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| JP2928409B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| CN100431133C (zh) | 半导体器件的制造方法和利用这种方法获得的半导体器件 | |
| KR100497206B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR100226250B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2003218116A (ja) | 半導体装置及びその製造方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JP2000031278A (ja) | 半導体装置の製造方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JPH0677332A (ja) | 半導体装置の製造方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH0337857B2 (ja) | ||
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JPH04255227A (ja) | 半導体装置製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |