JPS6242537A - スピンオンしたゲルマニウムガラス - Google Patents

スピンオンしたゲルマニウムガラス

Info

Publication number
JPS6242537A
JPS6242537A JP61144019A JP14401986A JPS6242537A JP S6242537 A JPS6242537 A JP S6242537A JP 61144019 A JP61144019 A JP 61144019A JP 14401986 A JP14401986 A JP 14401986A JP S6242537 A JPS6242537 A JP S6242537A
Authority
JP
Japan
Prior art keywords
layer
glass
solution
binary
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61144019A
Other languages
English (en)
Other versions
JPH07120650B2 (ja
Inventor
ウィリアム アイ.レーラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JPS6242537A publication Critical patent/JPS6242537A/ja
Publication of JPH07120650B2 publication Critical patent/JPH07120650B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6342Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662Laminate layers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/092Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48Insulating materials thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/692Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/692Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Glass Melting And Manufacturing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、より小さな寸法へデバイスをスケールダウン
即ち縮小させ且つダイ上の種々のデバイスを互いに結合
するメタル及びポリシリコン相互接続パターンの複雑性
を増加させるのに適合する半導体プロセスの分野に関す
るものである。更に詳細には、本発明は、ポリシリコン
と何等かのタイプのメタル相互接続層の間にゲルマニウ
ムガラス(即ち、ger+5anosilicate 
glass:ジャーマノシリケートガラス)の平坦化さ
せた層を形成する方法に関するものである。
半導体装置の製造における主要な問題の1つは、ダイの
寸法を増加させること無しにデバイスを一層複雑にさせ
ることである。ダイ寸法を増加させると1歩留まりが減
少され且つコストが高騰する。
然し乍ら、集積回路ダイ上で複雑性を増加させることは
、信子ものトランジスタを非常に複雑な回路パターンに
相互接続させることを必要とする。
その結果得られる相互接続パターンは非常に複雑であり
且つ多くの交差する導体を発生する。然し乍ら、集積回
路の製造において、導体は通常ホトリソグラフィプロセ
スによってポリシリコン、又はアルミニウム、チタン、
タングステンの如き金属で構成される。この場合、2次
元平面上に光パターンを投影させて、公知の成るエッチ
ングステツブを行った後に、該導体に2次元パターンを
形成する。2つの導体が互いに交差する全ての個所にお
いて回路接続を形成するとが所望される場合には問題な
い。然し乍ら、互いに交差する2つの導体が互いに電気
的に接触するべきではない場合には、2つの導体が互い
に電気的接触をすること無しに、クロスオーバー又はク
ロスアンダ−を形成することは問題である。デバイスの
複雑性が増加するに従いこれらの問題もその数が増加す
る。
この問題を緩和する方法の1つは、第1導体層の上に導
体の第2層を付加し、且つこれらの2つの層を絶縁層で
分離させることである。この導体層を付加するプロセス
は必要に応じて何回でも繰り返すことが可能である。
然し乍ら、絶縁物質からなるこれらの中間層は効果的で
ある為には平坦で且つ高密度でなければならない。該絶
縁層は高密度、即ちピンホールや亀裂が無い、であって
、層間にショートや、上方に付着された層が該絶縁層内
の亀裂内に充填されなかった為に該上方の層内に形成す
る開回路を防止するものでなければならない。該絶縁層
は平坦で、良好なホトリソグラフィー特性を持つもので
なければならない。主要な問題は、非平坦な表面上に非
常に微細で且つ密接した間隔の光パターンを投影してホ
トリソグラフィーを使用して爾後の層を形成する場合に
発生する。この様な問題は、被写界深度困難性及びその
他の公知の問題を包含している。
更に、使用する絶縁層は、後の高温処理ステップの間に
絶縁層から出てその周りの構成体の部分に侵入すること
のある燐の如きドーパントが比較的存在しないものとす
べきである。
更に、これらの中間絶縁層は、下側に存在する層の熱膨
張係数と実質的に整合する熱膨張係数を持つものでなけ
ればならない。このことは、後の高温処理ステップ又は
デバイスの使用中における熱サイクルの期間中に本構成
体内の異なった層における不均一な熱膨張によって該絶
縁層に亀裂が発生されることを防止する。
今日の多くの集積化したデバイス即ち装置は、第1導電
層としてドープしたポリシリコンを使用している。従来
のリンドープした二酸化シリコン又は単純な二酸化シリ
コン又はゲルマニウムガラス(ジャーマノシリケートガ
ラス)は、化学蒸着(CVD) 又は低温化学蒸着(L
PC:VD)によってこのポリシリコン上に付着されて
いる。これは高価で且つ時間のかかるプロセスであり、
より一層能率的なカセット毎の操作においては通常行わ
れない、更に、CVDプロセスにおいて使用される多く
のガスは有毒であるか、可燃性であるか。
又は腐食性であるか、又はそれら全てであることがある
更に、多くのCVDプロセスは、多くの反応条件におい
て、とがった角部において向上された付着特性を表す。
例えば、第1図は基板12上のエツチングしたポリシリ
コン段差部10を示している。二酸化シリコン膜14が
CvDによって付着されている。想像線で示した。1!
15はスピンオン(spin−on)させたガラスの表
面を表しており、且つ絶縁性物質を付着させる2つの異
なったプロセスから得られる平坦化における差異を例示
している。CVDプロセスの場合、ポリシリコン段差部
10のとがった点16及び18は、これらの領域におい
て増加した化学的反応を発生させ、その結果角部16及
び18近傍で膜14に膨出部20及び22が形成されて
いる。これらの膨出部の直下には、微少亀裂24及び2
6が形成されることがある。これらの亀裂は完全にメタ
ル即ち金属で被覆させることは極端に困難であり、且つ
開回路となることがある。この膨出部形成プロセスは多
くの条件下においてCVDプロセスに本質的なものであ
る。更に、これは爾後にホトリソグラフィが行われるべ
き非平坦な表面を形成する。非平坦表面は、爾後の層上
に密接な間隔の導体又はその他の特徴部の像をホトレジ
ストに画定させる為に光投影することを困難にするか又
は不可能とさせる。
更に、マイクロクラック即ち微少亀裂を持った酸化物層
14の上表面によって提供される如き非平坦表面は、高
品質、即ち連続的であるべき導体内に開回路を形成する
ことのあるメタル膜に亀裂や割れ目や裂は目のない、の
メタルからなる一様な膜を付着させることを極端に困難
とする。
対照的に、スピンオンさせたガラスの上表面14の幾何
学的形状は比較的滑らかであることに注意すべきである
。この緩やかに湾曲する表面は、高品質の金属膜を付着
させることを簡単化させ、それから連続的であるべき配
線に開回路が形成される恐れ無しに相互接続配線を形成
することが可能である。同様に、別のスピンオンさせた
ガラス層を付加させた場合には、その結果得られる表面
は平坦であるか又は略平坦であって、非常に微細で密接
な間隔の特徴部を形成するホトリングラフイーを可能と
している。
CVDプロセスは又高温プロセスであって、通常、二酸
化シリコン膜を形成する為の典型的な反応温度は、該膜
を形成する為に使用されるガス及び化学反応に応じて4
00乃至9oo℃の範囲である。この様な高温は、これ
らのプロセスを温度によって影響され易い幾つかの構成
体に対して使用することを除外させている。更に、これ
らの高付着温度は、以前には集積回路の他の個所にある
ドーパントを横方向又はその他の不所望の拡散をさせる
ことがある。このことは、以前に形成されたトランジス
タ内におけるベース幅又はチャンネル長さを変化させる
如き不所望の効果を発生させることがある。
最後に、膜被覆の一様性及び段差及び溝の角部から除去
した領域における平坦性は通常CVDプロセスにおいて
は一貫していない。
二酸化シリコンのコーティング上にスピンオンさせる為
にスピン方法を使用することによってCVDプロセスを
回避することが可能であることが知られている。これら
の方法において、テトラエトキシゲルマン(以後、TE
OSとも略称する)の修正アルコール溶液をシリコンウ
ェハ」二にスピン付着させ、適宜加熱させることが可能
であって、ガラス状の二酸化シリコン膜が形成される。
これは、CvD及びLPGVDプロセスの欠点の幾つか
をを除去しているが、主要な欠点を残している。
この技術の主要な問題は、約3,000人の厚さの範囲
を越えると、膜は亀裂を発生する様にあるということで
ある。これらの亀裂は歩留まりを減少させ且つデバイス
を信頼性の無いものとさせるので、全く許容することが
出来ない。。
ウェハ上に付着される膜における応力は、該膜の厚さ及
び熱膨張係数における不整合の程度の関数である。不整
合の程度が高いと、より厚い膜の場合がそうである様に
、より大きな応力が発生される。種々の修正要素を溶液
に添加させることが可能であるが、今日迄、有用な厚さ
の7.000乃至10,000人は未だ達成されていな
い。
従って、平坦で、高品質で、廉価で、高速であり、且つ
より低い温度で付着させることが可能であり、且つ下側
の構成体と熱膨張係数の良好な整合を持った膜とさせる
ドーパントの存在しない絶縁膜を付着形成させる方法に
対する必要性が台頭していた。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、新規な絶縁膜の付着
方法及びその結果得られる半導体構成体を提供すること
を目的とする。
本発明は、酸の添加によってpH制御された溶媒系にお
いてTEOS (テトラエトキシシラン)及びTEOG
 (テトラエトキシゲルマン)の溶液を使用して、低温
度スピンオン技術によってポリシリコン又はその他のタ
イプの金属導電性層の上に絶縁膜を付着させるプロセス
である。TEOS及びT’E OGの10%溶液は何れ
の低級アルコール及びケトン及びこれらの何等かの組合
せにも溶解することが可能である。溶液のp Hは酸の
添加によって調節されて、そのp Hを約1.5乃至2
゜0とさせ、珪酸ゲルマニウムゲルポリマー(germ
anosilicate gel polymer)の
形成を優勢とさせている。該ゲルは正しいpHにおいて
溶媒溶液中において形成され、且つウェハ上に該溶液を
スピンさせる間にゲルコーティングとして見える様にな
り、次いで該ゲルコーティングを熱処理して所望の酸化
物又は混合酸化物膜を形成させることが可能である。
次いで、所望の構成が既に形成されているウエハ上に該
溶液をスピン付着させる。最小で30秒間のスピン動作
の後、該溶液はウェハ上に均一に拡がり、該ウェハのト
ポロジー即ち地形的構造を滑らかとし且つ平坦化させる
。第1のコーティングはとがったエツジを滑らかとさせ
、一方爾後のコーティングはより平坦な表面を形成させ
る。平坦性の程度はより多くのコーティングを使用する
ことによって制御することが可能である。
その後に、単−又は二重のベークステップを行って、該
溶媒をドライブアウト即ち駆除させ、且つ該ゲルから酸
化物を形成する。
好適実施例においては、第1段のベークを約135℃で
5乃至10分の間行って、殆どの溶媒を駆除させる。そ
の後に、第2段のベークを400乃至1,000℃の範
囲内の温度で行って酸化膜を形成すると共に高密度化さ
せる。
その結果形成される膜は非常に平坦で、燐の存在しない
二元ガラスであって、45乃至50モル%の二酸化ゲル
マニウムと残部が二酸化シリコンとで構成されている。
この膜は一様な厚さで、殆どピンホールが無く、且つそ
の熱膨張係数はポリシリコンのものと非常に密接に整合
している。溶液中にTEOGが存在するので、二元ゲル
マ、ニウムガラスが形成される。シリカ母材中に二酸化
ゲルマニウムが存在するので、熱膨張係数を、ガラス組
成が公称的に50−50モル%の二酸化ゲルマニウムー
二酸化シリコンである場合に、下側に存在するポリシリ
コン又はエピタキシャルシリコンのものと有用に整合す
る様に上昇させている。
その結果は、2ミクロンのオーダの非常に厚い膜を亀裂
を発生させること無しに、ポリシリコン及びエピタキシ
ャルシリコン上に製造させることを可能とさせている。
これらの厚い膜は、爾後の製造においての像を投影する
平坦化させた絶縁層を形成するのに非常に重要である。
この平坦化は、現在の寸法の技術をVLSI装置製造の
為のサブミクロン乃至1ミクロンの範囲へスケールダウ
ン即ち縮小させる上で非常に重要である。
以下、添付の図面を参考に1本発明の具体的実施の態様
に付いて詳細に説明する。
好適実施例においては、TEOSと、TEOGと、低級
アルコール又はケトンの如き溶媒と、適合性のある硝酸
又は塩酸の如き無機酸及び有機酸と、からなる溶液を用
意する。該溶液の組成は以下の如くである。
中2.53−2.76グラムのテトラエトキシゲルマン
(TEOG) 申2.47−2.24グラムのテトラエトキシシラン(
TEOS)即ちSi (OC2)Is )4*45グラ
ムの低級アルコール又はケトン等の溶媒 $0.03グラムの適合性のある)INO,の如き無機
酸又は有機酸 2.53グラムのTEOGと2.47グラムのTEOS
が使用される場合、結果的に得られる二元ガラスは45
モル%の二酸化ゲルマニウムと55モル%の二酸化シリ
コンである。2.76グラムのTEOGと2.24グラ
ムのTEOSとを使用する場合、結果的に得られる二元
ガラスは50−50モル%の二酸化ゲルマニウムー二酸
化シリコンである。勿論、その他の溶液の場合には、異
なった二元ガラス組成を発生する。好適な組成は、2.
76グラムのTEoGと、2.23グラムノTEOSで
、その他の全ての成分は同一である。
使用される溶媒は本発明にとって臨界的ではなく、TE
OS及びTEOGを溶解し且つスピン操作及び焼成プロ
セスと適合性のある任意の溶媒を使用することが可能で
ある。使用可能なタイプのアルコールの例は、エチル、
メチル、ブチル、プロピルである。使用可能なケトンの
例は、MEK及びアセトンである。重要なファクタは、
結果として得られる二元ガラスの目標とするモル%組成
とその膜厚である。結果として得られる二元ガラスのモ
ル%及び組成は、元の溶液中に存在していたTEOSと
TEOGの相対的な量に依存する。
溶液中に入らない成分は何れも最終的な組成の中には存
在しないので、選択される溶媒は、各成分の選択された
量が完全に溶解する様なTEOS及びTEOGの溶解性
とすべきである。溶解性がその様なものでないと、結果
として得られる二元ガラスはその為に意図したモル%組
成を持つものではなくなる。
更に、膜厚は溶液の粘度とスピン速度とに依存する。上
述した溶液の成る与えられた粘度に対してのスピン速度
と膜厚との関係を第2図に示しである。注意すべきこと
であるが、この曲線は1゜%TEOSとTEOG溶液を
前提としている。従って、その溶媒は、合成溶液が10
%である様なものでなければならず、それは、上述した
範囲からTE01とTEOGの選択した量が該溶媒中に
おいて完全に溶解され重量で溶液の10%がTE○Sと
TEOGである様なものである場合にのみ成立する。
一般的には、低級アルコール及び低級ケトン及びこれら
2つの紹合せのいずれも上述した条件を満足する。更に
、機能的均等物として、その他の極性溶媒もこれらの条
件を満足することが可能である。好適な溶媒は無水エチ
ルアルコールであるが、その他の溶媒はより廉価である
使用する特定の酸は、それが本溶液のその他の成分と適
合性がある限り、本発明にとって臨界的ではない。一般
的に、弗化水素酸を除いて、任意の無機酸を使用するこ
とが可能である。明らかに。
燐酸又は硼酸の如き酸を添加することは、ガラスにこれ
らのドーパント、P又はB、を添加し、それは適用に応
じて所望とされる場合もあればされない場合もある。溶
液のpHを1.5と2.0との間にさせる為に十分な量
の酸を添加せねばならない。
この溶液はウェハ導体構成体又はその他の構成体で、要
素から又はその上に形成すべきその他の層から絶縁すべ
きである構成体上にスピン塗布させる。このスピンオン
プロセスにおいて形成すべき層の厚さは、適用場面に依
存して適宜選択すれば良い1層厚は、該層が付着される
スピン速度を制御することによって任意の与えられた溶
液固体含有量及び粘度に対して制御することが可能であ
る。第2図は、10%溶液に対してのスピン速度と合成
層厚との間の関係を図示している。
第3図は、本絶縁膜を適用することの可能な典型的な回
路構成体を図示している。第3図は、M○Sトランジス
タを示しており、ポリシリコンのソースコンタクト26
と、ドレインコンタクト30と、ゲートコンタクト28
とを有している。本発明が使用される典型的な状態は、
コンタクト26.28.30が一部であるポリシリコン
コンタクト層の上方に別の相互接続層を付加する場合で
ある。これを行う為に、第1層相互接続ポリシリコンの
上に絶縁物質からなる層を形成せねばならない。このこ
とは、以下の如く本発明を使用して達成される。
ポリシリコン相互接続の第1層上に形成された絶縁層上
に付着させた金属又はポリシリコンの層に相互接続パタ
ーンをエツチング形成することによって相互接続構成の
第2層をホトリソグラフィによって、形成せねばならな
い、このホトリソグラフィプロセスを適切に行う為に、
該第1層ポリシリコンの上の絶縁層の上部に平坦である
か又はゆっくりと湾曲する表面を形成せねばならない。
このことを行う為に、非常に厚い絶縁層を形成するか又
は幾層かの絶縁層を形成して、例えばポリシリコンコン
タクト26,28.30の上部角部における如くとがっ
た段差部を滑らかとさせねばならない。第1図の説明に
関して理解された如く、CVD酸化物が付着される場合
、膨出部22及び20がポリシリコンコンタクト26,
28.30の各々の角部に多くの反応条件の下で発生す
る。
更に悪い場合には、第1図における亀裂24及び26の
如き亀裂がCVD絶縁性酸化物層27とポリシリコンコ
ンタクト26,28.30との交差部において形成され
ることがある。これらの亀裂は、上側に存在するメタル
層がCVDa化物層の上部上に付着される場合には、そ
れを充填させることを非常に困難である。これらの亀裂
は、全く、メタルからなる第2層のメタルカバレッジ即
ち被覆において切断を発生する可能性が高い。従って、
2つの相互接続層間の中間絶縁層としては、CVD酸化
物は非常に良好なものであるとはいいがたい。
本発明は、CVD付着の必要性を除去することによって
、この亀裂及び膨出部の問題を解消している。このこと
は、溶液を付着させるスピンオン(spin−on)プ
ロセスを使用することによって行われ、該溶液は最初に
ゲルポリマーとされ、且つ後に二元ガラスとされる。相
互接続構成を持った第1層内にポリシリコンコンタクト
26.28.30を使用すると共にメタル導体42及び
44の第2相互接続層を使用するトランジスタの最終的
な構成を第3図に示しである。第3図において、相互接
続構成を持った2つの層は、二元ゲルマニウムガラスか
らなる2つの別々にスピンオンさせた層36及び38か
ら構成されているスピンオンさせた二元ガラスの平坦化
層によって分離されている。このスピンオンプロセスの
ステップに付いて第4図を参照して説明する。
第4図(A)を参照すると、最初のステップは上述した
溶液を準備することである。次いで、第3図のトランジ
スタ構成又は被覆されるべき何等かのその他の構成を持
ったウェハを、従来ホトレジストをスピンオンさせる為
に使用されている如く、スピン装置内に載置させる。上
述した二元ゲルマニウムガラス形成溶液をスピンオンさ
せる前に、既知のプロセスを使用して第3図のトランジ
スタ構成体を形成する。スピニング装置は、ホトレジス
ト膜を付着させる為に何年も使用されているので当業界
においては公知のものである。ホトレジストに対しての
スピニングプロセスも公知であり、David Ell
iot著の「集積回路製造技術(Integrated
 C1rcuit Fabrication Tech
nology)J、1982年、マグロ−ヒル出版社、
米国国会図書館番号TK7874.E49、l5BN 
0−07−019238−3、の第6章に詳細に記載さ
れている。
次いで、所定の量のこの溶液をウェハの中心に配置させ
、且つ第4図(B)に示した如く、ウェハの端部へ流出
させる。次いで、該ウェハを、第4図(C)に示した如
く、所望の膜厚を得るのに必要な速度でスピン即ち回転
させる。止揚のElliat著の本の128頁に示され
る如く、膜厚は該溶液の固体含有量の二乗に比例し且つ
スピンrpm即ち回転速度の平方根に逆比例する。然し
乍ら、その式はホトレジストに対するものであって、そ
の関係は大略あてはまるが、本発明において使用される
二元ガラス形成用の溶液は多少異なっている。スピン速
度と結果として得られる膜厚との間の実際の関係は第2
図の曲線で与えられる。好適実施例において、所望の膜
厚は1,400人と1゜000人との間であって、それ
は、第2図を参照すると、2,000rpmと4,00
0rpmのスピン速度に換算される。スピン速度は非常
に精密に制御することが可能であるから、膜厚も同様に
精密に制御することが可能である。第2図の曲線は10
%のTE01及びTEOG溶液を前提としていることに
注意すべきである。
ここにおいて、膜厚に対して幾つかのオプションが存在
する。下側に存在する相互接続層がポリシリコンである
場合、形成される二元ガラスの熱膨張係数は該ポリシリ
コンのものと非常に密接に整合している。このことは、
膜内の応力が低く且つ亀裂が発生することが無いか又は
殆ど無いので、二元ガラスの非常に厚い膜又は幾つかの
薄い膜をスピンオンさせることを可能としている。
膜内の応力は膜厚に関係しており、就中、熱膨張係数の
相対的整合性及び付着温度に関係している。膜応力のよ
り詳細な説明は、S、 M、 Sze著のrVLSI技
術(VLSI Technology)J、 1983
年、マグロ−ヒル出版社、米国国会図書館番号TK78
74.V566、l5BN 0−07−062686−
3、に記載されている。
然し乍ら、下側に存在する第1Mの相互接続物質がメタ
ル即ち金属の場合、熱膨張係数の整合は、例えばアルミ
ニウムの如き成るメタルに対しては本二元ガラスは非常
に良好であるものとはならない。この様な場合、非常に
薄い膜として亀裂の発生を回避せねばならない。然し乍
ら、タングステンの如き成るメタルの場合にはゲルマニ
ウム二元ガラスとより密接な整合性のある熱膨張係数を
持っており、これらのメタルの上に、より低い亀裂発生
の可能性をもってより厚い膜を付着させることが可能で
ある。本発明の主要な有用性としては、ポリシリコン導
電層上への二元ガラスのスピンオンによる付着である。
この場合、膜厚は、従来可能であった膜と比較して非常
に大きなものとすることが可能であり、亀裂が発生する
ことはない。
然し乍ら、別法として、下側に存在するポリシリコンの
上にスピンオンさせる二元ガラスの幾つかの層を使用す
ることが可能である。これは第3図に図示した状態であ
り、その場合、二元ガラスからなる第1のスピンオンさ
せた層36を使用して、下側に存在するポリシリコン段
差部のとがったエツジを滑らかにさせている。次いで、
二元ガラスの第2のスピンオンさせた層38を該第1層
の上に使用して、層36及び38から構成される絶縁層
を平坦化させて平坦な表面4oを形成させている。この
平坦な表面は、その上にホトリソグラフィ操作を行って
該第2層相互接続構成を形成する為の理想的な「スクリ
ーン」を作っている。
メタル導体42及び44はこの第2相互接続層の一部を
形成しているが、第3又は第4の相互接続層を使用する
場合には、これらの導体もポリシリコンとすることが可
能である。
このスピンオンプロセスは、CVD酸化物層の上表面と
比較して、第1図の表面15で示される如く、付着され
た膜に多大の平坦性を与える。この平坦性は、遠心力が
過剰の溶液を引き出し且つ該溶液をウェハ表面に渡って
均一に分布させる傾向があることに起因している。表面
に何等がのリップルが形成されんとしても、そこには表
面張力、遠心力、表面への付着力等があり、これらの力
がリップルを滑らかとさせる傾向とさせ、その際に滑ら
かな表面を形成する。
2つの相互接続層の間に二元ガラス絶縁層を形成するプ
ロセスにおける最終的なステップは、該溶液をベークし
て溶媒をドライブオフ即ち駆除させ、且つ二元ガラスの
酸化物を形成することである。好適実施例においては、
第4図(D)に図示したベークステップは2つの段階で
行われる。第1段階は、溶媒を駆除する為の約135℃
で5−10分の低温度ベークである。このベークの目的
は、溶液から溶媒が除去された後に残存、するゲル状ポ
リマーを形成することである。そこで行われる化学反応
は明らかでは無いが、何等かの形態のポリマーが形成さ
れることが分かっている。第2段階ベークは、好適には
、450℃と500℃との間で15−30分の同行われ
る。このベークの目的は、該ポリマーゲルを二酸化ゲル
マニウムと二酸化シリコンに変換させることである。こ
れより高いか又は低い温度を使用することが可能である
が、そのことは行われるべき反応の時間を変化させる。
より高い温度はより高密度の二元ガラスを生成させ、即
ちガラスの詰り具合が改良され、より大きな構造的一体
性を与えると共にその下側への構造物への不純物の不所
望な拡散に対してより大きな抵抗を与えている。密度が
高くなると、該二元ガラスのエツチング速度も変化させ
る。基本的に、該二元ガラス層の下側の構成に損傷を与
えることのない何れの温度も使用することが可能である
。該二元ガラスに対しての高温高密度化ステップの期間
中に不所望な態様で寸法を変化させることのあるイオン
注入領域又はその他の不純物をドープした領域が存在し
ない限り、より高い温度であることが通常より好適であ
る。
然し乍ら、本構成体における平坦性は全てスピンオンプ
ロセスのみによって得られるものであるから、本二元ガ
ラス構成をリフロー即ち再流動によって平坦化させる為
の高温度は必要ではない。
このことが、本二元ガラスにおいては燐ドーパントを使
用しないことの理由である。従来のCVD付着させたP
ガラスにおいては、燐ドーパントを使用してその溶解温
度を十分に低下させ、該ガラスを溶融させてリフローさ
せて表面を滑らかとさせ、ホトリソグラフィを容易とさ
せると共にメタリゼーション特性を改善させている。し
かし、燐ドーパントが存在すると、公知のその他の処理
上の問題を発生させる。本発明ではそれを除去している
ということは著しい利点である。
次のステップは、本ベークステップによって形成され平
坦化された二元ガラスに貫通孔をエツチング形成するこ
とである。このステップは第4図(E)に示しである。
このエッチステップは任意の従来のエッチプロセスで行
うことが可能であり、45−50%の二酸化ゲルマニウ
ムとその残りの二酸化シリコンとで構成される二元ガラ
スを実行的にエツチングする。この様なプロセスは公知
であり、本明細書に揚起した文献に記載されている。
第3図における表面40の平坦性の利点は、非平坦表面
上に投影する場合に通常遭遇する被写界深度の問題から
影響を受けることなしに、その上にホトリソグラフィを
正確に実施することが可能であるということである。こ
の様な問題は公知であり且つマスクから与えられた距離
に対して合焦される像から派生する。像が投影されてい
る表面の全ての部分がレンズから等距離にないと、レン
ズにより近いか又はより遠い表面部分に投影される像の
部分は多少焦点からずれることとなる。この問題は、投
影される像の鮮明度をくずし且つ得られることの可能な
幾何学的寸法の制御の精度及び容易に得ることの可能な
特徴部間の間隔の制御の精度を制限する。ホトレジスト
をその上に付着する第3図における表面40の如き平坦
な表面を形成することは、該ホトレジストに平坦な表面
を持たせることとなり、その上に所望の貫通孔の非常に
鮮明な像を合焦させることを可能とする。これらの貫通
孔像の間隔は、平坦な場合においては設計基準をより厳
しく出来るので、非平坦な場合におけるよりもより密接
させることが可能である。
被写界深度の問題の恐れ無しに、設計基準を厳しくさせ
ることが可能である。これらの問題は特徴部寸法の画定
が明確でないことから発生し、それはオーバーラツプす
べきではない特徴部をオーバーラツプさせることがある
第4図(F)に示した如く、次のステップは。
それから第2相互接続層を形成する為の物質からなる層
を付着させることである。2つの相互接続層のみを形成
する多くの実施例において、第2層の相互接続パターン
はアルミニウムの如きメタルから形成される。2つを越
えた数の相互接続層が形成される実施例の場合、第2層
の相互接続物質は、好適には、ポリシリコンである。何
故ならば、その熱膨張係数は、第2層ポリシリコンを第
3層の相互接続物質から絶縁させる為にその上に配置さ
せる二元ガラスとより良好な整合性があるからである。
第2層相互接続を形成する為の基本的なプロセスは、最
初に、メタル又はドープしたポリシリコン等の相互接続
物質の層を付着させることである。
これらの層を付着させるプロセスは公知であり且つ前掲
したSze著のrVLsI技術(VLSI Techn
ology)Jの第9章及びElliottの本に記載
されている。良好な導体一体性及び信頼性を与える導電
性物質からなるこの層を付着させる任意のプロセスで本
発明の実施上十分である。即ち、その方法が付着したメ
タル層に対しての適宜の品質基準を満足するならば、物
理的蒸着、抵抗加熱蒸発、電子ビーム蒸発、rf誘導加
熱蒸発、スパッタ付着、マグネトロンスパッタ付着、又
はCVD等の任意のメタル付着方法を使用することが可
能である。
メタル層を付着させた後に、ホトレジスト層を該メタル
層上に付着させ且つ所望のメタル相互接続パターンの像
を有するマスクを介しての照射に露呈させる。すると、
該ホトレジストの成る区域がクロスリンク即ち架橋結合
して硬化する。次いで、クロスリングしなかったレジス
トを溶媒で洗い流して、エッチシールドとして機能する
硬化されたレジストパターンをメタルの表面上に残存さ
せる。次いで、所望のメタル相互接続パターンを適宜の
公知のエッチプロセスを使用してメタル層からエツチン
グ形成する。これにより、第3図に示した如き構成体と
させる。
本スピンオンプロセスは、良好な膜特性を持った絶縁膜
を発生させる。これらの特性の1つは。
ウェハの厚さの上の膜の厚さの一様性である。即ち、第
3図を参照すると、ウェハ表面上の層36及び38の厚
さの変動は、膜形成の間にどの様な速度でウェハを回転
させたかということに拘らず、ウェハ表面上の任意の点
からウェハ表面の任意の他の点で5%未満である。勿論
、ウェハ表面上の構成が著しく突出する幾何学的形状を
持っている場合、スピンオンさせたガラスはその最上点
を被覆することがない場合もあり、又この様な通常でな
い物体の点では膜厚はゼロであるが又は非常に小さい。
このことが、この通常でない場合に対しての不正確さと
して上述した数値の最大5%の逸れを発生させる場合が
ある。
第5図は、膜を付着させたスピン速度の関数としての実
験的に決定した%での膜厚の逸れを示している。膜厚は
、第3図における付着させた絶縁領域33の上表面の如
き谷間の底部から測定しである。
注意すべきことであるが、膜38及び44は、ポリシリ
コン導体26.28.30の上において、その間の谷間
及びそれらの外側におけるよりも一層薄くなっている。
このことは、スピン過程の力がトポグラフィの突出する
特徴部の上部からゲルを引きずって谷間に引きずり込む
傾向を示すことによって得られる。これは、スピンオン
プロセスでは、何故付着された膜に対して平坦な表面が
得られるかの理由である。
二元ガラス層36及び38の得られる膜特性は、本ガラ
スでは上表面の平坦性が増加されており且つ膜厚の一様
性が増加されているということを除いて、その他の任意
の方法で付着された任意のゲルマニウムガラスのものと
同じである。これらの特性は、付着方法、即ちスピンオ
ンプロセスの関数である。ブレークダウン電圧、誘電率
、屈折率。
応力、エッチ速度、密度等のその他の特性は、CVDや
加熱処理等の同じ態様での任意のその他の方法で付着し
た同じモル%組成のゲルマニウムガラスに対してのもの
と同じである。
密度に関しては、スピンオン後の高密度化べ一り温度が
CVDプロセスにおける高密度化温度と同じ温度であれ
ば、スピンオンさせた二元ガラスはCVDによって付着
させた同様の二元ガラスと同じ密度である。スピンオン
させたガラスの膜平坦性及び一様性は、CVDによって
付着され且つ同じ態様で熱処理された任意のガラスより
も著しく良好である。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第1図はCVD酸化物層及びスピンオンコーティングの
2つの技術で得られる平坦性における相違を示す為にこ
れらの技術で被覆されておりその上にポリシリコン段差
を有する基板の概略断面図、第2図はスピン速度と膜厚
との間の関係を示す特性曲線を示したグラフ図、第3図
はスピンオンさせた二元ゲルマニウムガラスからなる2
つの中間層によって絶縁されているポリシリコンの第1
層相互接続とメタルから形成されている相互接続物質の
第2層を有しており本発明を使用して形成された典型的
な構成を持った構成体の概略断面図、第4図は本発明の
プロセス流れ図、第5図は出発溶液の適用のスピン速度
に対しての本発明を使用して付着させた二元ガラスのス
ピンオンさせた層に対しての層厚の実験的に決定した逸
れをプロットしたグラフ図、である。 (符号の説明) 20.22:膨出部 24.26:亀裂 26.28,30:ポリシリコンコンタクト36.38
ニスピンオン層 40:平坦表面 42.44:メタル導体 特許出願人   フェアチャイルド セミコンダクタ 
コーポレーション 図面の浄書(内容に変更なし) FIG、 1 0G、2 日G、5 手続補正書Cj5幻 昭和61年9月1o日 特許庁長官  黒 1)明 雄 殿 1、事件の表示   昭和61年 特 許 願 第14
4019号2、発明の名称   スピンオンしたゲルマ
ニウムガラス3、補正をする者 事件との関係   特許出願人 4、代理人

Claims (1)

  1. 【特許請求の範囲】 1、集積回路を有するウェハ上に二元ゲルマニウムガラ
    スを形成する方法において、 a)TEOSとTEOGと溶媒と酸とからなる所定の溶
    液を混合し、 b)該溶液の所定量を前記ウェハ上に付着させ、c)過
    剰な溶液が該ウェハから除去され且つ残存する溶液が平
    衡となる迄該ウェハをスピンさせ、d)該溶液が駆除さ
    れ且つ二元ゲルマニウムガラスが形成される迄該ウェハ
    及び残存溶液をベークする、 上記各ステップを有することを特徴とする方法。 2、特許請求の範囲第2項において、該溶液は、2.5
    3乃至2.76グラムのテトラエトキシゲルマンと、2
    .47乃至2.24グラムのテトラエトキシシランと、
    前記2つの成分を溶解する約45グラムの溶媒と、該溶
    液中にゲルを形成させるのに十分な酸とから構成されて
    いることを特徴とする方法。 3、特許請求の範囲第3項において、該溶媒は、エチル
    アルコール、プロピルアルコール、メチルアルコール、
    又はブチルアルコール等の低級アルコールであることを
    特徴とする方法。 4、特許請求の範囲第3項において、該溶媒はMEKの
    如きケトン又はアセトンであることを特徴とする方法。 5、特許請求の範囲第3項において、該溶媒はアルコー
    ルとケトンの組合せであることを特徴とする方法。 6、特許請求の範囲第3項において、該酸はHNO_3
    であることを特徴とする方法。 7、特許請求の範囲第3項において、該酸はHClであ
    ることを特徴とする方法。 8、特許請求の範囲第3項において、該溶液の酸成分は
    0.03グラムのHNO_3であることを特徴とする方
    法。 9、特許請求の範囲第2項において、十分な酸を添加し
    て、該溶液のpHを1.5乃至2.0の範囲内に調節し
    ていることを特徴とする方法。 10、特許請求の範囲第1項において、該ベークステッ
    プは450乃至500℃の範囲内における単一のベーク
    ステップであることを特徴とする方法。 11、特許請求の範囲第2項において、該ベークステッ
    プは2つのベークステップからなっており、即ち、妥当
    な時間内に全ての該溶媒を駆除するのに十分な温度での
    第1ベークステップと、二酸化ゲルマニウムと二酸化シ
    リコンとから構成される二元ガラスを妥当な時間内に形
    成する為の第2ベークステップとを有することを特徴と
    する方法。 12、特許請求の範囲第11項において、前記第1ベー
    クステップは約135℃で5乃至10分の間実施される
    ことを特徴とする方法。 13、特許請求の範囲第11項において、前記第2ベー
    クステップは450乃至500℃で15乃至30分間実
    施することを特徴とする方法。 14、特許請求の範囲第11項において、前記第2ベー
    クステップは450乃至1,000℃で15乃至30分
    の間実施されることを特徴とする方法。 15、特許請求の範囲第1項において、前記ベークステ
    ップは該溶媒を全て駆除し且つ該二元ガラスの酸化物を
    形成するのに十分な時間の間少なくとも400℃でのワ
    ンステップベークであることを特徴とする方法。 16、特許請求の範囲第1項において、前記ベークステ
    ップは、該溶媒を全て駆除する為の第1ベークステップ
    と、該二元ゲルマニウムガラスを形成し且つ高密度化さ
    せる為に600℃と700℃との間においての第2ベー
    クステップとを有することを特徴とする方法。 17、特許請求の範囲第1項において、前記スピンステ
    ップは、該所定の溶液の固体含有量に対してのスピン速
    度と膜厚とに関する関係に従って選択した膜厚を生成す
    べく選択された回転速度で実施されることを特徴とする
    方法。 18、特許請求の範囲第1項において、前記スピンステ
    ップは10%のTEOS/TEOG溶液に対して2,0
    00rpmと4,000rpmとの間で行われることを
    特徴とする方法。 19、特許請求の範囲第1項において、前記二元ガラス
    内に貫通孔をエッチング形成し、導電性物質の層を付着
    させ、前記導電性物質層に導電性相互接続パターンをエ
    ッチング形成することを特徴とする方法。 20、特許請求の範囲第19項において、特許請求の範
    囲第1項に記載したステップを繰り返して特許請求の範
    囲第19項に記載したステップで形成された該第2導電
    性層上に絶縁性二元ゲルマニウムガラスからなる別の層
    を形成し、この二元ゲルマニウムガラスからなる第2層
    に貫通孔をエッチング形成し、導電性物質からなる別の
    層を付着させ、前記付着させた導電性物質に第3の相互
    接続パターンをエッチング形成することを特徴とする方
    法。 21、集積回路の第1相互接続層上にゲルマニウムガラ
    スからなる絶縁膜を形成する方法において、 a)2.53乃至2.76グラムのテトラエトキシゲル
    マンと、2.47乃至2.24グラムのテトラエトキシ
    シランと、約45グラムのアルコール又はケトンと、溶
    液のpHを1.5乃至2.0とさせる為の十分な酸とか
    らなる溶液を混合し、b)ウェハの全表面を被覆する水
    たまりを形成するのに十分な量の前記溶液をシリコンウ
    ェハ上に付着させ、 c)該ウェハを少なくとも30秒の間スピンさせ、d)
    全ての溶媒を駆除させ且つ45乃至50%の二酸化ゲル
    マニウムとその残りが二酸化シリコンとから構成される
    二元ゲルマニウムガラスを形成するのに十分な時間の間
    少なくとも400℃で該ウェハ及び残存溶液をベークす
    る、 上記各ステップを有することを特徴とする方法。 22、特許請求の範囲第21項において、特許請求の範
    囲第21項のステップを実施した後に形成される前記二
    元ガラス層内に貫通孔をエッチング形成し、貫通孔がエ
    ッチング形成された該二元ガラス層上に導電性物質から
    なる第2層を付着させて該貫通孔を被覆すると共に下側
    に存在する相互接続層と接続させ、前記導電物質層内に
    第2導電性相互接続パターンをエッチング形成すること
    を特徴とする方法。 23、特許請求の範囲第22項において、特許請求の範
    囲第21項に記載したステップを繰り返して前記形成し
    たばかりの相互接続層上に二元ガラスの別の層を形成し
    、該形成したばかりの二元ガラス層に貫通孔をエッチン
    グ形成し、導電性物質の層を付着させ、該形成したばか
    りの導電性層から相互接続パターンをエッチング形成す
    ることを特徴とする方法。 24、半導体構成体において、集積回路の一部を形成す
    る物質の第1層、前記第1層上のドープされていないゲ
    ルマニウムガラスからなる層であって該層上の殆どの点
    から該層上の殆どのその他の点の間の膜厚の夫々が5%
    未満であることを特徴とする半導体構成体。 25、特許請求の範囲第24項において、前記ゲルマニ
    ウムガラスは45乃至50%の二酸化ゲルマニウムとそ
    の残部の二酸化シリコンとで構成されていることを特徴
    とする半導体構成体。 26、特許請求の範囲第24項において、前記第1層は
    ポリシリコンからなる導電層であることを特徴とする半
    導体構成体。 27、特許請求の範囲第24項において、前記ドープさ
    れていないゲルマニウムガラスからなる層の上に相互接
    続構成を持った第2層が形成されていることを特徴とす
    る半導体構成体。 28、半導体構成体において、ドープしたポリシリコン
    導体からなる第1層相互接続パターン、前記第1層上に
    二元ゲルマニウムガラスから構成された第2層であって
    とがった段差のない実質的に滑らかな上表面を持ってお
    り且つその中に貫通孔が形成されていて前記第1層相互
    接続パターン上の選択した点へのアクセスを与える第2
    層、前記第2層上に導電性物質から形成されている第3
    層であって第2相互接続パターンの形態に形成されてお
    り且つ前記第2層に形成した貫通孔を介して前記第1相
    互接続パターンの選択した点へ電気的に接続されている
    第3層、を有することを特徴とする半導体構成体。 29、テトラエトキシゲルマン、テトラエトキシシラン
    、溶媒、コーティング技術に適したポリマー溶液を形成
    する為に十分に該溶液のpHを調節する手段、を有する
    ことを特徴とする組成物。 30、特許請求の範囲第29項において、前記溶媒はア
    ルコールとケトンを包含するグループから選択されるも
    のであることを特徴とする組成物。 31、特許請求の範囲第29項において、前記手段は該
    pHを1.5と2.0との間に調節するのに十分な量存
    在する酸であることを特徴とする組成物。
JP61144019A 1985-06-21 1986-06-21 スピンオンしたゲルマニウムガラス Expired - Lifetime JPH07120650B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US747470 1985-06-21
US06/747,470 US4935095A (en) 1985-06-21 1985-06-21 Germanosilicate spin-on glasses

Publications (2)

Publication Number Publication Date
JPS6242537A true JPS6242537A (ja) 1987-02-24
JPH07120650B2 JPH07120650B2 (ja) 1995-12-20

Family

ID=25005190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61144019A Expired - Lifetime JPH07120650B2 (ja) 1985-06-21 1986-06-21 スピンオンしたゲルマニウムガラス

Country Status (5)

Country Link
US (1) US4935095A (ja)
EP (1) EP0206938B1 (ja)
JP (1) JPH07120650B2 (ja)
CA (1) CA1277107C (ja)
DE (1) DE3688219T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461036A (en) * 1987-09-01 1989-03-08 Nec Corp Manufacture of semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
US5472488A (en) * 1990-09-14 1995-12-05 Hyundai Electronics America Coating solution for forming glassy layers
US5527872A (en) * 1990-09-14 1996-06-18 At&T Global Information Solutions Company Electronic device with a spin-on glass dielectric layer
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5910680A (en) * 1991-12-16 1999-06-08 Motorola, Inc. Germanium silicate spin on glass semiconductor device and methods of spin on glass synthesis and use
US5358740A (en) * 1992-06-24 1994-10-25 Massachusetts Institute Of Technology Method for low pressure spin coating and low pressure spin coating apparatus
US5264076A (en) * 1992-12-17 1993-11-23 At&T Bell Laboratories Integrated circuit process using a "hard mask"
US6271150B1 (en) 1998-11-30 2001-08-07 North Carolina State University Methods of raising reflow temperature of glass alloys by thermal treatment in steam, and microelectronic structures formed thereby
US6768856B2 (en) * 2001-02-09 2004-07-27 Corning Incorporated High germanium content waveguide materials
DE102022202059A1 (de) 2022-03-01 2023-09-07 Carl Zeiss Smt Gmbh Verfahren zum Bearbeiten eines Werkstücks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475210A (en) * 1966-05-06 1969-10-28 Fairchild Camera Instr Co Laminated passivating structure
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
US4417914A (en) * 1981-03-16 1983-11-29 Fairchild Camera And Instrument Corporation Method for forming a low temperature binary glass
EP0060784B1 (en) * 1981-03-16 1985-07-17 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Low melting temperature glass for use over aluminium interconnects of an integrated circuit structure
US4490737A (en) * 1981-03-16 1984-12-25 Fairchild Camera & Instrument Corp. Smooth glass insulating film over interconnects on an integrated circuit
DE3215149A1 (de) * 1982-04-23 1983-10-27 Robert Bosch Gmbh, 7000 Stuttgart Dotierloesung fuer halbleiter
US4539744A (en) * 1984-02-03 1985-09-10 Fairchild Camera & Instrument Corporation Semiconductor planarization process and structures made thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461036A (en) * 1987-09-01 1989-03-08 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
US4935095A (en) 1990-06-19
EP0206938B1 (en) 1993-04-07
CA1277107C (en) 1990-12-04
DE3688219T2 (de) 1993-10-21
JPH07120650B2 (ja) 1995-12-20
EP0206938A3 (en) 1988-02-10
DE3688219D1 (de) 1993-05-13
EP0206938A2 (en) 1986-12-30

Similar Documents

Publication Publication Date Title
JPS6242537A (ja) スピンオンしたゲルマニウムガラス
JPS6254454A (ja) 集積回路上の絶縁性構成体及びその製造方法
US6258726B1 (en) Method of forming isolation film for semiconductor devices
KR0140646B1 (ko) 반도체장치의 제조방법
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JP2849286B2 (ja) 半導体装置の製造方法
JPS5910580B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS5893329A (ja) 絶縁層の平担化方法
JPS5969950A (ja) 多層配線形成方法
JPS6117135B2 (ja)
JPS61260638A (ja) 半導体装置の製造方法
JPH0430524A (ja) 半導体装置の製造方法
KR0141932B1 (ko) 반도체장치의 제조방법
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
JPH035656B2 (ja)
JPH11251312A (ja) 半導体装置の製造方法
JPH0534839B2 (ja)
JPH04255227A (ja) 半導体装置製造方法
JPS5946419B2 (ja) 半導体装置におけるポリイミド膜の形成方法
JPH05226479A (ja) 半導体装置の製造方法
JPS62296443A (ja) 半導体装置及びその製造方法
JPS61216341A (ja) 半導体装置の製造方法
JPH05121406A (ja) 半導体の平坦化方法
JPH01184850A (ja) 半導体集積回路装置の多層配線の製造方法
JPS58143529A (ja) パタ−ン形成方法