JPH06275677A - 半導体装置用パッケージおよび半導体装置 - Google Patents

半導体装置用パッケージおよび半導体装置

Info

Publication number
JPH06275677A
JPH06275677A JP5063737A JP6373793A JPH06275677A JP H06275677 A JPH06275677 A JP H06275677A JP 5063737 A JP5063737 A JP 5063737A JP 6373793 A JP6373793 A JP 6373793A JP H06275677 A JPH06275677 A JP H06275677A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
hole
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5063737A
Other languages
English (en)
Inventor
Masatoshi Akagawa
雅俊 赤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP5063737A priority Critical patent/JPH06275677A/ja
Priority to EP94302013A priority patent/EP0617465B1/en
Priority to KR1019940005728A priority patent/KR0135585B1/ko
Priority to DE69414291T priority patent/DE69414291T2/de
Priority to US08/216,323 priority patent/US5404273A/en
Publication of JPH06275677A publication Critical patent/JPH06275677A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 安価かつ小型であると共に、インナーリード
側のボンディングのみでチップの搭載が可能になる。 【構成】 中央にチップ収納孔２５を有し、一方の面に
外部接続用の端子２４が形成されたプリント配線基板２
１の他面に、中央に収納孔２５と軸線を一致する孔を有
する支持フィルム２７上に所定の回路パターン２８ａが
形成されかつ孔内方に突出する微細パターンのインナー
リード２８ｂが形成された基板２６が、プリント配線基
板２１の回路パターンと電気的導通をとって接合されて
いる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置用パッケージ
および半導体装置に関する。
【０００２】
【従来の技術】ＴＡＢ(Tab Automated Bonding) テープ
はポリイミド等の耐熱性の支持フィルム上に銅箔により
回路パターンを形成し、支持フィルムの素子収納孔内方
にインナーリードを延設し、支持フィルム外方にアウタ
ーリードを延設している。このＴＡＢテープによるボン
ディング方式は、実装前の半導体素子（チップ）のテス
トが容易に行え、多ピン、かつワイヤボンディング方式
では不可能なレベルの狭ピッチチップへの一括ボンディ
ングが行え、さらにはワイヤボンディング方式に比し、
高周波特性に優れるといった高密度実装に適している。
したがってＴＡＢテープによるボンディング方式はＣＰ
Ｕ等多ピン、狭ピッチで高速のチップのボンディングに
極めて好適である。
【０００３】
【発明が解決しようとする課題】しかしながら、ＴＡＢ
テープによるボンディング方式は、アウターリードとイ
ンナーリードの両者においてボンディングが必要で工数
がかかると共に、アウターリードは基板実装上インナー
リード程ピッチを狭くできずリードが支持フィルム外方
に延設されてしまうため、チップを搭載した際の半導体
装置全体の大きさが基本的に大きくなってしまい、小型
化の要請に反する。また、ＣＰＵ等の高出力チップに適
用した場合、放熱構造がとりにくいことから、複雑、高
価なパッケージ形態をとらざるを得なかった。例えば図
６は従来の放熱構造の一例を示す。この従来の半導体装
置では、ＰＧＡ（ピングリッドアレイ）タイプのパッケ
ージ１０の回路パターンとチップ１１とをＴＡＢテープ
１２によって接続し、キャップ１３によって封止すると
共に、チップ１１に接合された支持対１４にはんだ等に
よりヒートシンク１５を固定するという複雑で高価なパ
ッケージ構造をとっている。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、実装性
に優れて安価かつ小型であると共に、インナーリード側
のボンディングにおいてはワイヤボンディング方式では
ボンディングが不可能な多ピン狭ピッチのチップの搭載
が可能な半導体装置用パッケージ、および安価で小型で
あるのみならず、多ピン狭ピッチであると同時に高出力
でもあるチップを搭載してなお放熱性、実装性、電気的
特性に優れる半導体装置を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体装置用パッケージでは、中央にチップ収納孔を有
し、一方の面に外部接続用の端子が形成されたプリント
配線基板の他面に、中央に前記収納孔と軸線を一致する
孔を有する支持フィルム上に所定の回路パターンが形成
されかつ孔内方に突出する微細パターンのインナーリー
ドが形成された基板が、前記プリント配線基板の回路パ
ターンと電気的導通をとって接合されていることを特徴
としている。また本発明に係る半導体装置では、上記の
半導体装置用パッケージのインナーリード上にチップが
一括ボンディングされて搭載され、前記収納孔を覆っ
て、かつチップに直接もしくは間接的に当接してヒート
シンクが固定され、前記収納孔の反対側を覆ってキャッ
プが固定されてチップが封止されていることを特徴とし
ている。
【０００６】
【作用】本発明に係る半導体装置用パッケージによれ
ば、チップとの電気的接合にはＴＡＢ方式のボンディン
グによりボンディングを容易に行うことができ、特にワ
イヤボンディング方式では対応が不可能な多ピン、狭ピ
ッチのチップのパッケージとして好適である。またＴＡ
Ｂテープと相違し、外方に突出するアウターリードを有
さないことから、小型かつ高密度実装性に優れた安価な
パッケージを提供できる。また本発明に係る半導体装置
によれば、多ピン、狭ピッチに加えて、高出力ハイクロ
ックのチップを搭載してなお放熱性、高密度実装性、さ
らには高周波電気特性に優れる半導体装置を提供でき
る。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は半導体装置用のパッケー
ジ２０の一例を示す断面図、図２はその底面図である。
２１は多層のプリント配線基板であり、スルーホールめ
っき等の導通部を介して上下のパターン間の導通がとら
れ、多層に形成して内部に信号パターンの他、電気特性
上信号層とは分離したグランドパターンおよび電源パタ
ーンなどの回路形成がなされている。プリント配線基板
２１の下面には、外部接続用のバンプ２４（端子）が形
成されている。バンプ２４はリードピンであってもよ
い。プリント基板２１の中央には、チップ収納孔２５が
形成されている。またプリント基板２１の下面のチップ
収納孔２５の周縁はキャップ嵌合用の段差が形成される
よう凹設されている。なお、プリント配線基板２１は、
下面にバンプ２４等の端子が形成された単層のものであ
ってもよい。
【０００８】２６はプリント配線基板２１の上面に接着
剤により固定されたフレキシブル基板であり、図示の例
では、ポリイミド等の支持フィルム２７の下面側に銅箔
をエッチング加工して、支持フィルム２７の下面上の回
路パターン２８ａと、前記チップ収納孔２５内に突出す
るインナーリード２８ｂのパターンとが形成されてい
る。支持フィルム２７も同様に中央に孔を有する枠状に
形成されているが、該孔はチップ収納孔２５より小径に
形成して、支持フィルム２７の一部をチップ収納孔２５
内に突出させて、チップ収納孔２５内に突出するインナ
ーリード２８ｂの基部を支持させるようにすると好適で
ある。フレキシブル基板２６は前記したように、接着剤
２９によりプリント配線基板２１の上面に固着される。
プリント配線基板２１の上面の回路パターンと支持フィ
ルム２７下面の前記回路パターン２８ａとは、通常のプ
リント基板の上下パターンの接続と同様に、所要個所に
ドリル等により貫通孔をあけ、該貫通孔にスルーホール
めっき皮膜を形成して、該スルーホールめっき皮膜によ
り導通がとられるようになされている。つまり、パッケ
ージ２０本体の全体構造からみれば、通常のプリント配
線基板と同様の構造、かつ製法によって形成できる。そ
して本実施例では、最上層の回路パターンのインナーリ
ード２８ｂのみがチップ収納孔２５内にＴＡＢテープ状
に突出して設けられている点で相違する。支持フィルム
２７の上面には、ガラスフィラー入りの樹脂等からなる
スペーサー３０を接着材により固定するのが好ましい。
このスペーサー３０の厚さは、インナーリード２８ｂ上
にチップ３１（図３）を搭載したとき、チップ３１の上
面とスペーサー３０の上面とが同一の高さとなる厚さが
好ましい。
【０００９】図３は、上記のパッケージ２０にチップ３
１を搭載して封止した半導体装置の一例を示す。チップ
３１は一括ボンディングによりインナーリード２８ｂ上
に搭載できる。このように搭載されたチップ３１上面と
スペーサー３０上面の高さとはほぼ同一になる。チップ
３１上面とスペーサー３０上面に接着剤３３を塗布し、
チップ収納孔２５を覆ってヒートシンク３２を固定す
る。ヒートシンク３２には、アルミニウム、銅−タング
ステン合金、銅などの金属を用いることができる。一方
チップ収納孔２５の下面をキャップ３４にて気密に封止
して半導体装置に完成される。
【００１０】なお支持フィルム２７は、図４に示すよう
に、インナーリード２８ｂの上下両面に設けることで、
インナーリード２８ｂを両面から支持できるので強度の
補填ができる。この場合にも貫通孔を設けることでパタ
ーン２８ａとプリント基板２１上面の回路パターンとの
電気的接合は上記と同様にして行える。またスペーサー
３０は必ずしも設けることは要しない。この場合には図
５に示すようにヒートシンク３２にチップ３１の厚み分
だけの凹部を設けたものを使用すると好適である。
【００１１】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００１２】
【発明の効果】本発明に係る半導体装置用パッケージに
よれば、チップとの電気的接合にはＴＡＢ方式のボンデ
ィングによりボンディングを容易に行うことができ、特
にワイヤボンディング方式ではボンディングが不可能な
多ピン、狭ピッチのチップのパッケージとして好適であ
る。またＴＡＢテープと相違し、外方に突出するアウタ
ーリードを有さないことから、小型かつ高密度実装性に
優れた安価なパッケージを提供できる。また本発明に係
る半導体装置によれば、多ピン、狭ピッチに加えて、高
出力ハイクロックのチップを搭載してなお放熱性、高密
度実装性さらには高周波電気特性に優れる半導体装置を
提供できる。
【図面の簡単な説明】
【図１】半導体装置用パッケージの一例を示す縦断面図
である。
【図２】図１のパッケージの底面図である。
【図３】半導体装置に形成した一例を示す縦断面図であ
る。
【図４】基板の他の実施例を示す説明図である。
【図５】ヒートシンク形状の他の実施例を示す説明図で
ある。
【図６】従来の放熱構造を有する半導体装置の一例を示
す断面図である。
【符号の説明】
２０ 半導体装置用パッケージ ２１ プリント配線基板 ２４ バンプ（端子） ２５ チップ収納孔 ２６ 基板 ２７ 支持フィルム ２８ａ 回路パターン ２８ｂ インナーリード ２９ 接着剤 ３０ スペーサー ３１ チップ ３２ ヒートシンク

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 中央にチップ収納孔を有し、一方の面に
    外部接続用の端子が形成されたプリント配線基板の他面
    に、中央に前記収納孔と軸線を一致する孔を有する支持
    フィルム上に所定の回路パターンが形成されかつ孔内方
    に突出する微細パターンのインナーリードが形成された
    基板が、前記プリント配線基板の回路パターンと電気的
    導通をとって接合されていることを特徴とする半導体装
    置用パッケージ。
  2. 【請求項２】 請求項１記載の半導体装置用パッケージ
    のインナーリード上にチップが一括ボンディングされて
    搭載され、前記収納孔を覆って、かつチップに直接もし
    くは間接的に当接してヒートシンクが固定され、前記収
    納孔の反対側を覆ってキャップが固定されてチップが封
    止されていることを特徴とする半導体装置。
JP5063737A 1993-03-23 1993-03-23 半導体装置用パッケージおよび半導体装置 Pending JPH06275677A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5063737A JPH06275677A (ja) 1993-03-23 1993-03-23 半導体装置用パッケージおよび半導体装置
EP94302013A EP0617465B1 (en) 1993-03-23 1994-03-22 A semiconductor device and package
KR1019940005728A KR0135585B1 (ko) 1993-03-23 1994-03-22 반도체 장치용 패키지 및 반도체 장치
DE69414291T DE69414291T2 (de) 1993-03-23 1994-03-22 Eine Halbleiteranordnung und Packung
US08/216,323 US5404273A (en) 1993-03-23 1994-03-23 Semiconductor-device package and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5063737A JPH06275677A (ja) 1993-03-23 1993-03-23 半導体装置用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JPH06275677A true JPH06275677A (ja) 1994-09-30

Family

ID=13238028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5063737A Pending JPH06275677A (ja) 1993-03-23 1993-03-23 半導体装置用パッケージおよび半導体装置

Country Status (5)

Country Link
US (1) US5404273A (ja)
EP (1) EP0617465B1 (ja)
JP (1) JPH06275677A (ja)
KR (1) KR0135585B1 (ja)
DE (1) DE69414291T2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854534A (en) 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH0831988A (ja) * 1994-07-20 1996-02-02 Nec Corp テープキャリアパッケージの封止構造
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
EP0698922B1 (en) * 1994-08-12 2001-06-06 STMicroelectronics S.r.l. Leadframe for supporting integrated semiconductor devices
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR0170023B1 (ko) * 1994-12-16 1999-02-01 황인길 반도체 패키지
US5972736A (en) * 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
JP2636777B2 (ja) * 1995-02-14 1997-07-30 日本電気株式会社 マイクロプロセッサ用半導体モジュール
JPH11509372A (ja) * 1995-07-14 1999-08-17 オリン コーポレイション 金属ボール・グリッド電子パッケージ
JP2910670B2 (ja) * 1996-04-12 1999-06-23 日本電気株式会社 半導体実装構造
WO1997044821A1 (en) * 1996-05-22 1997-11-27 Olin Corporation Metal electronic package with peripherally attached leads
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
USRE39426E1 (en) 1996-06-19 2006-12-12 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5724230A (en) * 1996-06-21 1998-03-03 International Business Machines Corporation Flexible laminate module including spacers embedded in an adhesive
JP2770820B2 (ja) * 1996-07-01 1998-07-02 日本電気株式会社 半導体装置の実装構造
US5812376A (en) * 1997-04-21 1998-09-22 Chrysler Corporation Mounting assembly for electrical components and heat sinks
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
US6552264B2 (en) 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6350954B1 (en) 2000-01-24 2002-02-26 Motorola Inc. Electronic device package, and method
WO2001094874A1 (de) * 2000-06-07 2001-12-13 Siemens Aktiengesellschaft Zündbauteil zum auslösen eines insassenschutzmittels eines kraftfahrzeuges
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
US6469907B1 (en) 2000-10-23 2002-10-22 Team Pacific, Corporation Packaging for power and other circuitry
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
US6653167B2 (en) * 2001-09-10 2003-11-25 Sun Microsystems, Inc. Facilitating heat transfer from an integrated circuit package
US6784540B2 (en) * 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6933603B2 (en) * 2002-07-11 2005-08-23 Teledyne Technologies Incorporated Multi-substrate layer semiconductor packages and method for making same
JP3858834B2 (ja) * 2003-02-24 2006-12-20 オンキヨー株式会社 半導体素子の放熱器
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
JP2010267954A (ja) * 2009-04-15 2010-11-25 Panasonic Corp 電子機器
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
FR3037439A1 (fr) * 2015-06-12 2016-12-16 St Microelectronics Sa Dispositif electronique a plaque arriere evidee.
DE102015115271B4 (de) * 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939570A (en) * 1988-07-25 1990-07-03 International Business Machines, Corp. High power, pluggable tape automated bonding package
FR2641102B1 (ja) * 1988-12-27 1991-02-22 Ebauchesfabrik Eta Ag
US4964019A (en) * 1989-12-27 1990-10-16 Ag Communication Systems Corporation Multilayer bonding and cooling of integrated circuit devices
JPH0496257A (ja) * 1990-08-03 1992-03-27 Hitachi Ltd ピングリッドアレイ形半導体集積回路装置
US5294750A (en) * 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
JP3000307B2 (ja) * 1991-08-28 2000-01-17 株式会社日立製作所 冷却装置付き半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5404273A (en) 1995-04-04
DE69414291T2 (de) 1999-03-25
EP0617465A1 (en) 1994-09-28
DE69414291D1 (de) 1998-12-10
KR0135585B1 (ko) 1998-04-22
KR940022812A (ko) 1994-10-21
EP0617465B1 (en) 1998-11-04

Similar Documents

Publication Publication Date Title
JPH06275677A (ja) 半導体装置用パッケージおよび半導体装置
US5247423A (en) Stacking three dimensional leadless multi-chip module and method for making the same
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US5933710A (en) Method of providing electrical connection between an integrated circuit die and a printed circuit board
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20040183187A1 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JPS63239832A (ja) Ｉｃチップ用パッケージおよびその製造方法
JP2002009236A (ja) 多層半導体装置及びその製造方法
JP2000223650A (ja) マルチチップ用チップ・スケール・パッケージ
US6507118B1 (en) Multi-metal layer circuit
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
JPH01261849A (ja) 半導体装置の製造方法
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH0563138A (ja) 半導体集積回路装置
JPS6110299A (ja) 集積回路実装構造
JP2785536B2 (ja) マルチチップモジュール及びその製造方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP3486236B2 (ja) 半導体装置及びその製造方法
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2005158768A (ja) 半導体装置およびその製造方法
JP2946361B2 (ja) 電子部品搭載用基板
JP3408375B2 (ja) 半導体装置
CN222462894U (zh) 一种倒装芯片封装结构及电子设备