JPH0846085A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0846085A
JPH0846085A JP6181630A JP18163094A JPH0846085A JP H0846085 A JPH0846085 A JP H0846085A JP 6181630 A JP6181630 A JP 6181630A JP 18163094 A JP18163094 A JP 18163094A JP H0846085 A JPH0846085 A JP H0846085A
Authority
JP
Japan
Prior art keywords
semiconductor element
printed circuit
semiconductor device
circuit board
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6181630A
Other languages
English (en)
Inventor
Rikuro Sono
陸郎 薗
Masaji Takenaka
正司 竹中
Masanori Yoshimoto
正則 吉本
Tsuyoshi Aoki
強 青木
Ichiro Yamaguchi
一郎 山口
Koki Otake
幸喜 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6181630A priority Critical patent/JPH0846085A/ja
Publication of JPH0846085A publication Critical patent/JPH0846085A/ja
Priority to US08/819,806 priority patent/US5920117A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明はＢＧＡ(Ball Grid Array) タイプのパ
ッケージ構造を有する半導体装置及びその製造方法に関
し、基板と封止樹脂との間に発生する応力を低減すると
共に半導体素子と外部接続端子との間に配設させる配線
長を短くすることを目的とする。 【構成】半導体素子12と、半導体素子12が配設されると
共に実装面11b に半導体素子12と電気的に接続される半
田ボール14が配設された多層プリント基板11と、半導体
素子12を封止するよう多層プリント基板11に配設される
封止樹脂15とを具備し、内部に半導体素子12を収納する
収納部17を多層プリント基板11に形成し、この収納部内
17に半導体素子12が固定されるよう支持部材13を多層プ
リント基板11に設け、かつ支持部材13を含む半導体素子
12全体を覆うよう封止樹脂15を配設する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特にＢＧＡ(Ball Grid Array)タイプのパ
ッケージ構造を有する半導体装置及びその製造方法に関
する。
【０００２】近年、高集積化，高速化及びハイパワー化
に対応でき、しかも低コストなパッケージ構造を有した
半導体装置が求められている。
【０００３】これらの要求に対処すべくＢＧＡタイプの
パッケージ構造が開発され、携帯電話を始めとして各種
の電子機器に使用され、注目されるようになってきてい
る。
【０００４】
【従来の技術】図２３は従来におけるプラスチックＢＧ
Ａ（以下、ＰＢＧＡという）タイプのパッケージ構造を
有する半導体装置１を示している。
【０００５】同図において、２は多層構造とされたプリ
ント基板であり、その上面である搭載面２ａには半導体
素子３がダイボンディング等により固定されている。ま
た、プリント基板２の搭載面２ａと反対側に位置する実
装面２ｂには、複数の半田ボール４が配設されている。
この半田ボール４は外部接続端子として機能する。
【０００６】また、プリント基板２の搭載面２ａ及び実
装面２ｂには配線パターン６が形成されている。この配
線パターン６の内、搭載面２ａに形成された配線パター
ン６と半導体素子３との間にはワイヤ５が配設され、こ
のワイヤ５により配線パターン６と半導体素子３は電気
的に接続される。
【０００７】更に、配線パターン６はプリント基板２の
搭載面２ａの外周端部まで引き出され、さらに側面を介
して実装面２ｂ側に引き出された構成とされている。ま
た、配線パターン６はプリント基板２の外周端部に設け
たスルーホール６ａを介して搭載面２ａから実装面２ｂ
に引き出す構成とされたものもある（図には双方の構成
を示している）。そして、実装面２ｂ側に引き出された
配線パターン６は、既定されている半田ボール４と電気
的に接続する構成となっている。
【０００８】一方、プリント基板２の搭載面２ａの上部
には、半導体素子３を封止する封止樹脂７が形成されて
いる。この封止樹脂７は、半導体素子３を保護するため
に形成されるものであり、封止樹脂７が形成されること
により半導体素子３は封止樹脂７内に埋設された構成と
なる。
【０００９】
【発明が解決しようとする課題】半導体装置１を上記の
ようにＰＢＧＡ構造とすることにより、半導体素子３を
高密度化しこれに伴いリード数が多くなったとしても、
ＱＦＰ(Quad Flat Package) のようにリードの強度が低
下することはなく、確実な実装処理を行うことができ
る。
【００１０】しかるに、従来のＰＢＧＡ構造の半導体装
置１では、半導体素子３がプリント基板２の搭載面２ａ
の上部に配設され、これに伴い封止樹脂７もプリント基
板２の搭載面２ａの上部に形成される構成とされてい
た。即ち、封止樹脂７はプリント基板２及び半導体素子
３の上部のみに配設される構成とされていた。
【００１１】ここで、プリント基板２と封止樹脂７の特
性について考察する。
【００１２】プリント基板２はガラス−エポキシ製であ
り、ガラス転位温度（ＴｙＰ値）は２１０（℃），熱膨
張係数は５０×１０-6（１／℃），熱伝導率は５×１０
-4（ｃａｌ／ｃｍ・ｓ・ｃ）である。これに対して封止
樹脂７はエポキシ系樹脂であり、ガラス転位温度（Ｔｙ
Ｐ値）は１５０（℃），熱膨張係数は１５×１０-6（１
／℃），熱伝導率は２０×１０-4（ｃａｌ／ｃｍ・ｓ・
ｃ）である。
【００１３】上記のように、プリント基板２と封止樹脂
７とはその特性が異なっており、よって半導体装置１を
実装する際に半田リフロー処理において半導体装置１を
加熱すると、プリント基板２の熱膨張係数は封止樹脂７
の熱膨張係数よりも大きいため、半導体装置１にはプリ
ント基板２が下に凸となるような反り（即ち、図２３に
矢印Ｘ１で示すような反り）が発生してしまう。また、
温度が低下すると、逆に半導体装置１にはプリント基板
２が上に凸となるような反り（即ち、図２３に矢印Ｘ２
で示すような反り）が発生してしまう。
【００１４】このように、従来の半導体装置１では、プ
リント基板２と封止樹脂７との特性差に起因して半田リ
フロー処理等の加熱時及び温度低下時にプリント基板２
に反りが発生してしまう。このようにプリント基板２に
反りが発生すると、例えばプリント基板２が下に凸とな
るような反り（矢印Ｘ１で示すような反り）が発生した
場合、プリント基板２の外周近傍に形成されている半田
ボール４には、これを引き延ばす方向に力が働き、逆に
プリント基板２の中央近傍に形成されている半田ボール
４には、これを押し潰す方向に力が働く。このように、
半田ボール４には、形成位置により異なる力が印加され
るため、確実な半田付けを行うことができなくなるおそ
れがあるという問題点がある。
【００１５】また、上記のように反りが発生すると、こ
れに起因してプリント基板２と封止樹脂７との界面部分
に応力が発生してしまう。この応力はプリント基板２と
封止樹脂７とを離間させる方向に作用するため、プリン
ト基板２と封止樹脂７との接合部分にクラックが発生し
たり、更に応力の値が大きい場合には封止樹脂７がプリ
ント基板２から離脱してしまうおそれがあるという問題
点があった。
【００１６】一方、従来の半導体装置１は、半導体素子
３と半田ボール４とを電気的に接続する配線パターン６
を、プリント基板２の搭載面２ａの外周端部まで先ず引
き出し、更にプリント基板２の側面を介して、或いはス
ルーホール６ａを介して実装面２ｂ側に引き出す構成と
していた。このため、配線パターン６の配線長は長くな
り、配線パターン６のインダクタンス（Ｌ）は大きくな
ってしまう。このため、隣接する配線パターン６間で干
渉が生じ、特に近年のように高速化のために高周波を用
いる半導体素子３においてはこの干渉の影響が更に大と
なり、半導体装置１の性能が低下してしまうという問題
点があった。
【００１７】本発明は上記の点に鑑みてなされたもので
あり、基板と封止樹脂との間に発生する応力を低減する
ことができる半導体装置及びその製造方法を提供するこ
とを目的とする。
【００１８】また、本発明の他の目的は、半導体素子と
外部接続端子との間に配設させる配線長を短くすること
により半導体装置の電気的特性を向上させることにあ
る。
【００１９】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。
【００２０】請求項１記載の発明では、半導体素子と、
この半導体素子が配設されると共に、実装面に半導体素
子と電気的に接続される外部接続端子が配設されてなる
基板と、上記半導体素子を封止するよう基板に配設され
る封止樹脂とを具備する半導体装置において、上記基板
に、内部に上記半導体素子を収納する収納部を形成し、
この収納部内に半導体素子が固定されるよう、半導体装
置を上記収納部内で支持する支持部材を基板に設け、か
つ、この支持部材を含む半導体素子全体を覆うよう封止
樹脂を配設した構成としたことを特徴とするものであ
る。
【００２１】また、請求項２記載の発明では、上記収納
部を基板に形成された貫通孔により構成したことを特徴
とするものである。
【００２２】また、請求項３記載の発明では、上記外部
接続端子を半田ボールにより構成したことを特徴とする
ものである。
【００２３】また、請求項４記載の発明では、上記基板
を多層プリント基板により構成したことを特徴とするも
のである。
【００２４】また、請求項５記載の発明では、上記半導
体素子と外部接続端子との電気的接続を、上記多層プリ
ント基板内に配設される内部配線を用いて行うことを特
徴とするものである。
【００２５】また、請求項６記載の発明では、上記支持
部材を、サポートバー部が上記基板に固定されることに
より収納部内に固定されるダイパッドとしたことを特徴
とするものである。
【００２６】また、請求項７記載の発明では、上記支持
部材に、上記封止樹脂の装填時に封止樹脂を支持部材の
背面側に進行するための樹脂挿通孔を形成したことを特
徴とするものである。
【００２７】また、請求項８記載の発明では、上記支持
部材の下部に、一面が支持部材と熱的に接続されると共
に、他面が封止樹脂より外部に露出する放熱部材を設け
たことを特徴とするものである。
【００２８】また、請求項９記載の発明では、上記支持
部材を導電性金属により形成すると共に、多層プリント
基板に支持部材と接続される導電層を内設したことを特
徴とするものである。
【００２９】また、請求項１０記載の発明では、上記貫
通孔の内壁部に、上記半導体素子と外部電極を接続する
内壁配線を形成したことを特徴とするものである。
【００３０】また、請求項１１記載の発明では、上記内
壁配線を、上記貫通孔の内壁部に形成された溝部と、こ
の溝部の内部に配設された導電部材とにより構成したこ
とを特徴とするものである。
【００３１】また、請求項１２記載の発明では、上記基
板に環状凹部を形成し、この環状凹部内に半導体素子と
ワイヤにより接続される電極部を形成したこと特徴とす
るものである。
【００３２】また、請求項１３記載の発明では、上記封
止樹脂を、上記基板の上面及び下面より突出するよう形
成したことを特徴とするものである。
【００３３】また、請求項１４記載の発明方法では、支
持部材に支持される半導体素子及び外部接続端子が配設
されると共に、半導体素子から外部接続端子に至る電極
及び配線が形成される多層プリント基板を形成する多層
プリント基板形成工程と、上記支持部材に半導体素子を
搭載すると共に、この半導体素子と多層プリント基板に
形成されている電極部とを電気的に接続する半導体素子
搭載工程と、上記半導体素子を封止する封止樹脂を成形
する樹脂充填工程と、上記多層プリント基板に外部電極
を配設する外部電極形成工程とを有し、上記多層プリン
ト基板形成工程において、先ず、半導体素子の配設位置
に孔部が形成されると共に、所定位置に配線が形成され
たプリント基板単体層を製造し、次に、複数のプリント
基板単体層を所定位置に支持部材を介装した状態で積層
し、次に、積層された各プリント基板単体層を接合する
ことを特徴とするものである。
【００３４】更に、請求項１５記載の発明方法では、上
記多層プリント基板形成工程において、複数のプリント
基板単体層を所定位置に該支持部材を介装した状態で積
層し、積層された各プリント基板単体層を接合した後、
このプリント基板単体層が積層されることにより形成さ
れる貫通孔の内壁に複数の溝部を形成し、次に、この溝
部に導電性部材を配設することを特徴とするものであ
る。
【００３５】
【作用】上記の各手段は下記のように作用する。
【００３６】請求項１記載の発明によれば、基板に収納
部及び支持部材を設けることにより、基板の内部に半導
体素子を収納し、かつ封止樹脂を支持部材を含む半導体
素子全体を覆うよう配設することにより、封止樹脂は基
板の表面ばかりでなく基板に形成された収納部内にも配
設された構成となる。
【００３７】従って、半導体装置に熱を印加した場合、
基板と封止樹脂との間で熱膨張率の差があっても、この
熱膨張率差に起因して作用する応力は、封止樹脂が収納
部の内壁を押圧する力，或いは封止樹脂が収納部の内壁
から離間しようとする力，或いは収納部の内壁が封止樹
脂を押圧する力，或いは収納部の内壁が封止樹脂から離
間しようとする力として作用する（何れの力が作用する
かは、基板と封止樹脂の熱膨張率，及び加熱されるか或
いは冷却されるかに応じて決定される）。
【００３８】上記のように、熱膨張率差に起因して収納
部（換言すれば基板）と封止樹脂との間で作用する力
は、基板に配設された収納部を押し広げる方向に作用す
るか、或いは収納部を縮める方向に作用するため、この
力により基板が反るようなことはない。従って、半導体
装置の実装時に外部接続端子の高さを一定に保つことが
可能となり、外部接続端子に引延し方向或いは押し潰す
方向に力が作用するようなことはなく、外部接続端子を
実装基板に確実に接続させることができる。
【００３９】また、上記のように基板に反りが生じない
ことにより、基板或いは封止樹脂にクラックが発生した
り、また基板から封止樹脂が離脱することを防止するこ
とができる。
【００４０】また、請求項２記載の発明によれば、収納
部を基板に形成された貫通孔により構成したことによ
り、収納部の形成を容易に行うことができる。また、封
止樹脂を基板の上面から実装面（背面）にかけて全体に
わたり配設することができるため、封止樹脂の配設バラ
ンスが良好となり、更に基板に発生する反りを防止する
ことができる。
【００４１】また、請求項３記載の発明によれば、外部
接続端子を半田ボールにより構成したことにより、半導
体装置を実装基板に実装する際の実装性の向上を図るこ
とができると共に、半田ボールは比較的低コストである
ため製品コストの低減を図ることができる。
【００４２】また、請求項４及び５記載の発明によれ
ば、基板を多層プリント基板により構成したことによ
り、基板内に形成される内層配線を用いて配線の引き回
しを行うことができるため、配線設計を容易に行うこと
ができる。また、半導体素子と外部接続端子との電気的
接続を短い距離で行うことができるため、インダクタン
スの低減を図ることができ、配線間の相互干渉に起因し
た動作不良等の発生を防止することができる。
【００４３】また、請求項６記載の発明によれば、支持
部材をサポートバー部が基板に固定されることにより収
納部内に固定されるダイパッドにより構成したことによ
り、支持部材を容易に基板に配設することができる。
【００４４】また、請求項７記載の発明によれば、支持
部材に封止樹脂の装填時に封止樹脂を支持部材の背面側
に進行するための樹脂挿通孔を形成したことにより、例
えばポッティングにより封止樹脂を収納部の上部より装
填する場合においても、封止樹脂を支持部材の背面側に
確実に装填することができる。
【００４５】また、請求項８記載の発明によれば、一面
が支持部材と熱的に接続されると共に他面が封止樹脂よ
り外部に露出する放熱部材を支持部材の下部に設けたこ
とにより、半導体素子で発生した熱を支持部材及び放熱
部材を介して半導体装置の外部に放熱することができる
ため、半導体素子の冷却効率を向上させることができ
る。
【００４６】また、請求項９記載の発明によれば、支持
部材を導電性金属により形成すると共に多層プリント基
板に支持部材と接続される導電層を内設したことによ
り、支持部材を配線としても機能させることができ、配
線の自由度を向上させることができる。
【００４７】また、請求項１０記載の発明によれば、半
導体素子と外部電極を接続する内壁配線を貫通孔の内壁
部に形成することにより、従来のように半導体素子と外
部電極を接続するのに配線パターンを基板の外周まで引
き回して接続していた構成に比べ、内壁配線はその配線
長を短くすることができるため、インダクタンスの低減
を図ることができ、半導体装置の高速化に寄与すること
ができる。
【００４８】また、請求項１１記載の発明によれば、内
壁配線を貫通孔の内壁部に形成された溝部と、この溝部
の内部に配設された導電部材とにより構成したことによ
り、容易に内壁配線を形成することができる。また、導
電部材は溝部内に配設されるため、封止樹脂の充填に際
し内壁配線が邪魔になるようなことはない。
【００４９】また、請求項１２記載の発明によれば、基
板に環状凹部を形成し、この環状凹部内に半導体素子と
ワイヤにより接続される電極部を形成したことにより、
半導体素子を基板に形成された収納部内に固定する構成
としても、電極部は半導体素子に近い位置に形成される
ため、半導体素子と電極部のワイヤ接続を確実に行うこ
とができる。
【００５０】また、請求項１３記載の発明によれば、封
止樹脂を基板の上面及び下面より突出するよう形成した
ことにより、封止樹脂は基板の両面を挟持した構成とな
り、基板に発生する反りを規制する機能を奏する。
【００５１】また、請求項１４記載の発明方法では、多
層プリント基板を形成する多層プリント基板形成工程に
おいて、半導体素子の配設位置に孔部が形成されたプリ
ント基板単体層を製造し、このプリント基板単体層を所
定位置に支持部材を介装した状態で複数積層した上で各
プリント基板単体層を接合することにより、半導体素子
が収納される貫通孔、及び貫通孔に配設される支持部材
の配設を容易に行うことができる。
【００５２】更に、請求項１５記載の発明方法によれ
ば、複数のプリント基板単体層を所定位置に該支持部材
を介装した状態で積層し、積層された各プリント基板単
体層を接合した後、プリント基板単体層が積層されるこ
とにより形成される貫通孔の内壁に複数の溝部を形成
し、この溝部に導電性部材を配設することにより、請求
項１０記載の内壁配線を容易に形成することができる。
【００５３】
【実施例】次に本発明の実施例について図面と共に説明
する。
【００５４】図１乃至図４は本発明の一実施例である半
導体装置１０を示している。図１は半導体装置１０の断
面図であり、図２は半導体装置１０の平面図である。ま
た、図３は後述する封止樹脂及び半導体チップを取り除
いた状態の半導体装置１０の断面図であり、図４は図３
に示す半導体装置１０の平面図である。
【００５５】各図に示すように、半導体装置１０は大略
すると多層プリント基板１１，半導体素子１２，支持部
材１３，半田ボール１４，及び封止樹脂１５（梨地で示
す）等により構成されている。
【００５６】多層プリント基板１１は、ガラス−エポキ
シ製のプリント基板単体層を複数枚積層した構成とされ
ている（図１では、各プリント基板単体層が一体化され
た状態を示している）。この多層プリント基板１１の材
質は、従来用いられているものと変わるところはなく、
従ってその特性は、例えばガラス転位温度（ＴｙＰ
値）：２１０（℃），熱膨張係数：５０×１０-6（１／
℃），熱伝導率：５×１０ -4（ｃａｌ／ｃｍ・ｓ・ｃ）
である。
【００５７】上記多層プリント基板１１を構成する各プ
リント基板単体層は、夫々その表面に所定の配線がプリ
ント形成されており、よってこの多層プリント基板１１
を積層して一体化するとにより、各プリント基板単体層
に形成された配線は多層プリント基板１１の内部に埋設
された配線となる（この配線を内部配線２０という）。
また、複数枚積層されたプリント基板単体層間における
電気的接続は、スルーホール１６を用いて行われてい
る。このスルーホール１６は、各プリント基板単体層に
形成された孔の内壁に例えば銅メッキを施した構成とさ
れている。
【００５８】また、この多層プリント基板１１の中央部
には、半導体素子１２を内部に収納する収納部１７が形
成されている。この収納部１７は、多層プリント基板１
１の中央部にその上面１１ａから下面１１ｂ（以下、搭
載面という）に向け貫通して形成された貫通孔により構
成されている。また、この収納部１７の上部には環状凹
部１８が形成されており、この環状凹部１８内には電極
部１９が配設されている。
【００５９】支持部材１３は、例えば導電性金属である
銅（Ｃｕ），銅合金或いはリード材料である４２アロイ
等により形成されており、ダイパッド部２１とサポート
バー部２２とにより構成されている。このダイパッド部
２１は半導体素子１２が搭載される部位であり、またサ
ポートバー部２２は多層プリント基板１１の内部に延出
し埋設されることによりダイパッド部２１を支持する部
位である。この支持部材１３は、上記した収納部１７内
にダイパッド部２１が位置するよう多層プリント基板１
１に配設されている。半導体素子１２はこの支持部材１
３のダイパッド部２１に、ダイ付け材２３を用いて固定
される。
【００６０】半導体素子１２は、支持部材１３に固定さ
れた状態で多層プリント基板１１の収納部１７内で支持
された構成となる。また、収納部１７内に収納された状
態において、半導体素子１２はその上面１２ａが多層プ
リント基板１１の上面１１ａと略面一か、或いは多層プ
リント基板１１の上面１１ａより低い位置にあるよう構
成されている。
【００６１】また、半田ボール１４は外部接続端子とし
て機能するものであり、半導体装置１０が実装される実
装基板（図示せず）に接続されるものである。この半田
ボール１４は、多層プリント基板１１の実装面１１ｂに
形成されている外部接続用パッド２５に設けられてい
る。この外部接続用パッド２５は、半田との接合性、及
び前記したスルーホール１６を構成する銅との接合性が
共に良好な材料により形成されている。
【００６２】また、上記した半導体素子１２の上面１２
ａには多数の電極パッド２４が形成されている。この電
極パッド２４は上記した環状凹部１８に形成された電極
部１９とワイヤ２６により接続されている。このよう
に、環状凹部１８に電極部１９を形成し、この電極部１
９と電極パッド２４とをワイヤ２６により接続する構成
とすることにより、上記のように半導体素子１２を多層
プリント基板１１に形成された収納部１７内に収納し固
定する構成としても、電極部１９と電極パッド２４とを
近接させることができ、半導体素子１２と電極部１９と
のワイヤ接続を確実に行うことができる。
【００６３】また、上記のように半導体素子１２と接続
された電極部１９は、多層プリント基板１１内に形成さ
れたスルーホール１６及び内部配線２０により多層プリ
ント基板１１の実装面１１ｂに引き出され外部接続用パ
ッド２５と電気的に接続されている。よって、半導体素
子１２と半田ボール１４は、ワイヤ２６，電極部１９，
スルーホール１６，内部配線２０，外部接続用パッド２
５を介して電気的に接続された構成とされている。
【００６４】上記のように、半導体素子１２と半田ボー
ル１４とを電気的に接続するに際し、基板として多層プ
リント基板１１を用い、この多層プリント基板１１内に
形成されたスルーホール１６及び内部配線２０を用いて
配線の引き回しを行うことにより、配線設計を容易に行
うことができると共に半導体素子１２から半田ボール１
４に至る配線長を短い距離で行うことができる。このた
め、半導体素子１２から半田ボール１４に至る配線のイ
ンダクタンスの低減を図ることができ、配線間の相互干
渉に起因した動作不良等の発生を防止することができ
る。
【００６５】また、本実施例においては、支持部材１３
を導電性材料により構成し、この支持部材１３を配線と
しても用いている。具体的には、半導体素子１２の背面
に例えばグランド電極を引き出し、このグランド電極を
導電性材料よりなるダイ付け材２３により支持部材１３
と電気的に接続する。これにより、支持部材１３をグラ
ンド配線として用いることができる。また、支持部材１
３と半田ボール１４との電気的接続はスルーホール１６
を用いて行う。このように、支持部材１３を配線として
も用いることにより、配線の引き回しをより容易に行う
ことができ、また支持部材１３は多層プリント基板１１
内に形成される内部配線２０に比べてインダクタンスを
低くすることができるため、電気的特性の向上を図るこ
ともできる。
【００６６】一方、封止樹脂１５は収納部１７内に配設
されており、支持部材１３を含めて半導体素子１２全体
を覆う構成とされている。この封止樹脂１５の材質は、
従来において用いられているものと変わるところはな
く、例えばエポキシ系の樹脂が用いられいる。その特性
としては、例えばガラス転位温度（ＴｙＰ値）：１５０
（℃），熱膨張係数：１５×１０-6（１／℃），熱伝導
率：２０×１０-4（ｃａｌ／ｃｍ・ｓ・ｃ）である。従
って、本実施例に係る半導体装置１０においても、多層
プリント基板１１と封止樹脂１５との間において、熱膨
張率の差は存在している。
【００６７】ここで、本実施例に係る半導体装置１０に
おいて、多層プリント基板１１と封止樹脂１５との熱膨
張率の差に起因して発生する応力について考察する。
【００６８】上記したように、本実施例に係る半導体装
置１０は、多層プリント基板１１に収納部１７及び支持
部材１３を設けることにより、多層プリント基板１１の
内部に半導体素子１２を収納し、かつ封止樹脂１５を支
持部材１３を含む半導体素子１２全体を覆うよう配設す
ることにより、封止樹脂１５は多層プリント基板１１の
表面ばかりでなく多層プリント基板１１に形成された貫
通孔である収納部１７内にも配設された構成となる。
【００６９】従って、半田ボール１４を実装基板に半田
付けするために半導体装置１０に熱を印加した場合、上
記のように多層プリント基板１１と封止樹脂１５との間
で熱膨張率の差があっても、この熱膨張率差に起因して
作用する応力は、封止樹脂１５が収納部１７の内壁を押
圧する力，或いは封止樹脂１５が収納部１７の内壁から
離間しようとする力，或いは収納部１７の内壁が封止樹
脂１５を押圧する力，或いは収納部１７の内壁が封止樹
脂１５から離間しようとする力として作用する（何れの
力が作用するかは、多層プリント基板１１と封止樹脂１
５の熱膨張率，及び加熱されるか或いは冷却されるかに
応じて決定される）。
【００７０】上記の収納部１７と封止樹脂１５との間に
生じる力は、まとめると図１に矢印Ａで示す力となる。
従って、熱膨張率差に起因して収納部１７（換言すれば
多層プリント基板１１）と封止樹脂１５との間で作用す
る力（Ａ）は、多層プリント基板１１に配設された収納
部１７を押し広げる方向に作用するか、或いは収納部１
７を縮める方向に作用する。即ち、本実施例に係る半導
体装置１０の構成では、多層プリント基板１１と封止樹
脂１５の熱膨張率差に起因して発生する力は、多層プリ
ント基板１１の面方向（矢印Ａで示す方向）に働き、反
りの発生原因となる多層プリント基板１１の面方向に対
して垂直方向（図１に矢印Ｂで示す方向）には作用しな
いか、作用してもその力は僅かなものとなる。従って、
多層プリント基板１１と封止樹脂１５との間に熱膨張率
差が存在しても、多層プリント基板１１に反りが発生す
るのを防止することができる。
【００７１】これにより、半導体装置１０の実装時に加
熱処理が行われても、多層プリント基板１１に反りは発
生しないため、半田ボール１４に引延し方向或いは押し
潰す方向に力が作用するようなことはなく、半田ボール
１４の高さを一定に保つことが可能となり、半田ボール
１４を実装基板に確実に接続させることができる。ま
た、上記のように多層プリント基板１１に反りが生じな
いことにより、多層プリント基板１１或いは封止樹脂１
５にクラックが発生したり、また多層プリント基板１１
から封止樹脂１５が離脱することを防止することができ
る。更に、封止樹脂１５にクラックが発生しないことに
より、耐湿性を向上することができ、水蒸気膨張発生に
よる半導体素子１２の破壊事故等の発生を防止すること
もできる。
【００７２】上記の説明から明らかなように、多層プリ
ント基板１１に反りが発生しないようにするためには、
封止樹脂１５を支持部材１３を含めて半導体素子１２全
体を覆うよう、換言すれば収納部１７全体にわたり封止
樹脂１５を充填するとが重要となる。一般に、半田ボー
ル１４を多層プリント基板１１の実装面１１ｂに配設す
るＢＧＡパッケージ構造の半導体装置では、封止樹脂を
ポッティング処理により充填することが行われている。
従って、収納部１７全体にわたり封止樹脂１５を充填す
るためには、支持部材１３の背面側にも封止樹脂１５が
充填されるよう構成する必要がある。
【００７３】このため、半導体装置１０においては、図
４に示されるように、支持部材１３のダイパッド部２１
の大きさを収納部１７の平面的に見た面積よりも小さく
することにより、ダイパッド部２１と収納部１７の内壁
との間に樹脂挿通孔２７を形成し、この樹脂挿通孔２７
を介してポッティング処理される封止樹脂１５を支持部
材１３の背面側にも充填する構成としていた。
【００７４】しかるに、上記のように形成された樹脂挿
通孔２７ではその面積が小さいため、封止樹脂１５が支
持部材１３の背面側に円滑に充填されないおそれがあ
る。このため、ダイパッド部２１の形状を適宜変更する
ことにより樹脂挿通孔２７の面積を大きくし、封止樹脂
１５が支持部材１３の背面側に円滑に充填されるように
構成することが考えられる。図５は、ダイパッド部２１
の形状を適宜変更することにより樹脂挿通孔２７の面積
を大きくした各構成が示されている。
【００７５】図５（Ａ）に示すのは、サポートバー部２
１を長く延長させ中央部でクロスさせることによりダイ
パッド部２１を構成し、これにより樹脂挿通孔２７の面
積を大きくしたものである。図５（Ｂ）に示すのは、サ
ポートバー部２１を半導体素子１２を支持できる程度ま
で延出させることにより、樹脂挿通孔２７の面積を大き
くしたものである。図５（Ｃ）に示すのは、平行に延出
する２本のバーによりダイパッド部２１を構成すること
により、樹脂挿通孔２７の面積を大きくしたものであ
る。図５（Ｄ）に示すのは、ダイパッド部２１に大きな
孔部２１ａを形成し、この孔部２１ａも樹脂挿通孔２７
として用いた構成のものである。更に、図５（Ｅ）に示
すのは、ダイパッド部２１に小さな孔部２１ａを複数形
成し、この孔部２１ａも樹脂挿通孔２７として用いた構
成のものである。尚、上記した各実施例の他、樹脂挿通
孔２７の面積を大きくする構成は種々考えられる。
【００７６】続いて、本発明の第２実施例である半導体
装置３０について説明する。
【００７７】図６は本発明の第２実施例である半導体装
置３０を示す断面図である。尚、同図において、図１乃
至図４を用いて説明した第１実施例に係る半導体装置１
０と同一構成については同一符号を付してその説明を省
略する。
【００７８】図６に示す半導体装置３０は、支持部材１
３の下部に放熱部材３１を設けたことを特徴とするもの
である。放熱部材３１は、熱伝導性の高い銅或いはアル
ミニウム等により形成されたブロック状の部材である。
この放熱部材３１の上面は支持部材１３の背面に接触す
ることにより放熱部材３１と支持部材１３とは熱的に接
続されている。また、放熱部材３１の下面は封止樹脂１
５から外部に露出された構成とされており、よって外気
と接触した構成となっている。
【００７９】上記構成とされた半導体装置３０では、半
導体素子１２で発生した熱は、支持部材１３を介して放
熱部材３１に熱伝導し、放熱部材３１は上記のように熱
伝導性の高い材料により形成されてるため、熱は封止樹
脂１５から露出した部位に熱伝導してゆき、この露出部
位から半導体装置３０の外部に放熱される。よって、放
熱部材３１を設けることにより半導体素子３０の冷却効
率を向上させることができる。
【００８０】上記のように半導体装置３０に放熱部材３
１を設けた構成としても、収納部１７の内壁と放熱部材
３１との離間部分には封止樹脂１５が充填された構成と
されている。従って、半導体装置３０に熱が印加された
場合、多層プリント基板１１と封止樹脂１５との熱膨張
率差に起因して発生する力の作用する方向は、本実施例
の構成においても多層プリント基板１１の面方向とな
り、多層プリント基板１１に反りが発生するようなこと
はない。
【００８１】続いて、本発明の第３実施例である半導体
装置４０について説明する。
【００８２】図７乃至図９は本発明の第３実施例である
半導体装置４０を示している。図７は半導体装置４０の
断面図であり、図８は半導体装置４０の平面図であり、
また図９は図７におけるＤ−Ｄ線に沿う断面図である。
尚、本実施例においても図１乃至図４を用いて説明した
第１実施例に係る半導体装置１０と同一構成については
同一符号を付してその説明を省略する。
【００８３】前記した第１実施例に係る半導体装置１０
では、半導体素子１２と半田ボール１４とを電気的に接
続するために、多層プリント基板１１の内部に形成され
ているスルーホール１６及び内部電極２０を用いた構成
とされていた。この第１実施例で示した配線構成を取る
ことにより、配線のレイアウトを容易に行うことがで
き、また配線長を従来構成の半導体装置１（図２３参
照）に比べて短くすることができるため半導体装置１０
の電気特性を向上できることは前述した通りである。
しかるに、第１実施例で示した半導体装置１０の配線構
造では、スルーホール１６及び内部電極２０を多層プリ
ント基板１１の内部に形成せねばならず、多層プリント
基板１１の製造が面倒となり、またスループットも低下
するおそれがある。
【００８４】そこで、本実施例に係る半導体装置４０で
は、半導体素子１２と半田ボール１４とを電気的に接続
する配線として、貫通孔である収納部１７の内壁部に内
壁配線４１を形成したことを特徴とするものである。こ
の内壁配線４１は、図１０に拡大して示すように、収納
部１７の内壁部に形成された溝部４２と、この溝部４２
の内部に配設された導電部材４３（例えば銅薄膜）とに
より構成されている。また、導電部材４３の上端部は環
状凹部１８内に形成されている電極部１９に接続されて
おり、導電部材４３の下端部は外部接続用パッド２５に
接続された配線４４に接続されている。上記のように、
半導体素子１２と半田ボール１４とを接続する配線とし
て、収納部１７に形成された内壁配線４１を用いた構成
とすることにより、従来構成の半導体装置１（図２３参
照）のように半導体素子３と半田ボール４を接続するの
に配線パターン６をプリント基板２の外周まで引き回し
て接続する必要となくなる。即ち、本実施例に係る半導
体装置４０の配線構造では、多層プリント基板１１の中
央部に形成された貫通孔を利用して内壁配線４１を配設
することにより、内壁配線４１の配線長を短くすること
ができ、よって半導体素子１２から半田ボール１４に至
るまでの配線のインダクタンスを低減することができ
る。このように、配線のインダクタンスを低減できるこ
とにより、半導体装置４０の処理速度を向上させること
ができる。
【００８５】また、内壁配線４１を収納部１７の内壁部
に形成された溝部４２と、この溝部４２の内部に配設さ
れる導電部材４３とにより構成したことにより、容易に
内壁配線４１を形成することができる。具体的には、導
電部材４３の形成はメッキ法等の比較的簡単な処理によ
り形成することができる。従って、内壁配線４１の形成
は効率よくかつ高いスループットで形成するとができ
る。
【００８６】更に、導電部材４３は溝部４２の内部に配
設されるため、導電部材４３が収納部１７の内壁から突
出するようなことはなく、封止樹脂１５の充填に際し内
壁配線４１が邪魔になるようなことはない。
【００８７】一方、本実施例においても支持部材１３は
導電性部材により形成されており、図９に示すように多
層プリント基板１１の内部にサポートバー部２２が延出
し固定された構成となっている。また、この支持部材１
３と半田ボール１４との電気的接続は、多層プリント基
板１１に形成されたスルーホール１６を用いて直接サポ
ートバー部２２と半田ボール１４とを電気的に接続する
構造が取られていた。しかるに、上記構成では細く長く
延出したサポートバー部２２を配線として用いているた
め、インダクタンスの低減という面では十分ではない。
【００８８】そこで、図１１に示されるように、多層プ
リント基板１１の内部に広い面積を有する内部配線層４
４を形成し、この内部配線層４４に支持部材１３を接続
される構成としてもよい。このように、配設面積が広い
内部配線層４４はインダクタンスが低く、内部配線層４
４を収納部１７に近接した位置まで延在するよう構成す
ることにより、支持部材１３を構成するサポートバー部
２２の長さを短くすることができ、これによってもイン
ダクタンスの低減を図ることができる。
【００８９】尚、内部配線層４４と半田ボール１４との
電気的接続はスルーホールを用いて行うが、内部配線層
４４は上記のようにその配設面積が広いため、スルーホ
ールの形成位置を自由度を持って設定することができ
る。また、上記した支持部材１３と内部配線層４４とを
一体的に形成することも可能であり、一体的に形成する
ことにより製造工数の低減を図ることができる。
【００９０】図１２は、本発明の第４実施例である半導
体装置５０を示している。
【００９１】尚、同図に示す半導体装置５０において、
図７乃至図１０を用い説明した第３実施例に係る半導体
装置４０と同一構成部分については同一符号を付してそ
の説明を省略する。
【００９２】図１及び図７に示す半導体装置１０，４０
では、封止樹脂１５が多層プリント基板１１の上面１１
ａのみに突出する構成とされていた。前記したように、
封止樹脂１１をポッティングにより形成する場合、どう
してもある程度の樹脂は多層プリント基板１１の上面１
１ａに突出してしまう。
【００９３】しかるに、封止樹脂１１の多層プリント基
板１１の上面１１ａに突出した部分は、従来構成の半導
体装置１に配設された封止樹脂７と同様に、加熱処理を
行った場合に多層プリント基板１１を反らせる原因とな
る。
【００９４】そこで本実施例に係る半導体装置４０で
は、封止樹脂１５を多層プリント基板１１の上面１１ａ
ばかりでなく（上面に突出した封止樹脂１５を参照符号
１５ａで示す）、多層プリント基板１１の実装面１１ｂ
（下面）にも突出するよう構成したことを特徴とするも
のである。このように、多層プリント基板１１の実装面
１１ｂにも封止樹脂１５を突出形成することにより（実
装面から突出した部分を参照符号１５ｂで示す）、封止
樹脂１５は多層プリント基板１１の上面１１ａ及び実装
面１１ｂを各突出部１５ａ，１５ｂにより両側から挟持
した構成となる。
【００９５】このように、封止樹脂１５が多層プリント
基板１１の実装面１１ｂにも突出するよう構成したこと
により、封止樹脂１５は多層プリント基板１１に略対象
な形状で配設されることとなり、上下のバランスが均一
化した構成となる。
【００９６】よって、半導体装置５０に加熱処理が実施
された場合、封止樹脂１５と多層プリント基板１１との
熱膨張率差に起因して発生する応力は、突出部１５ａと
突出部１５ｂとが略対象に配設されているため、突出部
１５ａに起因して発生する応力と、突出部１５ｂに起因
して発生する応力とは、その方向が逆でかつ略等しい大
きさの力となる。従って、多層プリント基板１１の上面
１１ａに作用する応力と実装面１１ｂに作用する応力は
相互に相殺され、全体として均衡するため多層プリント
基板１１に発生する反りを防止することができる。
【００９７】図１３は、本発明の第５実施例である半導
体装置６０を示している。
【００９８】尚、同図に示す半導体装置６０において
も、図７乃至図１０を用い説明した第３実施例に係る半
導体装置４０と同一構成部分については同一符号を付し
てその説明を省略する。
【００９９】図７を用いて説明した第３実施例に係る半
導体装置４０では、半導体素子１２と半田ボール１４と
を電気的に接続する配線として、収納部１７の内壁部に
内壁配線４１を形成した。
【０１００】本実施例に係る半導体装置６０では、この
内壁配線４１に代えて、半導体素子１２と半田ボール１
４とを電気的に接続する配線としてスルーホール６１を
用いたことを特徴とするものである。このスルーホール
６１の形成位置は、ワイヤ２６が電極部１９にワイヤボ
ンディングされる位置よりも収納部１７に近い位置に選
定されている。
【０１０１】このように、ワイヤ２６のワイヤボンディ
ング位置よりも収納部１７に近い位置に、半導体素子１
２と半田ボール１４とを電気的に接続するスルーホール
６１を形成することにより、内壁配線４１を形成した半
導体装置４０と同様に半導体素子１２から半田ボール１
４に至るまでの配線長を短くすることができ、よって配
線のインダクタンスを低減でき、半導体装置６０の電気
的特性を向上することができる（特に高速化を図ること
ができる）。
【０１０２】図１４は、本発明の第６実施例である半導
体装置７０を示している。
【０１０３】尚、同図に示す半導体装置６０において、
図７乃至図１０及び図１２を用いて説明した第３実施例
に係る半導体装置４０及び第４実施例に係る半導体装置
５０と同一構成部分については同一符号を付してその説
明を省略する。
【０１０４】本実施例に係る半導体装置７０は、図１３
を用いて説明した第５実施例に係る半導体装置６０に、
図１２を用いて説明した第４実施例に係る半導体装置５
０の構成を適用したものである。具体的には、第５実施
例に係る半導体装置６０において、封止樹脂１５を多層
プリント基板１１の上面１１ａばかりでなく、多層プリ
ント基板１１の実装面１１ｂにも突出するよう構成した
ことを特徴とするものである。よって、本実施例に係る
半導体装置７０によれば、多層プリント基板１１に発生
する反りを防止することができる。
【０１０５】続いて、本発明に係る半導体装置の製造方
法について説明する。尚、ここでは前記した第３実施例
に係る半導体装置４０の製造方法を例に挙げて説明する
ものとする。また、以下説明する半導体装置４０の製造
方法において、図７乃至図１０を用いて説明した半導体
装置４０と同一構成部分については同一符号を付して説
明するものとする。
【０１０６】半導体装置４０を製造するには、先ず多層
プリント基板１１を製造する。図１５乃至図１６は多層
プリント基板１１を製造する多層プリント基板形成工程
を示している。
【０１０７】本実施例に係る多層プリント基板１１は３
層（上部，中部，下部）のプリント基板単体層８１〜８
３を積層した構造とされている。多層プリント基板１１
を製造するには、先ず各プリント基板単体層８１〜８３
を製造する。図１５は、上部プリント基板単体層８１を
形成する方法を示している。
【０１０８】上部プリント基板単体層８１を形成するに
は、ガラス−エポキシ製の平板状基材８４を用意し、図
１５（Ａ）に示すように、先ず平板状基材８４の上面に
凹部８５を形成する。続いて、この凹部１８内に導電性
部材（例えば銅）よりなる導電膜８５を形成する。この
導電膜８５の形成においては、例えばメッキ法或いは印
刷法等を適用することができる。
【０１０９】上記のように凹部１８内に導電膜８５が形
成されると、図１５（Ｂ）に示されるように電極部１９
の形成位置にレジスト８７を配設し、続いてエッチング
処理を行うことにより、図１５（Ｃ）に示されるように
レジスト８７が配設されている部位以外の導電膜８５を
除去し、更にレジスト８７を除去することにより図１５
（Ｄ）に示されるように凹部１８内に電極部１９が形成
される。
【０１１０】上記のように電極部１９が形成されると、
続いて収納部１７の形成位置に貫通孔８８を形成するこ
とにより、図１５（Ｅ）に示される上部プリント基板単
体層８１が形成される。平板状基材８４の上面に形成さ
れた凹部８５は、貫通孔８８が形成されることにより環
状凹部１８となる。
【０１１１】また、中部プリント基板単体層８１を形成
するには、図１６（Ａ）に示すように銅等の導電性金属
板９０を用意し、この導電性金属板９０に対して例えば
プレス加工を行うことによりダイパッド部２１，サポー
トバー部２２を有する支持部材１３を形成する。尚、図
５を用いて説明したように、樹脂挿通孔２７を大きくす
るための構成は、このプレス加工時に同時に形成する。
【０１１２】続いて、収納部１７の形成位置に予め貫通
孔９１，９２が形成されたガラス−エポキシ製の平板状
基材９３，９４を用意し、この一対の平板状基材９３，
９４間に支持部材１３を介装した状態で加熱圧着処理を
行うことにより中部プリント基板単体層８１を形成す
る。
【０１１３】尚、下部プリント基板単体層８３の製造方
法は、前記した上部プリント基板単体層８１の製造方法
と略同一であり、異なる点は下部プリント基板単体層８
３（予め貫通孔９８が形成されている）の形成において
は凹部８５を形成しない点と、導電膜を平板状基材９５
（図１７参照）の背面側に形成することにより外部接続
用パッド２５を形成する点である。よって、下部プリン
ト基板単体層８３の具体的製造方法の説明は省略する。
【０１１４】上記のようにプリント基板単体層８１〜８
３が夫々形成されると、続いて図１７に示されるように
各プリント基板単体層８１〜８３を積層し、治具９６，
９７を用いて各プリント基板単体層８１〜８３を圧着す
ると共に、加熱処理を行うことによりプリント基板単体
層８１〜８３を接合する。以上の処理を実施することに
より、図１８に示す多層プリント基板本体１００が形成
される。
【０１１５】多層プリント基板本体１００は、各プリン
ト基板単体層８１〜８３が加熱接合されることにより、
各平板状基材８４，９３〜９５が一体化した構造となっ
ており、また一体化した状態で各平板状基材８４，９３
〜９５に形成されている貫通孔８８，９１，９２，９８
は連通されて収納部１７が形成される。
【０１１６】上記のように多層プリント基板本体１００
が形成されると、続いて内壁配線４１の形成が行われ
る。図１９は内壁配線４１の形成方法を示している。内
壁配線４１を形成するには、先ず図１９（Ａ）に示すよ
うに、収納部１７の内壁に複数の溝部４２を形成する。
この溝部４２は例えば機械加工等により形成され、また
その形成位置は環状凹部１８に複数形成されている電極
部１９の配設位置に対応するよう選定されている。
【０１１７】上記のように収納部１７の内壁に溝部４２
が形成されると、この溝部４２内に導電部材４３を形成
する。この導電部材４３は、例えば銅（Ｃｕ）により形
成され、例えばスパッタリング法，メッキ法等を用いて
形成する。この導電部材４３は、その上端が電極部１９
に接続され、下端が所定の外部接続用パッド２５と接続
される（図１９では、導電部材４３が収納部１７に一番
近い外部接続用パッド２５と接続された状態を示してい
る）。以上の説明してきた多層プリント基板形成工程を
実施することにより、図１９（Ｂ）に示す多層プリント
基板１１が形成される。このように、内壁配線４１の形
成は溝部４２を形成し、この溝部４２に導電部材４３を
形成するだけの作業であるため容易に形成することがで
きる。
【０１１８】多層プリント基板形成工程が終了すると、
多層プリント基板１１に半導体素子１２を搭載する半導
体素子搭載工程が実施される。図２０は半導体素子搭載
工程を示す図である。
【０１１９】半導体素子１２を多層プリント基板１１に
搭載するには、先ず収納部１７内に配設されている支持
部材１３の上面に、例えば導電性樹脂（接着剤）よりな
るダイ付け材２３を配設する。続いて、このダイ付け材
２３の上部に半導体素子１２を配設するとにより、半導
体素子１２を支持部材１３に接着し固定する。この固定
状態において、半導体素子１２の背面に形成されている
電極パッド（例えばグランドパッド）は導電性金属によ
り形成された支持部材１３と電気的に接続される。
【０１２０】上記のように半導体素子１２が支持部材１
３に搭載されると、続いてワイヤボンディング処理が実
施され、半導体素子１２の上面に形成されている電極パ
ッド２４と、多層プリント基板１１に形成されている電
極部１９との間にワイヤ２６が配設される。この際、電
極部１９は多層プリント基板１１に形成された環状凹部
１８内に形成されているため、電極パッド２４と電極部
１９とは近接しており、ワイヤ２６のボンディング処理
を容易に行うことができる。
【０１２１】上記した半導体素子搭載工程が終了する
と、続いて半導体素子１２を封止する封止樹脂１５を多
層プリント基板１１に形成する樹脂充填工程が実施され
る。図２１は樹脂充填工程後の状態を示す図である。
【０１２２】封止樹脂１５としてはエポキシ系の樹脂を
用いており、本実施例においては、ポッティング法を用
いて封止樹脂１５を多層プリント基板１１に形成する方
法が採用されている。具体的には、封止樹脂１５となる
樹脂は収納部１７の上部より滴下される。
【０１２３】前記したように支持部材１３は、収納部１
７の内壁とダイパッド部２１との間に樹脂挿通孔２７
（図４参照）が形成されるよう構成されているため、ポ
ッティングされた樹脂はこの樹脂挿通孔２７を通り支持
部材１３の背面側にも充填されていく。従って、封止樹
脂１５は支持部材１３を含む半導体素子１２の全体を覆
うよう配設される。
【０１２４】このように、支持部材１３を含む半導体素
子１２の全体を覆うよう配設することにより、多層プリ
ント基板１１と封止樹脂１５との間に熱膨張率差が存在
しても、多層プリント基板１１に反りが発生しないこと
は前記した通りである。
【０１２５】上記の樹脂充填工程が終了すると、続いて
多層プリント基板１１に半田ボール１４を配設する外部
電極形成工程が実施される。本実施例においては、予め
均一の径を有する半田ボール体を用意し、この半田ボー
ル体を多層プリント基板１１の実装面１１ｂに形成され
ている外部接続用パッド２５に加熱しつつ接続する。
尚、本実施例においては、外部接続端子を半田ボール１
４により構成した例を示したが、半田ボール１４に代え
てピン状部材を外部接続端子として用いることも可能で
ある。このピン状部材を外部接続端子として用いる場合
には、外部電極形成工程においてピン状部材を外部接続
用パッド２５に半田付けにより接合する。
【０１２６】以上の各工程を実施することにより、図２
２に示される半導体装置４０が形成される。上記の半導
体装置４０の製造方法において、多層プリント基板１１
を形成する多層プリント基板形成工程では、半導体素子
１２の配設位置（即ち、収納部１７の形成位置）に貫通
孔８８，９１，９２，９８が形成されたプリント基板単
体層８１〜８３を製造し、このプリント基板単体層８１
〜８３を所定位置に支持部材１３を介装した状態で複数
積層し、その上で各プリント基板単体層８１〜８３を接
合することにより、半導体素子１２が収納される収納部
１７の形成及び支持部材１３の配設を容易に行うことが
できる。
【０１２７】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。
【０１２８】請求項１記載の発明によれば、基板に収納
部及び支持部材を設けることにより、基板の内部に半導
体素子を収納し、かつ封止樹脂を支持部材を含む半導体
素子全体を覆うよう配設することにより、封止樹脂は基
板の表面ばかりでなく基板に形成された収納部内にも配
設された構成となる。
【０１２９】従って、半導体装置に熱を印加した場合、
基板と封止樹脂との間で熱膨張率の差があっても、この
熱膨張率差に起因して作用する応力は、封止樹脂が収納
部の内壁を押圧する力，或いは封止樹脂が収納部の内壁
から離間しようとする力，或いは収納部の内壁が封止樹
脂を押圧する力，或いは収納部の内壁が封止樹脂から離
間しようとする力として作用する（何れの力が作用する
かは、基板と封止樹脂の熱膨張率，及び加熱されるか或
いは冷却されるかに応じて決定される）。
【０１３０】上記のように、熱膨張率差に起因して収納
部（換言すれば基板）と封止樹脂との間で作用する力
は、基板に配設された収納部を押し広げる方向に作用す
るか、或いは収納部を縮める方向に作用するため、この
力により基板が反るようなことはない。従って、半導体
装置の実装時に外部接続端子の高さを一定に保つことが
可能となり、外部接続端子に引延し方向或いは押し潰す
方向に力が作用するようなことはなく、外部接続端子を
実装基板に確実に接続させることができる。
【０１３１】また、上記のように基板に反りが生じない
ことにより、基板或いは封止樹脂にクラックが発生した
り、また基板から封止樹脂が離脱することを防止するこ
とができる。
【０１３２】また、請求項２記載の発明によれば、収納
部を基板に形成された貫通孔により構成したことによ
り、収納部の形成を容易に行うことができる。また、封
止樹脂を基板の上面から実装面（背面）にかけて全体に
わたり配設することができるため、封止樹脂の配設バラ
ンスが良好となり、更に基板に発生する反りを防止する
ことができる。
【０１３３】また、請求項３記載の発明によれば、外部
接続端子を半田ボールにより構成したことにより、半導
体装置を実装基板に実装する際の実装性の向上を図るこ
とができると共に、半田ボールは比較的低コストである
ため製品コストの低減を図ることができる。
【０１３４】また、請求項４及び５記載の発明によれ
ば、基板を多層プリント基板により構成したことによ
り、基板内に形成される内層配線を用いて配線の引き回
しを行うことができるため、配線設計を容易に行うこと
ができる。また、半導体素子と外部接続端子との電気的
接続を短い距離で行うことができるため、インダクタン
スの低減を図ることができ、配線間の相互干渉に起因し
た動作不良等の発生を防止することができる。
【０１３５】また、請求項６記載の発明によれば、支持
部材をサポートバー部が基板に固定されることにより収
納部内に固定されるダイパッドにより構成したことによ
り、支持部材を容易に基板に配設することができる。
【０１３６】また、請求項７記載の発明によれば、支持
部材に封止樹脂の装填時に封止樹脂を支持部材の背面側
に進行するための樹脂挿通孔を形成したことにより、例
えばポッティングにより封止樹脂を収納部の上部より装
填する場合においても、封止樹脂を支持部材の背面側に
確実に装填することができる。
【０１３７】また、請求項８記載の発明によれば、一面
が支持部材と熱的に接続されると共に他面が封止樹脂よ
り外部に露出する放熱部材を支持部材の下部に設けたこ
とにより、半導体素子で発生した熱を支持部材及び放熱
部材を介して半導体装置の外部に放熱することができる
ため、半導体素子の冷却効率を向上させることができ
る。
【０１３８】また、請求項９記載の発明によれば、支持
部材を導電性金属により形成すると共に多層プリント基
板に支持部材と接続される導電層を内設したことによ
り、支持部材を配線としても機能させることができ、配
線の自由度を向上させることができる。
【０１３９】また、請求項１０記載の発明によれば、半
導体素子と外部電極を接続する内壁配線を貫通孔の内壁
部に形成することにより、従来のように半導体素子と外
部電極を接続するのに配線パターンを基板の外周まで引
き回して接続していた構成に比べ、内壁配線はその配線
長を短くすることができるため、インダクタンスの低減
を図ることができ、半導体装置の高速化に寄与すること
ができる。
【０１４０】また、請求項１１記載の発明によれば、内
壁配線を貫通孔の内壁部に形成された溝部と、この溝部
の内部に配設された導電部材とにより構成したことによ
り、容易に内壁配線を形成することができる。また、導
電部材は溝部内に配設されるため、封止樹脂の充填に際
し内壁配線が邪魔になるようなことはない。
【０１４１】また、請求項１２記載の発明によれば、基
板に環状凹部を形成し、この環状凹部内に半導体素子と
ワイヤにより接続される電極部を形成したことにより、
半導体素子を基板に形成された収納部内に固定する構成
としても、電極部は半導体素子に近い位置に形成される
ため、半導体素子と電極部のワイヤ接続を確実に行うこ
とができる。
【０１４２】また、請求項１３記載の発明によれば、封
止樹脂を基板の上面及び下面より突出するよう形成した
ことにより、封止樹脂は基板の両面を挟持した構成とな
り、基板に発生する反りを規制する機能を奏する。
【０１４３】また、請求項１４記載の発明方法では、多
層プリント基板を形成する多層プリント基板形成工程に
おいて、半導体素子の配設位置に孔部が形成されたプリ
ント基板単体層を製造し、このプリント基板単体層を所
定位置に支持部材を介装した状態で複数積層した上で各
プリント基板単体層を接合することにより、半導体装置
が収納される貫通孔、及び貫通孔に配設される支持部材
の配設を容易に行うことができる。
【０１４４】更に、請求項１５記載の発明方法によれ
ば、複数のプリント基板単体層を所定位置に該支持部材
を介装した状態で積層し、積層された各プリント基板単
体層を接合した後、プリント基板単体層が積層されるこ
とにより形成される貫通孔の内壁に複数の溝部を形成
し、この溝部に導電性部材を配設することにより、請求
項１０記載の内壁配線を容易に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の断面図
である。
【図２】本発明の第１実施例である半導体装置の平面図
である。
【図３】第１実施例である半導体装置において、封止樹
脂及び半導体チップを取り除いた状態の断面図である。
【図４】図３に示す半導体装置の平面図である。
【図５】ダイパッド部の形状を適宜変更することにより
樹脂挿通孔の面積を大きくした構成の支持部材を示す図
である。
【図６】本発明の第２実施例である半導体装置を示す断
面図である。
【図７】本発明の第３実施例である半導体装置の断面図
である。
【図８】本発明の第３実施例である半導体装置の平面図
である。
【図９】図７におけるＤ−Ｄ線に沿う断面図である。
【図１０】内壁配線を拡大して示す図である。
【図１１】支持部材の変形例を示す図である。
【図１２】本発明の第４実施例である半導体装置の断面
図である。
【図１３】本発明の第５実施例である半導体装置の断面
図である。
【図１４】本発明の第６実施例である半導体装置の断面
図である。
【図１５】本発明の一実施例である半導体装置の製造方
法の内、多層プリント基板形成工程を説明するための図
である。
【図１６】本発明の一実施例である半導体装置の製造方
法の内、多層プリント基板形成工程を説明するための図
である。
【図１７】本発明の一実施例である半導体装置の製造方
法の内、多層プリント基板形成工程を説明するための図
である。
【図１８】本発明の一実施例である半導体装置の製造方
法の内、多層プリント基板形成工程を説明するための図
である。
【図１９】本発明の一実施例である半導体装置の製造方
法の内、多層プリント基板形成工程を説明するための図
である。
【図２０】本発明の一実施例である半導体装置の製造方
法の内、半導体素子搭載工程を説明するための図であ
る。
【図２１】本発明の一実施例である半導体装置の製造方
法の内、樹脂充填工程を説明するための図である。
【図２２】本発明の一実施例である半導体装置の製造方
法の内、外部電極形成工程を説明するための図である。
【図２３】従来の半導体装置の一例を説明するための図
である。
【符号の説明】
１０，３０，４０，５０，６０，７０ 半導体装置 １１ 多層プリント基板 １１ａ 上面 １１ｂ 実装面（下面） １２ 半導体素子 １３ 支持部材 １４ 半田ボール １５ 封止樹脂 １６，６１ スルーホール １７ 収納部 １８ 環状凹部 １９ 電極部 ２０ 内部配線 ２１ ダイパッド部 ２２ サポートバー部 ２４ 電極パッド ２６ ワイヤ ２７ 樹脂挿通孔 ３１ 放熱部材 ４１ 内壁配線 ４２ 溝部 ４３ 導電部材 ４４ 内部配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｎ Ｊ (72)発明者 青木 強 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山口 一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大竹 幸喜 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 該半導体素子が配設されると共に、実装面に該半導体素
    子と電気的に接続される外部接続端子が配設されてなる
    基板と、 該半導体素子を封止するよう該基板に配設される封止樹
    脂とを具備する半導体装置において、 該基板に、内部に該半導体素子を収納する収納部を形成
    し、 該収納部内に該半導体素子が固定されるよう、該半導体
    装置を該収納部内で支持する支持部材を該基板に設け、 かつ、該支持部材を含む該半導体素子全体を覆うよう該
    封止樹脂を配設した構成としたことを特徴とする半導体
    装置。
  2. 【請求項２】 該収納部を、該基板に形成された貫通孔
    により構成したことを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 該外部接続端子を、半田ボールにより構
    成したことを特徴とする請求項１または２記載の半導体
    装置。
  4. 【請求項４】 該基板を、多層プリント基板により構成
    したことを特徴とする請求項１乃至３のいずれかに記載
    の半導体装置。
  5. 【請求項５】 該半導体素子と該外部接続端子との電気
    的接続を、該多層プリント基板内に配設される内部配線
    を用いて行うことを特徴とする請求項４記載の半導体装
    置。
  6. 【請求項６】 該支持部材は、サポートバー部が該基板
    に固定されることにより該収納部内に固定されるダイパ
    ッドであることを特徴とする請求項１乃至５のいずれか
    に記載の半導体装置。
  7. 【請求項７】 該支持部材に、該封止樹脂の装填時に該
    封止樹脂を該支持部材の背面側に進行するための樹脂挿
    通孔を形成したことを特徴とする請求項１乃至６のいず
    れかに記載の半導体装置。
  8. 【請求項８】 該支持部材の下部に、一面が該支持部材
    と熱的に接続されると共に、他面が該封止樹脂より外部
    に露出する放熱部材を設けたことを特徴とする請求項１
    乃至７のいずれかに記載の半導体装置。
  9. 【請求項９】 該支持部材を導電性金属により形成する
    と共に、該多層プリント基板に該支持部材と接続される
    導電層を内設してなることを特徴とする請求項１乃至８
    のいずれかに記載の半導体装置。
  10. 【請求項１０】 該貫通孔の内壁部に、該半導体素子と
    該外部電極を接続する内壁配線を形成したことを特徴と
    する請求項２乃至９のいずれかに記載の半導体装置。
  11. 【請求項１１】 該内壁配線は、該貫通孔の内壁部に形
    成された溝部と、該溝部の内部に配設された導電部材と
    により構成されることを特徴とする請求項１０記載の半
    導体装置。
  12. 【請求項１２】 該基板に環状凹部を形成し、該環状凹
    部内に該半導体素子とワイヤにより接続される電極部を
    形成してなること特徴とする請求項１乃至１１のいずれ
    かに記載の半導体装置。
  13. 【請求項１３】 該封止樹脂を、該基板の上面及び下面
    より突出するよう形成してなることを特徴とする請求項
    １乃至１２のいずれかに記載の半導体装置。
  14. 【請求項１４】 支持部材に支持される半導体素子及び
    外部接続端子が配設されると共に、該半導体素子から該
    外部接続端子に至る電極及び配線が形成される多層プリ
    ント基板を形成する多層プリント基板形成工程と、 該支持部材に該半導体素子を搭載すると共に、該半導体
    素子と該多層プリント基板に形成されている電極部とを
    電気的に接続する半導体素子搭載工程と、 該半導体素子を封止する封止樹脂を成形する樹脂充填工
    程と、 該多層プリント基板に該外部電極を配設する外部電極形
    成工程とを有し、 該多層プリント基板形成工程において、 先ず、該半導体素子の配設位置に孔部が形成されると共
    に、所定位置に配線が形成されたプリント基板単体層を
    製造し、 次に、複数の該プリント基板単体層を所定位置に該支持
    部材を介装した状態で積層し、 次に、積層された各プリント基板単体層を接合すること
    を特徴とする半導体装置の製造方法。
  15. 【請求項１５】 該多層プリント基板形成工程におい
    て、 複数の該プリント基板単体層を所定位置に該支持部材を
    介装した状態で積層し、積層された各プリント基板単体
    層を接合した後、 該プリント基板単体層が積層されることにより形成され
    る貫通孔の内壁に複数の溝部を形成し、 次に該溝部に導電性部材を配設することを特徴とする請
    求項１４記載の半導体装置の製造方法。
JP6181630A 1994-08-02 1994-08-02 半導体装置及びその製造方法 Withdrawn JPH0846085A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6181630A JPH0846085A (ja) 1994-08-02 1994-08-02 半導体装置及びその製造方法
US08/819,806 US5920117A (en) 1994-08-02 1997-03-18 Semiconductor device and method of forming the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6181630A JPH0846085A (ja) 1994-08-02 1994-08-02 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0846085A true JPH0846085A (ja) 1996-02-16

Family

ID=16104135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6181630A Withdrawn JPH0846085A (ja) 1994-08-02 1994-08-02 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5920117A (ja)
JP (1) JPH0846085A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110941A (ja) * 1999-10-06 2001-04-20 Meito Chin 半導体デバイス
JP2002100872A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002100873A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002100871A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002100876A (ja) * 2000-07-21 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002100874A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271031A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271033A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271029A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271034A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271032A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271030A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
KR100708044B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
JP2016174094A (ja) * 2015-03-17 2016-09-29 住友電工デバイス・イノベーション株式会社 半導体組立体
JP2017059757A (ja) * 2015-09-18 2017-03-23 日本電気株式会社 半導体装置および半導体装置の製造方法
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
WO2020203824A1 (ja) * 2019-03-29 2020-10-08 京セラ株式会社 電子素子実装用基板、および、電子装置
JP7058813B1 (ja) * 2021-08-25 2022-04-22 三菱電機株式会社 半導体装置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6674163B1 (en) * 1998-08-18 2004-01-06 Oki Electric Industry Co., Ltd. Package structure for a semiconductor device
US6034425A (en) * 1999-03-17 2000-03-07 Chipmos Technologies Inc. Flat multiple-chip module micro ball grid array packaging
US6329228B1 (en) * 1999-04-28 2001-12-11 Citizen Watch Co., Ltd. Semiconductor device and method of fabricating the same
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
US7211877B1 (en) * 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
US6744124B1 (en) * 1999-12-10 2004-06-01 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
US7595547B1 (en) * 2005-06-13 2009-09-29 Vishay-Siliconix Semiconductor die package including cup-shaped leadframe
JP3446826B2 (ja) * 2000-04-06 2003-09-16 沖電気工業株式会社 半導体装置及びその製造方法
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CA2390627C (en) * 2001-06-18 2007-01-30 Research In Motion Limited Ic chip packaging for reducing bond wire length
US6790710B2 (en) 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US6876553B2 (en) * 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6614660B1 (en) * 2002-04-30 2003-09-02 Ultratera Corporation Thermally enhanced IC chip package
JP3539952B2 (ja) * 2002-06-13 2004-07-07 沖電気工業株式会社 レベル識別回路
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
TW200644204A (en) * 2005-06-07 2006-12-16 Phoenix Prec Technology Corp Substrate structure of semiconductor package
US7521793B2 (en) * 2005-09-26 2009-04-21 Temic Automotive Of North America, Inc. Integrated circuit mounting for thermal stress relief useable in a multi-chip module
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US20080032454A1 (en) * 2006-08-07 2008-02-07 Matthew Romig Thermally Enhanced BGA Package Substrate Structure and Methods
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
CN109560183B (zh) * 2015-04-29 2020-04-17 光宝光电(常州)有限公司 多层式电路板及发光二极管封装结构
US11646240B2 (en) * 2021-02-03 2023-05-09 Nvidia Corporation Through-hole mounted semiconductor assemblies
JP7528865B2 (ja) * 2021-05-27 2024-08-06 株式会社デンソー 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772986B2 (ja) * 1989-09-29 1998-07-09 株式会社日立製作所 半導体装置
JPH03268457A (ja) * 1990-03-19 1991-11-29 Fujitsu Ltd 半導体装置
JPH048756A (ja) * 1990-04-27 1992-01-13 Aica Kogyo Co Ltd 封止用樹脂組成物
JPH04129254A (ja) * 1990-09-20 1992-04-30 Nec Kyushu Ltd 半導体装置用パッケージ
JPH04164361A (ja) * 1990-10-29 1992-06-10 Nec Corp 樹脂封止型半導体装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH0613485A (ja) * 1991-09-04 1994-01-21 Hitachi Ltd 半導体装置の製造方法
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US9060446B2 (en) 1999-09-02 2015-06-16 Ibiden Co., Ltd. Printed circuit board
JP2002100873A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002100871A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US7978478B2 (en) 1999-09-02 2011-07-12 Ibiden Co., Ltd. Printed circuit board
JP2002100874A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US8830691B2 (en) 1999-09-02 2014-09-09 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US8780573B2 (en) 1999-09-02 2014-07-15 Ibiden Co., Ltd. Printed circuit board
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US8107253B2 (en) 1999-09-02 2012-01-31 Ibiden Co., Ltd. Printed circuit board
US8331102B2 (en) 1999-09-02 2012-12-11 Ibiden Co., Ltd. Printed circuit board
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7995352B2 (en) 1999-09-02 2011-08-09 Ibiden Co., Ltd. Printed circuit board
US7881069B2 (en) 1999-09-02 2011-02-01 Ibiden Co., Ltd. Printed circuit board
JP2002100872A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2001110941A (ja) * 1999-10-06 2001-04-20 Meito Chin 半導体デバイス
JP2002100876A (ja) * 2000-07-21 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271030A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271032A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271034A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271029A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271033A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271031A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
KR100708044B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지
JP2016174094A (ja) * 2015-03-17 2016-09-29 住友電工デバイス・イノベーション株式会社 半導体組立体
JP2017059757A (ja) * 2015-09-18 2017-03-23 日本電気株式会社 半導体装置および半導体装置の製造方法
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
WO2020203824A1 (ja) * 2019-03-29 2020-10-08 京セラ株式会社 電子素子実装用基板、および、電子装置
JPWO2020203824A1 (ja) * 2019-03-29 2020-10-08
CN113614905A (zh) * 2019-03-29 2021-11-05 京瓷株式会社 电子元件安装用基板以及电子装置
CN113614905B (zh) * 2019-03-29 2025-01-21 京瓷株式会社 电子元件安装用基板以及电子装置
US12249546B2 (en) 2019-03-29 2025-03-11 Kyocera Corporation Electronic element mounting substrate and electronic device
JP7058813B1 (ja) * 2021-08-25 2022-04-22 三菱電機株式会社 半導体装置
WO2023026381A1 (ja) * 2021-08-25 2023-03-02 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US5920117A (en) 1999-07-06

Similar Documents

Publication Publication Date Title
JPH0846085A (ja) 半導体装置及びその製造方法
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
JP3685947B2 (ja) 半導体装置及びその製造方法
US6563217B2 (en) Module assembly for stacked BGA packages
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US6265783B1 (en) Resin overmolded type semiconductor device
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US6972479B2 (en) Package with stacked substrates
JP4454181B2 (ja) 半導体装置
US8304922B2 (en) Semiconductor package system with thermal die bonding
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JPH07321250A (ja) 熱伝導体を備える玉格子アレー集積回路パッケージ
JPH07169872A (ja) 半導体装置及びその製造方法
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
US6643136B2 (en) Multi-chip package with embedded cooling element
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
CN1319138C (zh) 封装的半导体器件的形成方法
JP2001085603A (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JP3450477B2 (ja) 半導体装置及びその製造方法
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
JPH09330994A (ja) 半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002