JPH06276384A

JPH06276384A - 線密度変換回路

Info

Publication number: JPH06276384A
Application number: JP5064305A
Authority: JP
Inventors: Masanori Asakura; 正則朝倉
Original assignee: Murata Machinery Ltd
Current assignee: Murata Machinery Ltd
Priority date: 1993-03-23
Filing date: 1993-03-23
Publication date: 1994-09-30

Abstract

(57)【要約】【目的】メモリの記憶容量を大きくすることなく、入
力画データの線密度を所定倍の線密度に変換して出力す
る。【構成】画素データＤX を１ライン分一時的に記憶す
るためのシフトレジスタ１４を設け、その入力側には判
定処理回路１３からの画素データＤX を入力する。シフ
トレジスタ１４の出力側と入力側とを、データ信号線１
５を介して接続する。シフトレジスタ１４からプリンタ
１０へ画素データＤX を出力する際に、その出力画素デ
ータＤX をデータ信号線１５を介してシフトレジスタ１
４へ再度入力させる。従って、シフトレジスタ１４内の
１ライン分の画素データＤX の出力が終了しても、シフ
トレジスタ１４内には出力された１ライン分の画素デー
タＤX と同一の画素データＤX が記憶保持されているこ
とになる。そのため、シフトレジスタ１４より同一の画
素データＤX を再度出力することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばファクシミリ装
置に適用され、入力画データの線密度を所定倍の線密度
に変換して出力するための線密度変換回路に関するもの
である。

【０００２】

【従来の技術】一般に、ファクシミリ装置では、原稿の
読取モードとして、ノーマルモード、ファインモード、
及びスーパーファインモードの３つの読取モードが備え
られているものがある。そして、ノーマルモードにおい
ては、副走査方向の読取線密度が３．８５ライン／ｍ
ｍ、ファインモードにおいてはその２倍の７．７ライン
／ｍｍ、スーパーファインモードにおいてはその更に２
倍の１５．４ライン／ｍｍの線密度でそれぞれ読み取り
が行われる。

【０００３】一方、ファクシミリ装置において、受信画
データを記録紙上に記録する場合、前記スーパーファイ
ンモードの線密度に対応して、１５．４ライン／ｍｍの
線密度で記録を行えるようにしたものがある。そして、
従来装置では、例えば受信画データの線密度がノーマル
モードに対応する３．８５ライン／ｍｍの場合には、そ
の受信画データの各ラインデータを、１つのラインデー
タにつき４回ずつ連続させて、メモリ内に記憶するよう
にしている。つまり、受信画データは、その線密度が４
倍、すなわち１５．４ライン／ｍｍの線密度に変換され
た状態で、メモリ内に記憶される。そして、メモリ内の
画データを読み出しながら、１５．４ライン／ｍｍの線
密度で記録紙上に画データを記録するようにしている。

【０００４】

【発明が解決しようとする課題】従って、前記従来装置
では、受信画データの線密度が３．８５ライン／ｍｍと
いう低いものであっても、メモリには、その受信画デー
タの４倍のデータが記憶されることになる。従って、メ
モリの記憶容量が大きくなって、製作コストが上昇する
という問題があった。

【０００５】本発明は上記問題点を解消するためになさ
れたものであって、その目的は、メモリの記憶容量を大
きくすることなく、入力画データの線密度を所定倍の線
密度に変換して出力することができる線密度変換回路を
提供することにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明では、入力画データの線密度を所定倍の
線密度に変換して出力する回路であって、入力されてく
る１ライン分の画データを一時的に記憶保持する保持手
段を設け、その保持手段のデータ出力側をデータ入力側
に接続して、保持手段からの画データの出力時に、その
出力画データを保持手段に再度入力するように構成した
ものである。

【０００７】

【作用】従って、本発明によれば、１ライン分の画デー
タ（ラインデータ）が保持手段に入力されてくると、そ
の入力ラインデータは保持手段内に一時的に記憶保持さ
れる。そして、保持手段の出力側よりラインデータが出
力され、その出力ラインデータが例えばプリンタに入力
されると、プリンタはその入力ラインデータに基づいて
記録を行う。又、保持手段からのラインデータの出力時
に、その出力ラインデータは保持手段に再度入力され
る。従って、保持手段内のラインデータの出力が終了し
ても、保持手段内には出力されたラインデータと同一の
ラインデータが記憶保持されていることになる。そのた
め、保持手段より再度同一のラインデータを出力するこ
とができる。

【０００８】つまり、入力されてきたラインデータを、
１つのラインデータにつき複数回連続して出力すること
ができるので、入力画データの線密度を所定倍の線密度
に変換（拡大化）して出力することができる。従って、
例えばメモリ内に記憶された画データをプリンタに出力
して記録する場合において、メモリから出力された画デ
ータを前記保持手段により線密度を変換しながらプリン
タに出力するようにすれば、メモリ内には、画データを
所定倍の線密度に変換した状態で記憶しておく必要がな
い。

【０００９】

【実施例】以下、本発明の線密度変換回路をファクシミ
リ装置に具体化した一実施例を図面に基づいて説明す
る。

【００１０】図７にこの実施例のファクシミリ装置の回
路構成を示す。ＣＰＵ（中央処理装置）１には、線密度
変換のためのプログラムを含む装置全体の動作を制御す
るためのプログラムを記憶したＲＯＭ（リードオンリメ
モリ）２、及び各種情報を一時的に記憶するＲＡＭ（ラ
ンダムアクセスメモリ）３がバス４を介して接続されて
いる。ＮＣＵ（ネットワークコントロールユニット）５
は電話回線との接続を制御するとともに、相手先のファ
ックス番号に対応したダイヤルパルスの送出、及び着信
を検出する機能等を備えている。モデム６は送受信デー
タの変調、復調を行うとともに、デジタル命令信号（Ｄ
ＣＳ）及びデジタル識別信号（ＤＩＳ）等を発生する。

【００１１】読取部７は原稿上の画像を読み取るための
ものである。ページメモリ８は受信された画データをラ
インデータＬd 毎、１ページ分記憶する。尚、本実施例
では、１つのラインデータＬd を構成する画素データＤ
1 〜Ｄn のドット数ｎを２０４８個とする。拡大・平滑
化回路９はページメモリ８からインターフェイス２１を
介して転送されてくる画データを拡大・平滑処理（詳し
くは後述する）してプリンタ１０に出力する。尚、イン
ターフェイス２１は、ページメモリ８から拡大・平滑化
回路９への画データの転送タイミングを制御する。

【００１２】プリンタ１０は例えば電子写真記録方式の
記録装置よりなり、拡大・平滑化回路９から入力された
画データに基づいて、記録紙上に画データの記録を行
う。尚、本実施例のプリンタ１０は、スーパーファイン
モードの線密度、即ち１５．４ライン／ｍｍの線密度で
記録を行うようになっている。

【００１３】そして、発信側の発呼に基づいて、交換機
から呼出信号が送信されてきて、ＮＣＵ５によりその呼
出信号が検出されると、ＣＰＵ１はＮＣＵ５を制御して
発信側との間の回線を閉結させ、装置を受信可能状態に
させる。そして、発信側との間でＣＮＧ信号等の所定の
ファクシミリ信号のやり取りが行われた後、ＣＰＵ１は
モデム６を制御してＤＩＳ信号を送信させ、受信側すな
わち自機が有する全機能を発信側に知らせる。又、発信
側ではそのＤＩＳ信号に対応してＤＣＳ信号を送信し、
前記受信側が有する全機能の中から選択した機能を指定
する。

【００１４】つまり、本実施例のファクシミリ装置にお
いては、プリンタ１０が１５．４ライン／ｍｍの線密度
で記録を行うので、ＤＩＳ信号により１５．４ライン／
ｍｍの線密度で読み取られた画データの受信が可能であ
ることを発信側に知らせる。そして、例えば発信側の原
稿読取モードがノーマルモードの場合には、発信側はＤ
ＣＳ信号により読取線密度が３．８５ライン／ｍｍの標
準線密度であることを受信側に知らせる。

【００１５】その後、発信側からの読取画データを受信
すると、ＣＰＵ１は、その画データをＲＡＭ３内に一旦
記憶させるとともに、その記憶された画データの１ペー
ジ分をラインデータＬd 毎、ページメモリ８に転送、記
憶させる。尚、本実施例では、受信画データの線密度が
３．８５ライン／ｍｍ、７．７ライン／ｍｍ、１５．４
ライン／ｍｍのいずれの場合でも、ＣＰＵ１は、ページ
メモリ８に、各ラインデータＬd を１つのラインデータ
Ｌd につき１回ずつ記憶させる。その後、ＣＰＵ１は、
ページメモリ８内の画データをインターフェイス２１を
介して、１ラインデータＬd 毎、拡大・平滑化回路９へ
順次転送させる。

【００１６】ここで、前記拡大・平滑化回路９の構成に
ついて詳述する。図１〜図６に示すように、第１及び第
２シフトレジスタ１１ａ，１１ｂは、ラインデータＬd
を２０４５画素分ずつ一時的に記憶するためのものであ
る。第１〜第９画素メモリ１２ａ〜１２ｉは、ラインデ
ータＬd を構成する各画素データＤを１画素分ずつ一時
的に記憶するためのものであり、これら９個の画素メモ
リ１２ａ〜１２ｉにより、３×３のマトリクスＭが構成
されている。

【００１７】第１〜第３画素メモリ１２ａ〜１２ｃは互
いに直列に接続され、第１画素メモリ１２ａの入力側が
前記インターフェイス２１に接続されている。又、第３
画素メモリ１２ｃの出力側は、前記第１シフトレジスタ
１１ａの入力側に接続されている。第４〜第６画素メモ
リ１２ｄ〜１２ｆは互いに直列に接続され、第４画素メ
モリ１２ｄの入力側が第１シフトレジスタ１１ａの出力
側に接続されるとともに、第６画素メモリ１２ｆの出力
側が第２シフトレジスタ１１ｂの入力側に接続されてい
る。第７〜第９画素メモリ１２ｇ〜１２ｉは互いに直列
に接続され、第７画素メモリ１２ｇの入力側が第２シフ
トレジスタ１１ｂの出力側に接続されている。

【００１８】そして、ページメモリ８からラインデータ
Ｌd が順次転送されてくると、同ラインデータＬd が第
１〜第３画素メモリ１２ａ〜１２ｃ、第１シフトレジス
タ１１ａ、第４〜第６画素メモリ１２ｄ〜１２ｆ、第２
シフトレジスタ１１ｂ、及び第７〜第９画素メモリ１２
ｇ〜１２ｉに順次入力される。そして、ページメモリ８
からのラインデータＬd の転送が進行するに従って、マ
トリクスＭ上に取り出される各ラインデータＬd の画素
データＤが主走査方向へ１画素分ずつ移行する。

【００１９】判定処理回路１３は、入力画データを平滑
処理するためのものである。即ち、３×３のマトリクス
Ｍを構成する各画素メモリ１２ａ〜１２ｉ内に、ライン
データＬd を構成する画素データＤがそれぞれ格納され
ると、それら画素データＤが判定処理回路１３へパラレ
ルに出力される。このとき、マトリクスＭの中心に位置
する画素メモリ１２ｅに格納された画素データＤが、注
目画素データＸとなる。そして、この注目画素データＸ
の周囲の画素メモリ１２ａ〜１２ｄ，１２ｆ〜１２ｉに
格納された８つの画素データＤの白黒のパターンに基づ
いて、判定処理回路１３は、注目画素データＸがとるべ
き白黒のいずれかのデータを判定する。

【００２０】例えば、注目画素データＸがとるべきデー
タを判定する際に参照されるデータとして、前記ＲＯＭ
２には、図示しないテーブルデータが予め記憶されてい
る。このテーブルデータには、マトリクスＭの中心の注
目画素データＸの周囲に存在する８個の画素データＤの
白黒の各パターンが、アドレスとして設定されている。
そして、そのアドレスに対応して、注目画素データＸが
とるべき白黒のいずれかの画素データが設定されてい
る。

【００２１】従って、マトリクスＭ上に取り出された画
素データＤが判定処理回路１３に入力されると、同判定
処理回路１３は、入力された画素データＤの白黒のパタ
ーンに対応するアドレスを選択するとともに、そのアド
レスに対応する白黒のいずれかのデータを、画素データ
ＤX として、後述するデータセレクタ１６のＡ端子へ出
力する。

【００２２】保持手段としてのシフトレジスタ１４は、
前記画素データＤX を１ライン分即ち２０４８画素分一
時的に記憶するためのものであり、その入力側には前記
判定処理回路１３からの画素データＤX が入力される。
又、シフトレジスタ１４の出力側にはデータセレクタ１
６のＢ端子が接続されている。そして、判定処理回路１
３から判定結果としての画素データＤX が順次出力され
るのに伴い、このシフトレジスタ１４内には、１ライン
分の画素データＤX1〜ＤXnが格納される。

【００２３】前記シフトレジスタ１４の出力側と入力側
とは、データ信号線１５を介して接続されている。そし
て、前記のように、シフトレジスタ１４内に１ライン分
の画素データＤX1〜ＤXnが格納されると、ＣＰＵ１は、
前記ページメモリ８からのラインデータＬd の転送を一
旦停止させる。このとき、判定処理回路１３からの画素
データＤX の出力も一旦停止される。

【００２４】そして、この状態で、ＣＰＵ１は、シフト
レジスタ１４内の画素データＤX1〜ＤXnをデータセレク
タ１６のＢ端子へ出力させる。このとき、シフトレジス
タ１４からデータセレクタ１６へ画素データＤX1〜ＤXn
が出力されるのに伴って、同画素データＤX1〜ＤXnはデ
ータ信号線１５を介してシフトレジスタ１４に再度入力
される。

【００２５】そのため、シフトレジスタ１４内の１ライ
ン分の画素データＤX1〜ＤXnの出力が終了しても、シフ
トレジスタ１４内には出力された１ライン分の画素デー
タＤX1〜ＤXnと同一の画素データＤX1〜ＤXnが記憶保持
されていることになる。尚、シフトレジスタ１４内に１
ライン分の画素データＤX1〜ＤXnが格納された状態で、
判定処理回路１３から新たな画素データＤX が入力され
てくると、シフトレジスタ１４内の画素データＤX がデ
ータセレクタ１６へ出力されるとともに、同シフトレジ
スタ１４内にはその新たな画素データＤX が格納され
る。

【００２６】例えば、受信画データの線密度が３．８５
ライン／ｍｍの場合には、その受信画データの線密度を
４倍にするため、ＣＰＵ１は、ページメモリ８からのラ
インデータＬd の転送を一旦停止させた状態で、シフト
レジスタ１４から同一の１ライン分の画素データＤX1〜
ＤXnを３回出力させる。つまり、前記判定処理回路１３
からの画素データＤX1〜ＤXnの出力時に、同画素データ
ＤX1〜ＤXnはすでに１回データセレクタ１６へ出力され
ているので、シフトレジスタ１４からは３回出力すれば
よい。

【００２７】又、受信画データの線密度が７．７ライン
／ｍｍの場合には、その受信画データの線密度を２倍に
するため、ＣＰＵ１は、ページメモリ８からのラインデ
ータＬd の転送を一旦停止させた状態で、シフトレジス
タ１４から同一の１ライン分の画素データＤX1〜ＤXnを
１回出力させる。つまり、前記の場合と同様に、判定処
理回路１３からの画素データＤX1〜ＤXnの出力時に、同
画素データＤX1〜ＤXnはすでに１回データセレクタ１６
へ出力されているので、シフトレジスタ１４からは１回
出力すればよい。

【００２８】前記データセレクタ１６は、Ａ端子及びＢ
端子から入力される２種類のデータのうちいずれか一方
を選択して、その選択した一方のデータをＱ端子より前
記プリンタ１０へ出力する。Ａ端子には、前記判定処理
回路１３からの画素データＤX が入力される。又、Ｂ端
子には、前記シフトレジスタ１４からの画素データＤX
が入力される。

【００２９】又、このデータセレクタ１６のＳ端子に
は、ＣＰＵ１よりセレクト信号が入力され、データセレ
クタ１６は、そのセレクト信号に基づいて、Ａ端子及び
Ｂ端子から入力されるデータのうちいずれか一方を出力
する。例えば、ページメモリ８からのラインデータＬd
の転送が行われていて、判定処理回路１３から画素デー
タＤX が出力されている場合には、ＣＰＵ１はセレクト
信号によりＡ端子からの入力を選択させる。従って、判
定処理回路１３から出力される画素データＤX は、この
データセレクタ１６を介してプリンタ１０に入力され
る。

【００３０】又、判定処理回路１３から出力される画素
データＤX がシフトレジスタ１４に入力されて、同シフ
トレジスタ１４内に１ライン分の画素データＤX1〜ＤXn
が格納されると、ＣＰＵ１は、ページメモリ８からのラ
インデータＬd の転送を一旦停止させる。このとき、Ｃ
ＰＵ１はセレクト信号によりＢ端子からの入力を選択さ
せる。従って、シフトレジスタ１４内の１ライン分の画
素データＤX1〜ＤXnが、このデータセレクタ１６を介し
てプリンタ１０に出力される。

【００３１】尚、例えば最初に入力されたラインデータ
Ｌd や、各ラインデータＬd の両端の画素データＤは、
マトリクスＭ中の注目画素データＸになり得ないため、
プリンタ１０側へ出力されないようにも思われる。しか
しながら、実際には、これら注目画素データＸになり得
ないデータは、そのままの状態でプリンタ１０側へ出力
され、記録時においてはデータの欠落が生じないように
なっている。

【００３２】次に、前記のように構成されたファクシミ
リ装置について作用を説明する。さて、例えば発信側で
３．８５ライン／ｍｍの線密度で原稿の読み取りが行わ
れて、その読取画データが送信されてくると、同画デー
タは一旦ＲＡＭ３内に記憶される。そして、その記憶さ
れた画データの１ページ分がラインデータＬd 毎、ペー
ジメモリ８に転送、記憶される。このとき、ページメモ
リ８には、画データの各ラインデータＬd が、１つのラ
インデータＬd につき１回ずつ記憶される。その後、ペ
ージメモリ８内の画データが、インターフェイス２１を
介して拡大・平滑化回路９へ、１ラインデータＬd ずつ
順次転送される。又、ラインデータＬd の転送タイミン
グはインターフェイス２１により制御される。

【００３３】そして、ページメモリ８から拡大・平滑化
回路９へ最初のラインデータＬd （第１ラインデータＬ
d1）が転送されてくると、図１に示すように、同ライン
データＬd1の先頭の３つの画素データＤ1 〜Ｄ3 が、先
ずそれぞれ第１〜第３画素メモリ１２ａ〜１２ｃ内に格
納される。そして、そのラインデータＬd1は、第１〜第
３画素メモリ１２ａ〜１２ｃを介して第１シフトレジス
タ１１ａに入力される。

【００３４】そして、次のラインデータＬd （第２ライ
ンデータＬd2）が転送されてくると、図２に示すよう
に、同ラインデータＬd2の先頭の３つの画素データＤ1
〜Ｄ3は、先ずそれぞれ第１〜第３画素メモリ１２ａ〜
１２ｃ内に格納される。それに伴い、第１ラインデータ
Ｌd1の先頭の３つの画素データＤ1 〜Ｄ3 は、それぞれ
第４〜第６画素メモリ１２ｄ〜１２ｆ内に格納されると
ともに、残りのＤ4 〜Ｄn までの２０４５画素分は、第
１シフトレジスタ１１ａ内に格納される。

【００３５】そして、第２ラインデータＬd2の転送が進
むとともに、第３ラインデータＬd3が転送されてくる
と、図３に示すように、同ラインデータＬd3の先頭の３
つの画素データＤ1 〜Ｄ3 が、先ずそれぞれ第１〜第３
画素メモリ１２ａ〜１２ｃ内に格納される。そして、こ
の状態では、第２ラインデータＬd2の先頭の３つの画素
データＤ1 〜Ｄ3 が、第４〜第６画素メモリ１２ｄ〜１
２ｆ内にそれぞれ格納されるとともに、残りのＤ4 〜Ｄ
n までの２０４５画素分が、第１シフトレジスタ１１ａ
内に格納される。又、第１ラインデータＬd1の先頭の３
つの画素データＤ1 〜Ｄ3 が、第７〜第９画素メモリ１
２ｇ〜１２ｉ内にそれぞれ格納されるとともに、残りの
Ｄ4 〜Ｄn までの２０４５画素分が、第２シフトレジス
タ１１ｂ内に格納される。

【００３６】このようにして、マトリクスＭを構成する
各画素メモリ１２ａ〜１２ｉ内に、各ラインデータＬd1
〜Ｌd3の各画素データＤ1 〜Ｄ3 がそれぞれ格納される
と、それら画素データＤ1 〜Ｄ3 が判定処理回路１３へ
パラレルに出力される。そして、注目画素データＸの周
囲の８つの画素データＤ1 〜Ｄ3 の白黒のパターンに基
づいて、注目画素データＸがとるべき白黒のいずれかの
データが、判定処理回路１３で判定されて、画素データ
ＤX としてデータセレクタ１６のＡ端子へ出力される。

【００３７】このとき、ＣＰＵ１からのセレクト信号に
より、データセレクタ１６に入力された画素データＤX
は、プリンタ１０への出力を許容される。尚、判定処理
回路１３から出力された画素データＤX は、シフトレジ
スタ１４へも入力される。そして、図４に示すように、
第３ラインデータＬd3の転送の進行に伴って、判定処理
回路１３から画素データＤX が順次出力されると、シフ
トレジスタ１４内に１ライン分の画素データＤX1〜ＤXn
が格納される。すると、第４ラインデータＬd4の先頭の
３つの画素データＤ1 〜Ｄ3 が、第１〜第３画素メモリ
１２ａ〜１２ｃにそれぞれ格納された状態で、その第４
ラインデータＬd4の転送が一旦停止される。尚、同時
に、判定処理回路１３からプリンタ１０への、１ライン
分の画素データＤX1〜ＤXnの出力が完了される。

【００３８】そして、このように、シフトレジスタ１４
内に１ライン分の画素データＤX1〜ＤXnが格納された状
態で、図５に示すように、同シフトレジスタ１４内の１
ライン分の画素データＤX1〜ＤXnがデータセレクタ１６
へ出力される。このとき、ＣＰＵ１からのセレクト信号
により、データセレクタ１６に入力された画素データＤ
X1〜ＤXnは、プリンタ１０への出力を許容される。尚、
シフトレジスタ１４からプリンタ１０へ画素データＤX1
〜ＤXnが出力されるのに伴って、同画素データＤX1〜Ｄ
Xnはデータ信号線１５を介してシフトレジスタ１４に再
度入力される。

【００３９】そして、このとき、受信画データの線密度
が３．８５ライン／ｍｍであるので、その受信画データ
の線密度を４倍にするため、シフトレジスタ１４からは
同一の１ライン分の画素データＤX1〜ＤXnが３回出力さ
れる。

【００４０】そして、その３回目の画素データＤX1〜Ｄ
Xnの出力が終了されると、第４ラインデータＬd4の転送
が再開される。そして、図６に示すように、前記と同様
にして、判定処理回路１３からプリンタ１０及びシフト
レジスタ１４への画素データＤx の出力が行われる。こ
のとき、シフトレジスタ１４内の前回の画素データＤX1
〜ＤXnは、新たな画素データＤX1〜ＤXnの入力に伴いデ
ータセレクタ１６側へ順次出力される。しかし、このと
き、データセレクタ１６は端子Ａへの入力が選択されて
いるので、前回の画素データＤX1〜ＤXnはプリンタ１０
へ出力されることなく無効化される。

【００４１】以上のように、受信画データのラインデー
タＬd を１回入力する毎に、プリンタ１０へは、判定処
理回路１３から１回とシフトレジスタ１４から３回と
の、合計４回の１ライン分の画素データＤX1〜ＤXnの出
力が行われる。そして、シフトレジスタ１４や判定処理
回路１３からの画素データＤX の入力に基づいて、プリ
ンタ１０により記録紙上に記録が行われる。このとき、
記録画像は、受信画データと比較して、線密度が４倍に
変換されているとともに、判定処理回路１３により平滑
処理がなされている。

【００４２】即ち、本実施例では、シフトレジスタ１４
からプリンタ１０へ画素データＤXを出力する際に、そ
の出力画素データＤX をデータ信号線１５を介してシフ
トレジスタ１４へ再度入力させるようにしている。従っ
て、シフトレジスタ１４内の１ライン分の画素データＤ
X1〜ＤXnの出力が終了しても、シフトレジスタ１４内に
は出力された１ライン分の画素データＤX1〜ＤXnと同一
の画素データＤX1〜ＤXnが記憶保持されていることにな
る。そのため、シフトレジスタ１４より同一の画素デー
タＤX を再度出力することができる。例えば、受信画デ
ータの線密度が３．８５ライン／ｍｍの場合には、その
受信画データの線密度を４倍にするため、シフトレジス
タ１４から同一の１ライン分の画素データＤX1〜ＤXn
を、複数回連続して出力させることができる。

【００４３】従って、受信画データの線密度を所定倍の
線密度に容易に変換して記録することができる。又、ペ
ージメモリ８内に記憶された画データをプリンタ１０に
出力して記録する場合において、ページメモリ８から出
力された画データを、前記シフトレジスタ１４により線
密度を変換しながらプリンタ１０に出力することができ
る。従って、ページメモリ８内には、受信画データを受
信されたときの線密度のまま記憶させておくことがで
き、所定倍の線密度に変換した状態で記憶しておく必要
がない。

【００４４】そのため、前記従来とは異なり、受信画デ
ータの線密度を所定倍に変換して記憶するようにして
も、ページメモリ８の記憶容量は受信画データの線密度
に対応できるものでよく、ページメモリ８の記憶容量が
大きくなって、製作コストが上昇するというおそれがな
い。

【００４５】尚、受信画データの線密度が７．７ライン
／ｍｍという線密度の場合については詳述しなかった
が、この場合でも、前記と同様に、ページメモリ８の記
憶容量を、自機の１５．４ライン／ｍｍの線密度に対応
する大きなものにする必要がない。

【００４６】尚、この発明は前記実施例に限定されるも
のではなく、本発明を画像形成装置等に具体化したり、
平滑処理を行うための判定処理回路１３を除いて線密度
変換のみ行うように構成したりしてもよい。又、例えば
受信画データの１つのラインデータにつき４回ずつ連続
して出力するところを、途中で４ライン以外の数に変更
したりするなど、本発明の趣旨を逸脱しない範囲で、各
部の構成を適宜変更して具体化することも可能である。

【００４７】

【発明の効果】以上詳述したように本発明によれば、メ
モリの記憶容量を大きくすることなく、入力画データの
線密度を所定倍の線密度に変換して出力することができ
るという優れた効果を発揮する。

【図面の簡単な説明】

【図１】本発明の線密度変換回路をファクシミリ装置に
具体化した一実施例を示し、拡大・平滑化回路を示す回
路構成図である。

【図２】拡大・平滑化回路を示す回路構成図である。

【図３】拡大・平滑化回路を示す回路構成図である。

【図４】拡大・平滑化回路を示す回路構成図である。

【図５】拡大・平滑化回路を示す回路構成図である。

【図６】拡大・平滑化回路を示す回路構成図である。

【図７】ファクシミリ装置の回路構成図である。

【符号の説明】

１…ＣＰＵ、８…ページメモリ、９…拡大・平滑化回
路、１４…保持手段としてのシフトレジスタ、１５…デ
ータ信号線、Ｌd …ラインデータ、Ｄ…画素データ。

Claims

【特許請求の範囲】

【請求項１】入力画データの線密度を所定倍の線密度
に変換して出力する回路であって、入力されてくる１ラ
イン分の画データを一時的に記憶保持する保持手段を設
け、その保持手段のデータ出力側をデータ入力側に接続
して、保持手段からの画データの出力時に、その出力画
データを保持手段に再度入力するように構成した線密度
変換回路。