JPH0627979B2 - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法Info
- Publication number
- JPH0627979B2 JPH0627979B2 JP59222549A JP22254984A JPH0627979B2 JP H0627979 B2 JPH0627979 B2 JP H0627979B2 JP 59222549 A JP59222549 A JP 59222549A JP 22254984 A JP22254984 A JP 22254984A JP H0627979 B2 JPH0627979 B2 JP H0627979B2
- Authority
- JP
- Japan
- Prior art keywords
- mim element
- conductive layer
- optical device
- electro
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000012212 insulator Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各画素に結合されたＭＩＭ素子が自己整合法
により形成された電気光学装置の製造方法に関する。
により形成された電気光学装置の製造方法に関する。
従来のＭＩＭ素子を結合した電気光学装置の製造法とし
て、S.Morozumi et al Japan Display′83，pp.404-40
4，1983があり、１画素の断面を第４図に示す。基板１
上にＭＩＭ素子の第１導電層２及び絶縁体３を形成し所
定の形状に加工する。次に透明画素電極６を形成し所定
の形状に加工した後、第１導電層のサイドに陽極酸化法
により絶縁体４を形成する。続いてＭＩＭ素子の第２導
電層５が透明画素電極６と電気的にコンタクトがとれ、
しかもＭＩＭ素子の非線形特性を上げるためＭＩＭ素子
の第１導電層２との重なり部１３を、できるだけ小さく
するように形成加工されていた。
て、S.Morozumi et al Japan Display′83，pp.404-40
4，1983があり、１画素の断面を第４図に示す。基板１
上にＭＩＭ素子の第１導電層２及び絶縁体３を形成し所
定の形状に加工する。次に透明画素電極６を形成し所定
の形状に加工した後、第１導電層のサイドに陽極酸化法
により絶縁体４を形成する。続いてＭＩＭ素子の第２導
電層５が透明画素電極６と電気的にコンタクトがとれ、
しかもＭＩＭ素子の非線形特性を上げるためＭＩＭ素子
の第１導電層２との重なり部１３を、できるだけ小さく
するように形成加工されていた。
しかしながら従来の製造方法では、電気光学装置の表示
品質を低下させないようなＭＩＭ素子の非線形特性を出
すためには、ＭＩＭ素子の第２導電層５を形成する際フ
ァインフォトリソグラフィ技術、特にファインアライメ
ントを必要としなければならず、歩留まりを低下させコ
ストを高くしていた。
品質を低下させないようなＭＩＭ素子の非線形特性を出
すためには、ＭＩＭ素子の第２導電層５を形成する際フ
ァインフォトリソグラフィ技術、特にファインアライメ
ントを必要としなければならず、歩留まりを低下させコ
ストを高くしていた。
上記問題点を解決するために、本発明の電気光学装置の
製造方法は、一対の基板間に液晶を挾持し、前記一対の
基板のうち一方の基板の液晶と接する基板面上には、複
数の画素間配線、複数の非線形素子及び複数の画素電極
が形成され、前記画素間配線と前記画素電極とは、前記
非線形素子を介して電気的に接続されてなり、前記非線
形素子は第１導電層−絶縁体層−第２導電層の三層構造
を有する電気光学装置の製造方法において、 前記絶縁体層の形成後に前記第２導電層を形成し、次い
で前記第２導電層上にフォトレジストを塗布し、前記一
方の基板の前記非線形素子が形成されない面側に配置し
たフォトマスクを介して露光を行なう自己整合法を用い
て前記非線形素子を形成するという特徴により、非線形
特性の良好な非線形素子を形成し、表示品質の高い電気
光学装置の製造方法を提供することにある。
製造方法は、一対の基板間に液晶を挾持し、前記一対の
基板のうち一方の基板の液晶と接する基板面上には、複
数の画素間配線、複数の非線形素子及び複数の画素電極
が形成され、前記画素間配線と前記画素電極とは、前記
非線形素子を介して電気的に接続されてなり、前記非線
形素子は第１導電層−絶縁体層−第２導電層の三層構造
を有する電気光学装置の製造方法において、 前記絶縁体層の形成後に前記第２導電層を形成し、次い
で前記第２導電層上にフォトレジストを塗布し、前記一
方の基板の前記非線形素子が形成されない面側に配置し
たフォトマスクを介して露光を行なう自己整合法を用い
て前記非線形素子を形成するという特徴により、非線形
特性の良好な非線形素子を形成し、表示品質の高い電気
光学装置の製造方法を提供することにある。
以下、実施例をあげ本発明を詳細に説明する。
〔実施例１〕 第１図−(a),(b)に本発明に基づくプロセスを示し、第
１図-(c)に上記プロセスに基づいて製作したＭＩＭ素子
群の一部平面図を示す。第１図-(a)に示す如く、基板１
上にＭＩＭ素子の第１導電層２を形成し所定の形状に加
工し、次にＭＩＭ素子の第１導電層２の表面にＭＩＭ素
子の絶縁体４を形成する。次にＭＩＭ素子の第２導電層
５及び透明電極６を形成する。尚ＭＩＭ素子の第２導電
層５の膜厚は200Å以下とする。次にネガタイプフォト
レジスト１４を形成し、ＭＩＭ素子の第１導電層２をマ
スクとして基板裏面より、紫外線１５により露光する自
己整合法を行なう。ＭＩＭ素子の第１導電層２は一般に
Ａｌ，Ｔａ等の金属を使用するため紫外線１５は透過し
ない。又ＭＩＭ素子の第２の金属５も、一般にＡｌ，Ｔ
ａ，Ｃｒ等の金属が用いられるが膜厚が200Å以下であ
るため紫外線を透過する。この結果、ＭＩＭ素子の第１
の金属２によりマスクされた以外の部分は紫外線１５に
より露光される。次にネガタイプフォトレジスト１４を
現像し、透明電極６及びＭＩＭ素子の第２導電層５を除
去すると第１図-(b)に示すようになる。すなわち、表面
にＭＩＭ素子の絶縁体４が形成されているＭＩＭ素子の
第２導電層５及び透明電極６が残る。次にネガタイプフ
ォトレジスト１４を除去し第１図-(C)に示すようにＭＩ
Ｍ素子の第２導電層５及び透明電極６を所定の形状に加
工する。このとき電気光学装置の画素面積が決定される
と共に、ＭＩＭ素子の長さ１７が決定される。
１図-(c)に上記プロセスに基づいて製作したＭＩＭ素子
群の一部平面図を示す。第１図-(a)に示す如く、基板１
上にＭＩＭ素子の第１導電層２を形成し所定の形状に加
工し、次にＭＩＭ素子の第１導電層２の表面にＭＩＭ素
子の絶縁体４を形成する。次にＭＩＭ素子の第２導電層
５及び透明電極６を形成する。尚ＭＩＭ素子の第２導電
層５の膜厚は200Å以下とする。次にネガタイプフォト
レジスト１４を形成し、ＭＩＭ素子の第１導電層２をマ
スクとして基板裏面より、紫外線１５により露光する自
己整合法を行なう。ＭＩＭ素子の第１導電層２は一般に
Ａｌ，Ｔａ等の金属を使用するため紫外線１５は透過し
ない。又ＭＩＭ素子の第２の金属５も、一般にＡｌ，Ｔ
ａ，Ｃｒ等の金属が用いられるが膜厚が200Å以下であ
るため紫外線を透過する。この結果、ＭＩＭ素子の第１
の金属２によりマスクされた以外の部分は紫外線１５に
より露光される。次にネガタイプフォトレジスト１４を
現像し、透明電極６及びＭＩＭ素子の第２導電層５を除
去すると第１図-(b)に示すようになる。すなわち、表面
にＭＩＭ素子の絶縁体４が形成されているＭＩＭ素子の
第２導電層５及び透明電極６が残る。次にネガタイプフ
ォトレジスト１４を除去し第１図-(C)に示すようにＭＩ
Ｍ素子の第２導電層５及び透明電極６を所定の形状に加
工する。このとき電気光学装置の画素面積が決定される
と共に、ＭＩＭ素子の長さ１７が決定される。
このようなＭＩＭ素子の動作を第２図を用いて説明す
る。第２図は本発明のＭＩＭ素子を結合した電気光学装
置の一画素の等価回路（実線）を従来の等価回路（実線
部と破線部を合わせたもの）との比較で示したものであ
る。７は絶縁体３の静電容量であり、１０はＭＩＭ素子
の非線形抵抗である。又１１は、液晶層の静電容量であ
り、１２は液晶層の抵抗である。
る。第２図は本発明のＭＩＭ素子を結合した電気光学装
置の一画素の等価回路（実線）を従来の等価回路（実線
部と破線部を合わせたもの）との比較で示したものであ
る。７は絶縁体３の静電容量であり、１０はＭＩＭ素子
の非線形抵抗である。又１１は、液晶層の静電容量であ
り、１２は液晶層の抵抗である。
ＭＩＭ素子により液晶層を駆動する際には、ＭＩＭ素子
の非線形抵抗１０の非線形性が良好な特性であること、
又液晶層の静電容量１１に比べＭＩＭ素子の静電容量９
が十分に小さいことが必要である。
の非線形抵抗１０の非線形性が良好な特性であること、
又液晶層の静電容量１１に比べＭＩＭ素子の静電容量９
が十分に小さいことが必要である。
ところが従来のＭＩＭ素子は、ＭＩＭ素子の静電容量９
と並列に絶縁体３の静電容量７が接続されている。すな
わち、ＭＩＭ素子の等価容量が大きくなり、ＭＩＭ素子
の等価容量を液晶層の静電容量９に対して十分に小さく
することができないため、電気光学装置の表示品質を低
下させてしまう。
と並列に絶縁体３の静電容量７が接続されている。すな
わち、ＭＩＭ素子の等価容量が大きくなり、ＭＩＭ素子
の等価容量を液晶層の静電容量９に対して十分に小さく
することができないため、電気光学装置の表示品質を低
下させてしまう。
又、従来のＭＩＭ素子では、非線形抵抗１０と並列に絶
縁体３の抵抗８が接続されている。一般にＭＩＭ素子の
非線形抵抗１０は、低電圧を印加したとき高抵抗とな
り、高電圧を印加したとき低抵抗となるという特徴を有
する。このため、従来のＭＩＭ素子のように絶縁体３の
抵抗８が並列に接続されると、低電圧を印加したときの
ＭＩＭ素子の抵抗値が小さくなり電気光学装置の表示品
質が低下してしまう。
縁体３の抵抗８が接続されている。一般にＭＩＭ素子の
非線形抵抗１０は、低電圧を印加したとき高抵抗とな
り、高電圧を印加したとき低抵抗となるという特徴を有
する。このため、従来のＭＩＭ素子のように絶縁体３の
抵抗８が並列に接続されると、低電圧を印加したときの
ＭＩＭ素子の抵抗値が小さくなり電気光学装置の表示品
質が低下してしまう。
ところが本発明によれば、ＭＩＭ素子に並列に接続され
る静電容量が存在しない。従って液晶層の静電容量１１
に直列に接続される静電容量は、ＭＩＭ素子の静電容量
９だけであり、更に、液晶層の静電容量１１に比べ、Ｍ
ＩＭ素子の静電容量を十分に小さくすることが可能であ
る。従って電気光学装置の表示品質を向上させることが
できる。
る静電容量が存在しない。従って液晶層の静電容量１１
に直列に接続される静電容量は、ＭＩＭ素子の静電容量
９だけであり、更に、液晶層の静電容量１１に比べ、Ｍ
ＩＭ素子の静電容量を十分に小さくすることが可能であ
る。従って電気光学装置の表示品質を向上させることが
できる。
更に本発明によれば、ＭＩＭ素子に並列に接続される抵
抗は存在しない。このためＭＩＭ素子本来の特性、すな
わちＭＩＭ素子の非線形抵抗１０に低電圧を印加したと
き高抵抗となり、高電圧を印加したとき低抵抗となる、
という特徴を十分に利用することができる。
抗は存在しない。このためＭＩＭ素子本来の特性、すな
わちＭＩＭ素子の非線形抵抗１０に低電圧を印加したと
き高抵抗となり、高電圧を印加したとき低抵抗となる、
という特徴を十分に利用することができる。
又、ＭＩＭ素子の第２導電層５及び透明電極６は、表面
にＭＩＭ素子の絶縁体４を形成したＭＩＭ素子の第１導
電層２の側面にしか存在しないため、精密フォトリソグ
ラフィ技術が不要で、しかも非線形特性の優れたＭＩＭ
素子が得られる。
にＭＩＭ素子の絶縁体４を形成したＭＩＭ素子の第１導
電層２の側面にしか存在しないため、精密フォトリソグ
ラフィ技術が不要で、しかも非線形特性の優れたＭＩＭ
素子が得られる。
〔実施例２〕 第３図-(a)に本発明に基づく他の実施例の主要プロセス
を示し、第３図-(b)に上記プロセスにより形成されたＭ
ＩＭ素子の断面図を示す。
を示し、第３図-(b)に上記プロセスにより形成されたＭ
ＩＭ素子の断面図を示す。
ＭＩＭ素子の第２導電層５及び透明電極６を形成し、ネ
ガタイプフォトレジスト１４を形成する工程までは実施
例１と全く同じである。
ガタイプフォトレジスト１４を形成する工程までは実施
例１と全く同じである。
実施例１との相違は、自己整合法においてのフォトマス
クの併用である。第３図-(a)に示すように、基板１の裏
面にフォトマスク１８を設置し、紫外線１５を用いて露
光する。次にネガタイプフォトレジスト１４を現像し、
透明電極６及びＭＩＭ素子の第２導電層５を除去すると
第３図-(b)に示すようになる。すなわち、表面にＭＩＭ
素子の絶縁体４が形成されているＭＩＭ素子の第１導電
層２の側面部１６にＭＩＭ素子が形成されると共に、電
気光学装置の画素面積及びＭＩＭ素子の長さ１７が決定
される。つまり１工程でＭＩＭ素子、電気光学装置の画
素電極及びＭＩＭ素子の長さが決定できる。
クの併用である。第３図-(a)に示すように、基板１の裏
面にフォトマスク１８を設置し、紫外線１５を用いて露
光する。次にネガタイプフォトレジスト１４を現像し、
透明電極６及びＭＩＭ素子の第２導電層５を除去すると
第３図-(b)に示すようになる。すなわち、表面にＭＩＭ
素子の絶縁体４が形成されているＭＩＭ素子の第１導電
層２の側面部１６にＭＩＭ素子が形成されると共に、電
気光学装置の画素面積及びＭＩＭ素子の長さ１７が決定
される。つまり１工程でＭＩＭ素子、電気光学装置の画
素電極及びＭＩＭ素子の長さが決定できる。
この方法は、ＩＣ製造の如く数μｍの精度が要求される
場合は困難であるが、ＭＩＭ素子製造においては、十数
μｍ程度の精度で十分であるために可能となった。
場合は困難であるが、ＭＩＭ素子製造においては、十数
μｍ程度の精度で十分であるために可能となった。
なお露光装置としてはプロジェクションアライナーを使
用し、焦点を基板表面に調整してアライメント露光を行
なった。
用し、焦点を基板表面に調整してアライメント露光を行
なった。
以上説明した通り、本発明の電気光学装置の製造方法
は、一対の基板間に液晶を挾持し、前記一対の基板のう
ち一方の基板の液晶と接する基板面上には、複数の画素
間配線、複数の非線形素子及び複数の画素電極が形成さ
れ、前記画素間配線と前記画素電極とは、前記非線形素
子を介して電気的に接続されてなり、前記非線形素子は
第１導電層−絶縁体層−第２導電層の三層構造を有する
電気光学装置の製造方法において、 前記絶縁体層の形成後に前記第２導電層を形成し、次い
で前記第２導電層上にフォトレジストを塗布し、かつ前
記一方の基板の前記非線形素子が形成されない面上には
フォトマスクを配置し、前記一方の基板の前記フォトマ
スクが配置された面側から露光を行なう自己整合法を用
いて前記非線形素子を形成するという特徴を有するもの
である。
は、一対の基板間に液晶を挾持し、前記一対の基板のう
ち一方の基板の液晶と接する基板面上には、複数の画素
間配線、複数の非線形素子及び複数の画素電極が形成さ
れ、前記画素間配線と前記画素電極とは、前記非線形素
子を介して電気的に接続されてなり、前記非線形素子は
第１導電層−絶縁体層−第２導電層の三層構造を有する
電気光学装置の製造方法において、 前記絶縁体層の形成後に前記第２導電層を形成し、次い
で前記第２導電層上にフォトレジストを塗布し、かつ前
記一方の基板の前記非線形素子が形成されない面上には
フォトマスクを配置し、前記一方の基板の前記フォトマ
スクが配置された面側から露光を行なう自己整合法を用
いて前記非線形素子を形成するという特徴を有するもの
である。
前記特徴により本発明によれば、ファインフォトリソグ
ラフィ技術が不要となり、しかも第１導電層の側面だけ
にＭＩＭ素子を形成するため、非線形特性を低下させる
容量分と抵抗分がなくなり、非線形特性の優れたＭＩＭ
素子が得られ、表示品質の高い電気光学装置を提供でき
る。
ラフィ技術が不要となり、しかも第１導電層の側面だけ
にＭＩＭ素子を形成するため、非線形特性を低下させる
容量分と抵抗分がなくなり、非線形特性の優れたＭＩＭ
素子が得られ、表示品質の高い電気光学装置を提供でき
る。
更に、自己整合法とフォトマスクを併用することによ
り、製造工程は従来より１工程減少するため、製造コス
トが下がり更に歩留まりも向上することから、安価な電
気光学装置の提供が可能となる。
り、製造工程は従来より１工程減少するため、製造コス
トが下がり更に歩留まりも向上することから、安価な電
気光学装置の提供が可能となる。
更に、大容量の表示が必要とされるコンピュータの端末
装置や、薄型かつ大面積のＴＶの電気光学装置に対して
特に有効となる。
装置や、薄型かつ大面積のＴＶの電気光学装置に対して
特に有効となる。
第１図-(a),(b),(c)は本発明に基づく電気光学装置のプ
ロセスを示す。第２図は本発明に基づく電気光学装置の
１画素分の等価回路を示す。第３-(a),(b)は本発明に基
づく他のプロセスを示す。第４図は従来の電気光学装置
の１画素の断面である。 １……基板 ２……ＭＩＭ素子の第１導電層 ３……絶縁体 ４……ＭＩＭ素子の絶縁体 ５……ＭＩＭ素子の第２導電層 ６……透明電極 ７……絶縁体３の静電容量 ８……絶縁体３の抵抗 ９……ＭＩＭ素子の静電容量 １０……ＭＩＭ素子の非線形抵抗 １１……液晶層の静電容量 １２……液晶層の抵抗 １３……ＭＩＭ素子の第２導電層５及び透明電極６の重
なり部 １４……ネガタイプフォトレジスト １５……紫外線 １６……表面にＭＩＭ素子の絶縁体４が形成されている
ＭＩＭ素子の第１導電層２の側面部 １７……ＭＩＭ素子の長さ １８……フォトマスク
ロセスを示す。第２図は本発明に基づく電気光学装置の
１画素分の等価回路を示す。第３-(a),(b)は本発明に基
づく他のプロセスを示す。第４図は従来の電気光学装置
の１画素の断面である。 １……基板 ２……ＭＩＭ素子の第１導電層 ３……絶縁体 ４……ＭＩＭ素子の絶縁体 ５……ＭＩＭ素子の第２導電層 ６……透明電極 ７……絶縁体３の静電容量 ８……絶縁体３の抵抗 ９……ＭＩＭ素子の静電容量 １０……ＭＩＭ素子の非線形抵抗 １１……液晶層の静電容量 １２……液晶層の抵抗 １３……ＭＩＭ素子の第２導電層５及び透明電極６の重
なり部 １４……ネガタイプフォトレジスト １５……紫外線 １６……表面にＭＩＭ素子の絶縁体４が形成されている
ＭＩＭ素子の第１導電層２の側面部 １７……ＭＩＭ素子の長さ １８……フォトマスク
Claims (1)
- 【請求項１】一対の基板間に液晶を挾持し、前記一対の
基板のうち一方の基板の液晶と接する基板面上には、複
数の画素間配線、複数の非線形素子及び複数の画素電極
が形成され、前記画素間配線と前記画素電極とは、前記
非線形素子を介して電気的に接続されてなり、前記非線
形素子は第１導電層−絶縁体層−第２導電層の三層構造
を有する電気光学装置の製造方法において、 前記絶縁体層の形成後に前記第２導電層を形成し、次い
で前記第２導電層上にフォトレジストを塗布し、前記一
方の基板の前記非線形素子が形成されない面側に配置し
たフォトマスクを介して露光を行なう自己整合法を用い
て前記非線形素子を形成することを特徴とする電気光学
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59222549A JPH0627979B2 (ja) | 1984-10-23 | 1984-10-23 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59222549A JPH0627979B2 (ja) | 1984-10-23 | 1984-10-23 | 電気光学装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61100788A JPS61100788A (ja) | 1986-05-19 |
| JPH0627979B2 true JPH0627979B2 (ja) | 1994-04-13 |
Family
ID=16784183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59222549A Expired - Fee Related JPH0627979B2 (ja) | 1984-10-23 | 1984-10-23 | 電気光学装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0627979B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647115B2 (ja) * | 1988-02-15 | 1997-08-27 | 株式会社東芝 | マトリックスアレイ基板の製造方法 |
-
1984
- 1984-10-23 JP JP59222549A patent/JPH0627979B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61100788A (ja) | 1986-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0338766B1 (en) | Method of fabricating an active matrix substrate | |
| US5091337A (en) | Method of manufacturing amorphous-silicon thin-film transistors | |
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| KR0163933B1 (ko) | 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0535433B2 (ja) | ||
| US7605416B2 (en) | Thin film translator array panel and a method for manufacturing the panel | |
| JP2002098994A (ja) | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 | |
| JPS599635A (ja) | 電気光学装置 | |
| JP2000162643A (ja) | 液晶表示装置及びその製造方法 | |
| JPS61100788A (ja) | 電気光学装置の製造方法 | |
| JP2943220B2 (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JP2846681B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| JP2846682B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| JPH0731329B2 (ja) | 液晶表示用基板の製造方法 | |
| JPS6273233A (ja) | 電気光学装置の製造方法 | |
| JP3397205B2 (ja) | 液晶表示装置 | |
| JP2934731B2 (ja) | 非線形抵抗素子とその製造方法 | |
| JP3277934B2 (ja) | 液晶表示装置 | |
| JPS6261033A (ja) | 電気光学装置の製造方法 | |
| KR940004243B1 (ko) | 액정평판 표시장치의 제조방법 | |
| JPS58178320A (ja) | 電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |