JPH0628183A - 情報処理装置のパイプライン処理機構 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 パイプライン処理の実行ステージを効率良く
機能させ、より高速化する。 【構成】 メモリよりソフトウェア命令を先行リードす
る命令フェッチ手段１と、フェッチされたソフトウェア
命令をデコードして解読するデコード手段２と、デコー
ドされたソフトウェア命令のアドレス演算を先行処理す
るアドレス演算手段３と、これらデータを用い、ソフト
ウェア命令に従って各種実行処理を行う実行手段４と、
前後のソフトウェア命令についてアドレスの重複を監視
し、各手段によるパイプラインの実行を制御する手段５
と、ソフトウェアシーケンスを制御するシーケンス制御
手段６とを有し、ソフトウェア命令に従った各種の実行
処理を受継ぎ、継続して実行する継続実行手段７と、連
続するソフトウェア命令の処理内容を判別し、先行する
実行処理の残部を継続実行手段に移行させると共に、次
のソフトウェア命令の実行処理を開始させる先行処理制
御手段８とを備えたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パイプライン処理を
行う情報処理装置に関し、特にその実行ステージを効率
良く機能させ、パイプライン処理をより高速化するパイ
プライン処理機構に関する。

【０００２】

【従来の技術】メモリよりソフトウェア命令を先行リー
ドする命令フェッチ手段と、フェッチされたソフトウェ
ア命令をデコードして解読し、ハードウェアの処理を決
定するデコード手段と、デコードされたソフトウェア命
令のアドレス演算関連部分を先行処理するアドレス演算
手段と、これら先行処理されたデータを用い、前記デコ
ードされたソフトウェア命令に従って各種演算・比較・
転送等の実行処理を行う実行手段と、前後のソフトウェ
ア命令についてアドレスの重複を監視し、前記各手段に
よるパイプラインの実行を制御するパイプライン制御手
段と、ソフトウェアシーケンスが正しく実行されるよう
制御するシーケンス制御手段とを備えてパイプライン処
理を行うような情報処理装置における動作の一例を図３
に示す。

【０００３】命令フェッチが実行される段階を「Ｆステ
ージ」、ソフトウェア命令を解読するデコード段階を
「Ｄステージ」、アドレス演算を「Ａステージ」、そし
て実行段階を「Ｅステージ」としてそれぞれ図示してい
る。また、丸数字…により連続する各ソフトウ
ェア命令を示す。

【０００４】この図において、例えばソフトウェア命令
は、先ずＦステージでメモリよりリードされ、保持さ
れる（フェッチ）。次のタイミングでこのソフトウェア
命令はＤステージに移され、解読される（デコード）。
さらに次のタイミングで、Ａステージにおいてソフトウ
ェア命令内のアドレス演算が先行処理され、保持され
る。ここまでで、ソフトウェア命令のパイプライン上
での先行処理が完了され、実行段階のＥステージに移さ
れる。

【０００５】Ｅステージでは、前述の各手段により先行
処理された結果を利用してソフトウェア命令の実行処理
が行われる。図３の例では、ソフトウェア命令の実行
処理には３タイミングがかけられている。そして、この
命令の実行処理が完了した後、同じく先行処理された
次のソフトウェア命令の実行が開始される。

【０００６】このようにして、ＦないしＡの各ステージ
で先行処理された各ソフトウェア命令について、Ｅステ
ージで次々と実行処理が行われ、パイプライン処理が実
現される。

【０００７】このとき、もし前後のソフトウェア命令間
でアドレスの重複があれば、即ち、例えば先行するソフ
トウェア命令により内容が書換えられたアドレスの値
を後続の命令において使用するような場合があれば、
パイプライン制御手段により後続の命令の先行処理が
そのアドレスの値が決定するまで待機させられる。ま
た、連続するソフトウェア命令中に分岐命令等があり、
実際に次に実行すべき命令の順序に変更があるような場
合には、シーケンス制御手段により、その分岐命令以降
で先行処理されたソフトウェア命令のデータは廃棄さ
れ、シーケンスに正しく従ったソフトウェア命令の方に
制御が移される。このように、処理内容やソフトウェア
シーケンス等に充分な注意が払われながら、次々とパイ
プライン処理が実行されていく。

【０００８】

【発明が解決しようとする課題】上述したようなパイプ
ライン処理により、各ソフトウェア命令は複数の処理段
階に分割され、それぞれ異なるステージで同時に平行し
て処理が行われるようになるので、パイプライン処理を
行わない情報処理装置に比べ、格段に処理速度が早くな
る。

【０００９】しかしながら、ソフトウェア命令に従った
処理の実行部分（Ｅステージ）においては、最も処理時
間を要することが多いにも拘らず、従来のパイプライン
処理機構では、一個のソフトウェア命令についての実行
処理が完了するまで次の命令の実行に掛かれないという
問題があり、このため、これ以上の時間短縮を図ること
が困難であった。

【００１０】しかしながら、ソフトウェア命令によって
は先行する命令との処理が重複し、これが完了するまで
次の命令の実行を開始することができない場合もある
が、こうした重複が無ければ、前の命令の実行処理中で
あっても並行して次の命令の実行に掛かることも可能で
ある。

【００１１】この発明はこのような点に注目し、ソフト
ウェア命令の実行処理の重複を監視しながら、前の命令
の実行処理が完了していなくとも、同時に実行可能であ
れば次の命令の実行処理を開始するような構成を持った
パイプライン処理機構を提供し、もってこの種の情報処
理装置の処理時間の短縮を可能にすることを目的とする
ものである。

【００１２】

【課題を解決するための手段】このような目的を達成す
るために、本発明に係る情報処理装置のパイプライン処
理機構では、メモリよりソフトウェア命令を先行リード
する命令フェッチ手段と、フェッチされたソフトウェア
命令をデコードして解読し、ハードウェアの処理を決定
するデコード手段と、デコードされたソフトウェア命令
のアドレス演算関連部分を先行処理するアドレス演算手
段と、これら先行処理されたデータを用い、前記デコー
ドされたソフトウェア命令に従って各種演算・比較・転
送等の実行処理を行う実行手段と、前後のソフトウェア
命令についてアドレスの重複を監視し、前記各手段によ
るパイプラインの実行を制御するパイプライン制御手段
と、ソフトウェアシーケンスが正しく実行されるよう制
御するシーケンス制御手段とを具備してパイプライン処
理を行う情報処理装置において、ソフトウェア命令に従
った各種演算・比較・転送等の実行処理を前記実行手段
から受継ぎ、継続して実行する継続実行手段と、連続す
るソフトウェア命令の処理内容を判別し、実行時の重複
が無ければ、先行するソフトウェア命令の実行処理の残
部を前記継続実行手段に移行させると共に、次のソフト
ウェア命令の実行処理を前記実行手段に開始させる先行
処理制御手段とを備えて成る。

【００１３】

【作用】このような構成を備えた情報処理装置のパイプ
ライン処理機構であれば、命令フェッチ手段によりメモ
リよりソフトウェア命令が先行リードされ、このフェッ
チされたソフトウェア命令がデコード手段により解読さ
れてハードウェアの処理が決定される。さらに、デコー
ドされたソフトウェア命令のアドレス演算関連部分がア
ドレス演算手段により先行処理される。このようにして
先行処理されたデータを用い、前記ソフトウェア命令に
従った各種演算・比較・転送等の処理が実行手段により
実行開始される。

【００１４】この実行開始されたソフトウェア命令と、
後続するソフトウェア命令との処理内容が、先行処理制
御手段により判別される。そして、実行時の重複が無い
と判断されれば、先行するソフトウェア命令の各種演算
・比較・転送等の実行処理の残部が継続実行手段に移行
されて継続実行される。さらに次のソフトウェア命令の
実行処理が実行手段において開始されるようになる。

【００１５】なおこの時、パイプライン制御手段によ
り、前後のソフトウェア命令についてのアドレスの重複
が監視され、前記各手段によるパイプラインの実行が制
御されると共に、シーケンス制御手段により、ソフトウ
ェアシーケンスが正しく実行されるよう制御される点は
従来と同様である。

【００１６】

【実施例】図１は、この発明を適用した一実施例の情報
処理装置のパイプライン処理機構の要部構成を示す図で
ある。メモリ９よりソフトウェア命令を先行リードする
命令フェッチ制御部１と、フェッチされたソフトウェア
命令をデコードして解読し、ハードウェアの処理を決定
する命令デコード制御部２と、デコードされたソフトウ
ェア命令のアドレス演算関連部分を先行処理するアドレ
ス演算部３と、これら先行処理されたデータを用い、前
記デコードされたソフトウェア命令に従って各種演算・
比較・転送等の実行処理を、例えばマイクロ命令により
行うマイクロ実行部４と、前後のソフトウェア命令につ
いてアドレスの重複を監視し、前記各部によるパイプラ
インの実行を制御するパイプライン制御部５と、ソフト
ウェアシーケンスが正しく実行されるよう制御するシー
ケンス制御部６とがある。

【００１７】そして、ソフトウェア命令に従った各種演
算・比較・転送等の実行処理をマイクロ実行部４から受
継ぎ、継続して実行する継続実行部７と、連続するソフ
トウェア命令の処理内容を判別し、実行時の重複が無け
れば、先行するソフトウェア命令の実行処理の残部を継
続実行部７に移行させると共に、次のソフトウェア命令
の実行処理をマイクロ実行部４に開始させる先行処理制
御部８とが設けられている。

【００１８】図２はこの一実施例におけるパイプライン
処理動作を説明するタイミング図である。命令フェッチ
が実行される段階を「Ｆステージ」、ソフトウェア命令
を解読するデコード段階を「Ｄステージ」、アドレス演
算を「Ａステージ」、実行段階を「Ｅステージ」、そし
てＥステージで実行開始された実行処理を受継ぎ、継続
して実行する継続実行段階を「Ｅ２ステージ」としてそ
れぞれ図示している。また、丸数字…により連
続する各ソフトウェア命令を示している。

【００１９】この図において、例えばソフトウェア命令
が先ずＦステージで命令フェッチ制御部１によりメモ
リ９より読出され保持される（フェッチ）。次のタイミ
ングでこのフェッチされたソフトウェア命令はＤステ
ージに移され、命令デコード制御部２により解読されて
ハードウェアの処理内容が決定される（デコード）。さ
らに次のタイミングで、Ａステージにおいてソフトウェ
ア命令内のアドレス演算関連部分がアドレス演算部３
により先行処理されて保持される。こうして、例えばソ
フトウェア命令のパイプライン上での先行処理が完了
され、実行段階に移される。

【００２０】最初の実行段階であるＥステージでは、前
述の各部により先行処理された結果のデータを利用し、
マイクロ実行部４によりソフトウェア命令の実行処理が
開始される。先行処理制御部８では、この実行開始され
たソフトウェア命令と後続のソフトウェア命令につ
いての処理内容が判別される。そして、実行時の重複が
無いと判別された場合には、パイプライン制御部５を介
し、先行するソフトウェア命令の実行処理の残部がＥ
２ステージに移行され、継続実行部７により継続して実
行されるように制御される。同時に、次のソフトウェア
命令の実行処理がＥステージに渡され、マイクロ実行
部４により実行開始される。

【００２１】図２の例では、ソフトウェア命令の実行
処理の、例えば２タイミング時に上記の判別及び制御が
行われ、この命令の実行処理の３タイミング目はＥ２
ステージに移されて実行されている。同時に、先行処理
された次のソフトウェア命令の実行が並行してＥステ
ージにおいて開始されている。同様に、ソフトウェア命
令の２タイミング目に次の命令の実行が並行して開
始される。

【００２２】但し、ソフトウェア命令の実行処理は、
その処理内容に次のソフトウェア命令との重複がある
と先行処理制御部８において判別されたため、Ｅ２ステ
ージには移されず、そのままＥステージで最後まで実行
され、これが完了した後初めて次のソフトウェア命令
の実行が開始されている。

【００２３】なお、このとき、もし前後のソフトウェア
命令間でアドレスの重複があれば、即ち、例えば先行す
るソフトウェア命令により内容が書換えられたアドレ
スの値を後続の命令において使用するような場合があ
れば、パイプライン制御手段により後続の命令の先行
処理がそのアドレスの値が決定するまで待機させられ
る。また、連続するソフトウェア命令中に分岐命令等が
あり、実際に次に実行すべき命令の順序に変更があるよ
うな場合には、シーケンス制御手段により、その分岐命
令以降で先行処理されたソフトウェア命令のデータは廃
棄され、シーケンスに正しく従ったソフトウェア命令の
方に制御が移される。

【００２４】このようにして、処理内容やソフトウェア
シーケンス等に充分な注意が払われながら、次々と、Ｆ
ないしＡの各ステージで先行処理された各ソフトウェア
命令について、Ｅ及びＥ２の２つの実行ステージで可能
な限り並行して実行処理が行われるようになり、パイプ
ライン処理がより高速で実行されるようになる。

【００２５】

【発明の効果】本発明によれば、連続するソフトウェア
命令の処理内容について実行時の重複が判別され、重複
が無ければ、先行するソフトウェア命令の実行処理と並
行して次のソフトウェア命令の実行処理が開始されるよ
うになるので、命令の実行に要する処理時間がより短縮
されるようになり、パイプライン処理の高速化が可能に
なる。

【図面の簡単な説明】

【図１】本発明を適用した一実施例の情報処理装置のパ
イプライン処理機構の要部構成図である。

【図２】本発明を適用した一実施例の情報処理装置のパ
イプライン処理機構の動作説明図である。

【図３】従来の情報処理装置のパイプライン処理機構の
動作説明図である。

【符号の説明】

１ 命令フェッチ制御部 ２ 命令デコード制御部 ３ アドレス演算部 ４ マイクロ実行部 ５ パイプライン制御部 ６ シーケンス制御部 ７ 継続実行部 ８ 先行処理制御部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリよりソフトウェア命令を先行リー
   ドする命令フェッチ手段と、フェッチされたソフトウェ
   ア命令をデコードして解読し、ハードウェアの処理を決
   定するデコード手段と、デコードされたソフトウェア命
   令のアドレス演算関連部分を先行処理するアドレス演算
   手段と、これら先行処理されたデータを用い、前記デコ
   ードされたソフトウェア命令に従って各種演算・比較・
   転送等の実行処理を行う実行手段と、前後のソフトウェ
   ア命令についてアドレスの重複を監視し、前記各手段に
   よるパイプラインの実行を制御するパイプライン制御手
   段と、ソフトウェアシーケンスが正しく実行されるよう
   制御するシーケンス制御手段とを具備してパイプライン
   処理を行う情報処理装置において、 ソフトウェア命令に従った各種演算・比較・転送等の実
   行処理を前記実行手段から受継ぎ、継続して実行する継
   続実行手段と、 連続するソフトウェア命令の処理内容を判別し、実行時
   の重複が無ければ、先行するソフトウェア命令の実行処
   理の残部を前記継続実行手段に移行させると共に、次の
   ソフトウェア命令の実行処理を前記実行手段に開始させ
   る先行処理制御手段とを備えたことを特徴とする情報処
   理装置のパイプライン処理機構。