JPH0749782A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0749782A JPH0749782A JP19715593A JP19715593A JPH0749782A JP H0749782 A JPH0749782 A JP H0749782A JP 19715593 A JP19715593 A JP 19715593A JP 19715593 A JP19715593 A JP 19715593A JP H0749782 A JPH0749782 A JP H0749782A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- instruction word
- arithmetic unit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 16
- 230000007423 decrease Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】 分岐命令処理の際ＣＰＵにおける処理を高速
化する。 【構成】 ＣＰＵ１１は演算ユニット１２及び１３と命
令語キャッシュ１４及び１５を備えている。演算ユニッ
ト１２で分岐命令を実行する際、演算ユニット１３で分
岐命令判断が行われる。さらに、命令語キャッシュ１４
には分岐条件不成立の際の命令語がロードされ、命令語
キャッシュ１５には分岐条件成立の際の命令語がロード
される。その後、演算ユニット１２における処理結果及
び演算ユニット１３における判断結果に基づいていずれ
かの命令語キャッシュにロードされた命令語が実行され
る。
化する。 【構成】 ＣＰＵ１１は演算ユニット１２及び１３と命
令語キャッシュ１４及び１５を備えている。演算ユニッ
ト１２で分岐命令を実行する際、演算ユニット１３で分
岐命令判断が行われる。さらに、命令語キャッシュ１４
には分岐条件不成立の際の命令語がロードされ、命令語
キャッシュ１５には分岐条件成立の際の命令語がロード
される。その後、演算ユニット１２における処理結果及
び演算ユニット１３における判断結果に基づいていずれ
かの命令語キャッシュにロードされた命令語が実行され
る。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
に、情報処理装置において中央演算処理装置（ＣＰＵ）
の高速化を図るための方式に関する。
に、情報処理装置において中央演算処理装置（ＣＰＵ）
の高速化を図るための方式に関する。
【０００２】
【従来の技術】一般に、パイプライン制御が行われる情
報処理装置において条件付き分岐命令を実行する際、条
件成立と不成立とで次に実行する命令語のアドレスが異
なる関係上、パイプライン制御が乱れ、この結果、ＣＰ
Ｕの処理速度が低下することがある。このようなＣＰＵ
処理速度の低下に対処するための技術として、例えば、
特開昭６０−１８１９３１号公報に記載された技術が知
られており、ここでは、ＣＰＵにおいて実行された処理
の履歴情報に基づいて分岐条件が成立するか否かを予測
して、これによって、ＣＰＵ処理速度の低下に対処して
いる。
報処理装置において条件付き分岐命令を実行する際、条
件成立と不成立とで次に実行する命令語のアドレスが異
なる関係上、パイプライン制御が乱れ、この結果、ＣＰ
Ｕの処理速度が低下することがある。このようなＣＰＵ
処理速度の低下に対処するための技術として、例えば、
特開昭６０−１８１９３１号公報に記載された技術が知
られており、ここでは、ＣＰＵにおいて実行された処理
の履歴情報に基づいて分岐条件が成立するか否かを予測
して、これによって、ＣＰＵ処理速度の低下に対処して
いる。
【０００３】ここで、図２に分岐命令を含むプログラム
のフローチャートを示し、図３に図２に示すプログラム
を命令語列で表現した例を示す。図２及び図３を参照し
て、ＣＰＵでは内蔵プログラムカウンタの値に従って図
２及び図３に示す命令語列を順次実行する。この例で
は、命令１を実行した後分岐命令を実行することにな
る。分岐条件が成立すると、ＣＰＵでは順次命令４及び
命令５を実行し、分岐条件不成立の場合には、ＣＰＵは
順次命令２及び３を実行する。
のフローチャートを示し、図３に図２に示すプログラム
を命令語列で表現した例を示す。図２及び図３を参照し
て、ＣＰＵでは内蔵プログラムカウンタの値に従って図
２及び図３に示す命令語列を順次実行する。この例で
は、命令１を実行した後分岐命令を実行することにな
る。分岐条件が成立すると、ＣＰＵでは順次命令４及び
命令５を実行し、分岐条件不成立の場合には、ＣＰＵは
順次命令２及び３を実行する。
【０００４】図４を参照して、実行履歴によって分岐先
が命令２以降である場合、つまり、分岐条件不成立であ
ると予測される場合について説明する。
が命令２以降である場合、つまり、分岐条件不成立であ
ると予測される場合について説明する。
【０００５】ＣＰＵでは時刻ｔ１で命令１を実行した
後、時刻ｔ２で分岐命令を実行する。この際、ＣＰＵで
は時刻ｔ２以前の実行履歴によって分岐予測先を命令２
以降であると判断する。従って、ＣＰＵでは時刻ｔ２に
おいて分岐命令の実行に並行して命令２のロードを実行
する。時刻ｔ３において分岐条件判断結果によってＣＰ
Ｕは命令２を実行することになるが、すでに時刻ｔ２に
おいて命令２のロードが完了しているから、ＣＰＵでは
処理時間の損失を伴うことなく処理を継続できる。
後、時刻ｔ２で分岐命令を実行する。この際、ＣＰＵで
は時刻ｔ２以前の実行履歴によって分岐予測先を命令２
以降であると判断する。従って、ＣＰＵでは時刻ｔ２に
おいて分岐命令の実行に並行して命令２のロードを実行
する。時刻ｔ３において分岐条件判断結果によってＣＰ
Ｕは命令２を実行することになるが、すでに時刻ｔ２に
おいて命令２のロードが完了しているから、ＣＰＵでは
処理時間の損失を伴うことなく処理を継続できる。
【０００６】次に、図５を参照して、分岐予測が失敗し
た場合について説明する。
た場合について説明する。
【０００７】図５において時刻ｔ２までにおける処理は
図４に示す例と同様である。ＣＰＵは時刻ｔ２において
実行履歴に基づいて分岐先が命令２以降であると予測し
ているが、ここで、実際の分岐先が命令４以降である
と、つまり、分岐条件が成立すると、ＣＰＵは時刻ｔ３
において命令３を実行する必要がある。その結果、時刻
ｔ３においては命令４のロードが行われ、時刻ｔ４で命
令４が実行されることになる。つまり、命令４の実行が
１マシンサイクルだけ遅れることになってしまう。
図４に示す例と同様である。ＣＰＵは時刻ｔ２において
実行履歴に基づいて分岐先が命令２以降であると予測し
ているが、ここで、実際の分岐先が命令４以降である
と、つまり、分岐条件が成立すると、ＣＰＵは時刻ｔ３
において命令３を実行する必要がある。その結果、時刻
ｔ３においては命令４のロードが行われ、時刻ｔ４で命
令４が実行されることになる。つまり、命令４の実行が
１マシンサイクルだけ遅れることになってしまう。
【０００８】
【発明が解決しようとする課題】このように、従来の方
式では単に実行履歴に基づいて分岐条件が成立するか否
かを予測しているので、予測が外れて、その結果、処理
速度が低下するばかりでなく実行履歴にない分岐命令に
ついては予測不可能であるという問題点がある。
式では単に実行履歴に基づいて分岐条件が成立するか否
かを予測しているので、予測が外れて、その結果、処理
速度が低下するばかりでなく実行履歴にない分岐命令に
ついては予測不可能であるという問題点がある。
【０００９】本発明の目的はＣＰＵにおける命令処理速
度が低下することのない情報処理装置を提供することに
ある。
度が低下することのない情報処理装置を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明によれば、第１及
び第２の演算ユニットを備えるＣＰＵと、分岐命令を有
する命令語列が格納されたメインメモリとを有する情報
処理装置において、前記分岐命令を実行する際前記第１
の演算ユニットに分岐条件不成立の際のアドレスに応じ
た命令語を第１の先読み命令語として先読みする第１の
手段と、前記分岐命令を実行する際前記第２の演算ユニ
ットに分岐条件成立の際のアドレスに応じた命令語を第
２の先読み命令語として先読みする第２の手段とを有す
ることを特徴とする情報処理装置が得られる。
び第２の演算ユニットを備えるＣＰＵと、分岐命令を有
する命令語列が格納されたメインメモリとを有する情報
処理装置において、前記分岐命令を実行する際前記第１
の演算ユニットに分岐条件不成立の際のアドレスに応じ
た命令語を第１の先読み命令語として先読みする第１の
手段と、前記分岐命令を実行する際前記第２の演算ユニ
ットに分岐条件成立の際のアドレスに応じた命令語を第
２の先読み命令語として先読みする第２の手段とを有す
ることを特徴とする情報処理装置が得られる。
【００１１】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１２】図１を参照して、図示の情報処理装置は中
央処理装置（ＣＰＵ）１１を備えており、このＣＰＵ１
１には演算ユニット１２及び１３が備えられている。こ
れら演算ユニット１２及び１３によってそれぞれ命令語
キャッシュ１４及び１５が管理され、命令語キャッシュ
１４及び１５はバス１６を介してメインメモリ１７に接
続されている。なお、演算ユニット１２と命令語キャッ
シュ１４との組みは演算ユニット１３と命令語キャッシ
ュ１５との組みと同一の機能を有する。
央処理装置（ＣＰＵ）１１を備えており、このＣＰＵ１
１には演算ユニット１２及び１３が備えられている。こ
れら演算ユニット１２及び１３によってそれぞれ命令語
キャッシュ１４及び１５が管理され、命令語キャッシュ
１４及び１５はバス１６を介してメインメモリ１７に接
続されている。なお、演算ユニット１２と命令語キャッ
シュ１４との組みは演算ユニット１３と命令語キャッシ
ュ１５との組みと同一の機能を有する。
【００１３】演算ユニット１２及び１３は通常実行モー
ド及び分岐条件判断モードを交互に実行する。つまり、
ある時点で演算ユニット１２が通常実行モードである
と、演算ユニット１３は分岐条件判断モードを行い、他
の時点で演算ユニット１２が分岐条件判断モードである
と、演算ユニット１３は通常実行モードを行うことにな
る。
ド及び分岐条件判断モードを交互に実行する。つまり、
ある時点で演算ユニット１２が通常実行モードである
と、演算ユニット１３は分岐条件判断モードを行い、他
の時点で演算ユニット１２が分岐条件判断モードである
と、演算ユニット１３は通常実行モードを行うことにな
る。
【００１４】ここで、図６に図２に示すプログラム例の
実行の際のタイミングチャートを示す（図６では分岐条
件不成立の際のタイミングチャートが示されている）。
実行の際のタイミングチャートを示す（図６では分岐条
件不成立の際のタイミングチャートが示されている）。
【００１５】図１及び図６を参照して、時刻ｔ１で演算
ユニット１２が命令１を実行している（この際メインメ
モリ１７から命令語キャッシュ１４へ分岐命令がロード
される）と、演算ユニット１２では命令１の次の命令が
分岐命令か否かを判断する。次に、時刻ｔ２において演
算ユニット１２は分岐命令を実行することになる。この
際、命令語キャッシュ１４へは分岐命令の次のアドレス
の内容である命令２がロードされる。さらに、時刻ｔ２
において命令語キャッシュ１５には時刻ｔ１における演
算ユニット１３の処理結果に応じて分岐条件が成立した
場合の分岐先に格納された命令４がロードされる。
ユニット１２が命令１を実行している（この際メインメ
モリ１７から命令語キャッシュ１４へ分岐命令がロード
される）と、演算ユニット１２では命令１の次の命令が
分岐命令か否かを判断する。次に、時刻ｔ２において演
算ユニット１２は分岐命令を実行することになる。この
際、命令語キャッシュ１４へは分岐命令の次のアドレス
の内容である命令２がロードされる。さらに、時刻ｔ２
において命令語キャッシュ１５には時刻ｔ１における演
算ユニット１３の処理結果に応じて分岐条件が成立した
場合の分岐先に格納された命令４がロードされる。
【００１６】時刻ｔ２における演算ユニット１２の処理
結果で分岐条件不成立と判断され、この結果、演算ユニ
ット１２は時刻ｔ３において命令２を実行するとともに
メインメモリ１７から命令語キャッシュ１４に命令３を
ロードする。つまり、演算ユニット１２は通常実行モー
ドを継続する。一方、演算ユニット１３は分岐命令判断
モードを継続する。なお、図６において、破線部は演算
ユニットが分岐命令判断モードであることを表す。
結果で分岐条件不成立と判断され、この結果、演算ユニ
ット１２は時刻ｔ３において命令２を実行するとともに
メインメモリ１７から命令語キャッシュ１４に命令３を
ロードする。つまり、演算ユニット１２は通常実行モー
ドを継続する。一方、演算ユニット１３は分岐命令判断
モードを継続する。なお、図６において、破線部は演算
ユニットが分岐命令判断モードであることを表す。
【００１７】次に、図７に分岐条件成立の際のタイミン
グチャートが示す。図１及び図７を参照して、図７にお
いて時刻ｔ１及びｔ２における演算ユニット１２及び１
３での処理は図７に示す例と同一であるが、図７では時
刻ｔ２において演算ユニット１２の処理結果によって分
岐条件が成立すると判断され、時刻ｔ３において演算ユ
ニット１２は分岐命令判断モードとなる。さらに、演算
ユニット１３は時刻ｔ２における分岐命令判断に基づい
て時刻ｔ３で通常実行モードとなり、命令４を実行する
とともにメインメモリ１７から命令語キャッシュ１５に
命令語５をロードする。なお、図７において、破線部は
演算ユニットが分岐命令判断モードであることを表す。
グチャートが示す。図１及び図７を参照して、図７にお
いて時刻ｔ１及びｔ２における演算ユニット１２及び１
３での処理は図７に示す例と同一であるが、図７では時
刻ｔ２において演算ユニット１２の処理結果によって分
岐条件が成立すると判断され、時刻ｔ３において演算ユ
ニット１２は分岐命令判断モードとなる。さらに、演算
ユニット１３は時刻ｔ２における分岐命令判断に基づい
て時刻ｔ３で通常実行モードとなり、命令４を実行する
とともにメインメモリ１７から命令語キャッシュ１５に
命令語５をロードする。なお、図７において、破線部は
演算ユニットが分岐命令判断モードであることを表す。
【００１８】
【発明の効果】以上説明したように本発明では分岐命令
を実行する際、一方の演算ユニットに対して分岐条件不
成立の際のアドレスに対応する命令語を先読みし、他方
の演算ユニットに対して分岐条件成立の際のアドレスに
対応する命令語を先読みするようにしたから、分岐条件
の結果如何にかかわらず直ちに命令語を実行することが
でき、その結果、ＣＰＵにおける処理時間の損失を防止
できるという効果がある。
を実行する際、一方の演算ユニットに対して分岐条件不
成立の際のアドレスに対応する命令語を先読みし、他方
の演算ユニットに対して分岐条件成立の際のアドレスに
対応する命令語を先読みするようにしたから、分岐条件
の結果如何にかかわらず直ちに命令語を実行することが
でき、その結果、ＣＰＵにおける処理時間の損失を防止
できるという効果がある。
【図１】本発明による情報処理装置の一実施例を示すブ
ロック図である。
ロック図である。
【図２】分岐命令を含むプログラムの一例をフローチャ
ートで示す図である。
ートで示す図である。
【図３】図２に示すプログラム例を命令語列で示す図で
ある。
ある。
【図４】従来の情報処理装置において分岐命令処理時に
おける分岐予測成功の際の動作を説明するためのタイミ
ングチャートである。
おける分岐予測成功の際の動作を説明するためのタイミ
ングチャートである。
【図５】従来の情報処理装置において分岐命令処理時に
おける分岐予測失敗の際の動作を説明するためのタイミ
ングチャートである。
おける分岐予測失敗の際の動作を説明するためのタイミ
ングチャートである。
【図６】図１に示す情報処理装置において分岐条件不成
立の際の動作を説明するためのタイミングチャートであ
る。
立の際の動作を説明するためのタイミングチャートであ
る。
【図７】図１に示す情報処理装置において分岐条件成立
の際の動作を説明するためのタイミングチャートであ
る。
の際の動作を説明するためのタイミングチャートであ
る。
１１ 中央処理装置（ＣＰＵ） １２，１３ 演算ユニット １４，１５ 命令語キャッシュ １６ バス １７ メインメモリ
Claims (2)
- 【請求項１】 第１及び第２の演算ユニットを備えるＣ
ＰＵと、分岐命令を有する命令語列が格納されたメイン
メモリとを有する情報処理装置において、前記分岐命令
を実行する際前記第１の演算ユニットに分岐条件不成立
の際のアドレスに応じた命令語を第１の先読み命令語と
して先読みする第１の手段と、前記分岐命令を実行する
際前記第２の演算ユニットに分岐条件成立の際のアドレ
スに応じた命令語を第２の先読み命令語として先読みす
る第２の手段とを有することを特徴とする情報処理装
置。 - 【請求項２】 請求項１に記載された情報処理装置にお
いて、前記第１の手段は第１の命令語キャッシュを備
え、前記第２の手段は第２の命令語キャッシュを備えて
おり、該第１及び該第２の命令語キャッシュにそれぞれ
前記第１及び第２の先読み命令語がロードされるように
したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19715593A JPH0749782A (ja) | 1993-08-09 | 1993-08-09 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19715593A JPH0749782A (ja) | 1993-08-09 | 1993-08-09 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749782A true JPH0749782A (ja) | 1995-02-21 |
Family
ID=16369687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19715593A Pending JPH0749782A (ja) | 1993-08-09 | 1993-08-09 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749782A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131230A (ja) * | 1986-11-21 | 1988-06-03 | Hitachi Ltd | 情報処理装置 |
| JPS63172343A (ja) * | 1987-01-12 | 1988-07-16 | Hitachi Ltd | 命令先取り方式 |
-
1993
- 1993-08-09 JP JP19715593A patent/JPH0749782A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131230A (ja) * | 1986-11-21 | 1988-06-03 | Hitachi Ltd | 情報処理装置 |
| JPS63172343A (ja) * | 1987-01-12 | 1988-07-16 | Hitachi Ltd | 命令先取り方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4858104A (en) | Preceding instruction address based branch prediction in a pipelined processor | |
| JP2875909B2 (ja) | 並列演算処理装置 | |
| JP3749233B2 (ja) | パイプラインでの命令実行方法及び装置 | |
| JPH11345121A (ja) | プログラム制御ユニット用の命令取り出し装置および方法 | |
| JPH0749782A (ja) | 情報処理装置 | |
| JP2002014868A (ja) | メモリ参照動作検出機構を有するマイクロプロセッサおよびコンパイル方法 | |
| JPH0342723A (ja) | データ処理装置 | |
| JP2503223B2 (ja) | 先行制御方式 | |
| JP3199035B2 (ja) | プロセッサ及びその実行制御方法 | |
| JP3102846B2 (ja) | ロードアドレスキャッシュ装置及び方法 | |
| JP2591325B2 (ja) | 分岐制御装置 | |
| US20080005545A1 (en) | Dynamically shared high-speed jump target predictor | |
| US20040103267A1 (en) | Data processor having cache memory | |
| JP2001022577A (ja) | 情報処理装置 | |
| JP2000357090A (ja) | マイクロコンピュータおよびキャッシュ制御方法 | |
| JP5679263B2 (ja) | 情報処理装置及びマイクロ命令処理方法 | |
| JPH10154072A (ja) | パイプライン処理装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH08286914A (ja) | メモリ制御装置 | |
| JPH10187531A (ja) | キャッシュメモリのプリフェッチ方式 | |
| JPH04213727A (ja) | 情報処理装置 | |
| JPH027128A (ja) | 情報処理装置 | |
| JPH1165843A (ja) | 情報処理装置 | |
| JPH06161750A (ja) | 命令フェッチ制御方法及び命令処理装置 | |
| JPH0553807A (ja) | 条件分岐命令先行制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970304 |