JPS6230656B2 - - Google Patents
Info
- Publication number
- JPS6230656B2 JPS6230656B2 JP57129882A JP12988282A JPS6230656B2 JP S6230656 B2 JPS6230656 B2 JP S6230656B2 JP 57129882 A JP57129882 A JP 57129882A JP 12988282 A JP12988282 A JP 12988282A JP S6230656 B2 JPS6230656 B2 JP S6230656B2
- Authority
- JP
- Japan
- Prior art keywords
- retry
- control circuit
- machine instruction
- present
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は計算機における障害発生時、リトライ
単位を１回ずつリトライしていく方式に関する。
単位を１回ずつリトライしていく方式に関する。
(2) 従来技術と問題点
計算機における障害発生時、障害状況の記録を
保守等のためにとつた後、再度障害発生前の状況
に戻して障害発生した処理をリトライ（再試行）
することは間欠障害の場合非常に有効である。そ
れ故、計算機内ではマイクロ命令単位やマシン命
令単位、或いは各命令グループ単位で障害時、変
更されてるデータをセーブしておいたデータで復
元して処理を再試行する。この時、設計ミスによ
り復元したデータがもしもとのデータと異なつて
いればリトライによりデータが化けることになり
リトライすることによりかえつて事態を悪化させ
る。この為リトライ機能をもつ計算機では該機能
が正しく動作するかをチエツクすることが非常に
重要で、この為に強制的にエラー状態を起させる
方式が従来行なわれて来た。しかし、該従来方式
ではエラー発生個所、エラー発生タイミングに制
約があり、複雑なシーケンスで流れている処理の
あらゆるケースについてリトライの正当性をチエ
ツクすることは出来ないという欠点があつた。
保守等のためにとつた後、再度障害発生前の状況
に戻して障害発生した処理をリトライ（再試行）
することは間欠障害の場合非常に有効である。そ
れ故、計算機内ではマイクロ命令単位やマシン命
令単位、或いは各命令グループ単位で障害時、変
更されてるデータをセーブしておいたデータで復
元して処理を再試行する。この時、設計ミスによ
り復元したデータがもしもとのデータと異なつて
いればリトライによりデータが化けることになり
リトライすることによりかえつて事態を悪化させ
る。この為リトライ機能をもつ計算機では該機能
が正しく動作するかをチエツクすることが非常に
重要で、この為に強制的にエラー状態を起させる
方式が従来行なわれて来た。しかし、該従来方式
ではエラー発生個所、エラー発生タイミングに制
約があり、複雑なシーケンスで流れている処理の
あらゆるケースについてリトライの正当性をチエ
ツクすることは出来ないという欠点があつた。
(3) 発明の目的
本発明は前記欠点を解消して計算機内でのあら
ゆる処理において必ずリトライを行ないながら処
理を進めることにより、あらゆるリトライの正当
性を保証する方式を提供することを目的とする。
ゆる処理において必ずリトライを行ないながら処
理を進めることにより、あらゆるリトライの正当
性を保証する方式を提供することを目的とする。
(4) 発明の構成
該目的は障害発生時に予め設定されたチエツク
ポイントよりリトライ（再試行）を実行する手段
を備えた計算機において、リトライ機能をチエツ
クするリトライモード設定手段及び該リトライモ
ード設定手段により設定された機能チエツクモー
ドに基づいて、予め設定されたリトライ単位によ
り順位リトライを実行する手段を設けたことを特
徴とするリトライ制御方式により達成される。
ポイントよりリトライ（再試行）を実行する手段
を備えた計算機において、リトライ機能をチエツ
クするリトライモード設定手段及び該リトライモ
ード設定手段により設定された機能チエツクモー
ドに基づいて、予め設定されたリトライ単位によ
り順位リトライを実行する手段を設けたことを特
徴とするリトライ制御方式により達成される。
(5) 発明の実施例
以下図面を参照しながら本発明を詳細に説明す
る。
る。
第１図は本発明の一実施例を示すブロツク図で
ある。図において、１１はレジスタ群、１２はメ
モリ、１３は命令制御回路、１４はリトライ制御
回路、１５はリトライモード制御回路、１６は演
算回路、１７はセーブ回路、１８はリトライモー
ド、１９はリトライタイミング、１１０は
RTRYINH、１１１はリトライ処理ルーチン起動
信号、Ｐはエラー発生信号、Ｑはクロツクストツ
プ、ＲはSCANOUTである。
ある。図において、１１はレジスタ群、１２はメ
モリ、１３は命令制御回路、１４はリトライ制御
回路、１５はリトライモード制御回路、１６は演
算回路、１７はセーブ回路、１８はリトライモー
ド、１９はリトライタイミング、１１０は
RTRYINH、１１１はリトライ処理ルーチン起動
信号、Ｐはエラー発生信号、Ｑはクロツクストツ
プ、ＲはSCANOUTである。
第２図は本発明の一実施例を示すセーブ回路等
の詳細を示す図である。
の詳細を示す図である。
図において、２１はREGSAVE、２２は
ICSAVE、２３はIC、Ａ〜Ｄはレジスタである。
ICSAVE、２３はIC、Ａ〜Ｄはレジスタである。
第３図は本発明の一実施例を示すリトライ制御
回路の詳細を示す図である。
回路の詳細を示す図である。
図において、３１はエラー処理回路、３２は
SCANOUT回路、３３はリトライ処理回路であ
る。
SCANOUT回路、３３はリトライ処理回路であ
る。
第４図は本発明の一実施例を示すリトライモー
ド制御回路の詳細を示す図である。
ド制御回路の詳細を示す図である。
図において、４１はリトライ開始信号、４２は
マシン命令実行終了信号、４３はタイミングであ
る。
マシン命令実行終了信号、４３はタイミングであ
る。
さて、本発明はリトライモード制御１５内にリ
トライモード１８が１でリトライタイミング１９
で指定したタイミングの時、RTRYINH１１０が
０ならばリトライ処理ルーチン起動信号１１１を
発生し、該信号によりリトライ制御回路１４を起
動し、該リトライ制御回路は、クロツクの停止、
命令制御回路１３のリセツト、セーブ回路よりの
ソースデータの再格納、リトライするマシン命令
の再読出しと処理を実行する。リトライタイミン
グ１９で各マシン命令の最初のステツプないし最
後のステツプのタイミングを指示すれば各マシン
命令毎にリトライ処理ルーチン起動信号１１１が
発生され、各マシン命令のリトライを繰返しなが
ら処理される。（この際エラー発生時の処理と異
なるのは、クロツクストツプ後、SCANOUTRを
行なわないことである。該SCANOUTは時間が
掛るため各マシン命令のリトライのたびに
SCANOUTRを行なつていては時間がオーバして
実際的でない。） RETRYINH１１０の信号ないし、ラツチの役
割は、マシン命令のリトライの際、同じマシン命
令のリトライを繰返さないようにするものである
から、即ち、マシン命令２（マシン命令１の次の
もの）の途中のタイミングで処理ルーチン起動信
号１１１が発生して、マシン命令１（リトライ単
位）のリトライを行なう時、該マシン命令１及び
マシン命令２（リトライ単位）のリトライタイミ
ング１９で指定されたタイミングで再度リトライ
処理ルーチン起動信号１１１が発生しないように
するものである。
トライモード１８が１でリトライタイミング１９
で指定したタイミングの時、RTRYINH１１０が
０ならばリトライ処理ルーチン起動信号１１１を
発生し、該信号によりリトライ制御回路１４を起
動し、該リトライ制御回路は、クロツクの停止、
命令制御回路１３のリセツト、セーブ回路よりの
ソースデータの再格納、リトライするマシン命令
の再読出しと処理を実行する。リトライタイミン
グ１９で各マシン命令の最初のステツプないし最
後のステツプのタイミングを指示すれば各マシン
命令毎にリトライ処理ルーチン起動信号１１１が
発生され、各マシン命令のリトライを繰返しなが
ら処理される。（この際エラー発生時の処理と異
なるのは、クロツクストツプ後、SCANOUTRを
行なわないことである。該SCANOUTは時間が
掛るため各マシン命令のリトライのたびに
SCANOUTRを行なつていては時間がオーバして
実際的でない。） RETRYINH１１０の信号ないし、ラツチの役
割は、マシン命令のリトライの際、同じマシン命
令のリトライを繰返さないようにするものである
から、即ち、マシン命令２（マシン命令１の次の
もの）の途中のタイミングで処理ルーチン起動信
号１１１が発生して、マシン命令１（リトライ単
位）のリトライを行なう時、該マシン命令１及び
マシン命令２（リトライ単位）のリトライタイミ
ング１９で指定されたタイミングで再度リトライ
処理ルーチン起動信号１１１が発生しないように
するものである。
リトライのチエツクのため、擬似障害を起すの
ではなく処理の流れの中のある時点でチエツクポ
イントをとると、次の時点のチエツクポイントを
取る前に強制的に処理を中断させ、セーブデータ
をもとに戻してチエツクポイントより処理を再試
行させ、次の時点のチエツクポイントをとると、
また同様処理を繰り返す、つまりリトライ単位を
必ず１度ずつリトライしていく方式である。
ではなく処理の流れの中のある時点でチエツクポ
イントをとると、次の時点のチエツクポイントを
取る前に強制的に処理を中断させ、セーブデータ
をもとに戻してチエツクポイントより処理を再試
行させ、次の時点のチエツクポイントをとると、
また同様処理を繰り返す、つまりリトライ単位を
必ず１度ずつリトライしていく方式である。
(6) 発明の効果
以上説明したように、本発明によれば、あらゆ
る処理について必ずリトライを行なうことにな
り、あらゆるケースでのリトライの正当性を保証
できる。
る処理について必ずリトライを行なうことにな
り、あらゆるケースでのリトライの正当性を保証
できる。
第１図は本発明の一実施例を示すブロツク図で
ある。第２図は本発明の一実施例を示すセーブ回
路等の詳細を示す図である。第３図は本発明の一
実施例を示すリトライ制御回路の詳細を示す図で
ある。第４図は本発明の一実施例を示すリトライ
モード制御回路の詳細を示す図である。 １１はレジスタ群、１２はメモリ、１３は命令
制御回路、１４はリトライ制御回路、１５はリト
ライモード制御回路、１６は演算回路、１７はセ
ーブ回路、１８はリトライモード、１９はリトラ
イタイミング、１１０はRTRYINH、１１１はリ
トライ処理ルーチン起動信号、Ｐはエラー発生信
号、Ｑはクロツクストツプ、ＲはSCANOUT。
ある。第２図は本発明の一実施例を示すセーブ回
路等の詳細を示す図である。第３図は本発明の一
実施例を示すリトライ制御回路の詳細を示す図で
ある。第４図は本発明の一実施例を示すリトライ
モード制御回路の詳細を示す図である。 １１はレジスタ群、１２はメモリ、１３は命令
制御回路、１４はリトライ制御回路、１５はリト
ライモード制御回路、１６は演算回路、１７はセ
ーブ回路、１８はリトライモード、１９はリトラ
イタイミング、１１０はRTRYINH、１１１はリ
トライ処理ルーチン起動信号、Ｐはエラー発生信
号、Ｑはクロツクストツプ、ＲはSCANOUT。
Claims (1)
- １ 障害発生時に予め設定されたチエツクポイン
トより、リトライ（再試行）を実行する手段を備
えた計算機において、リトライ機能をチエツクす
るリトライモード設定手段及び該リトライモード
設定手段により設定された機能チエツクモードに
基づいて、予め設定されたリトライ単位により順
次リトライを実行する手段を設けたことを特徴と
するリトライ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129882A JPS5920054A (ja) | 1982-07-26 | 1982-07-26 | リトライ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129882A JPS5920054A (ja) | 1982-07-26 | 1982-07-26 | リトライ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5920054A JPS5920054A (ja) | 1984-02-01 |
| JPS6230656B2 true JPS6230656B2 (ja) | 1987-07-03 |
Family
ID=15020657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57129882A Granted JPS5920054A (ja) | 1982-07-26 | 1982-07-26 | リトライ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920054A (ja) |
-
1982
- 1982-07-26 JP JP57129882A patent/JPS5920054A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5920054A (ja) | 1984-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703481A (en) | Method and apparatus for fault recovery within a computing system | |
| US4740969A (en) | Method and apparatus for recovering from hardware faults | |
| US5640508A (en) | Fault detecting apparatus for a microprocessor system | |
| Taşar et al. | A study of intermittent faults in digital computers | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| JPH07141176A (ja) | コマンドリトライ制御方式 | |
| JPS6230656B2 (ja) | ||
| TW389874B (en) | Game apparatus and method for debugging game program | |
| JPS60142747A (ja) | 命令再実行制御方式 | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JPH0449141B2 (ja) | ||
| JPS6156537B2 (ja) | ||
| JPS59178552A (ja) | 自己診断制御方式 | |
| JPH0149975B2 (ja) | ||
| JPH0628218A (ja) | マイクロコンピュータのプログラム開発支援装置 | |
| JPH07230432A (ja) | 計算装置 | |
| DE69126584T2 (de) | Fehlerbehandlung in einer zentralen Verarbeitungseinheit aus VLSI, die ein Adress- und Ausführungspipelinemodul verwendet | |
| Tamir | Self-checking self-repairing computer nodes using the Mirror Processor | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS63307547A (ja) | Ｃｐｕ監視回路 | |
| JPS59121540A (ja) | 演算制御方式 | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPH03198136A (ja) | Ｄｍａ転送データチェック方式 | |
| JPH0619726B2 (ja) | 情報処理装置 | |
| JPS63193241A (ja) | 情報処理装置 |