JPH0628263B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0628263B2 JPH0628263B2 JP60117864A JP11786485A JPH0628263B2 JP H0628263 B2 JPH0628263 B2 JP H0628263B2 JP 60117864 A JP60117864 A JP 60117864A JP 11786485 A JP11786485 A JP 11786485A JP H0628263 B2 JPH0628263 B2 JP H0628263B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- layer
- type
- conductivity type
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 3
- 238000006722 reduction reaction Methods 0.000 claims description 2
- 229910003910 SiCl4 Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 11
- 229910003902 SiCl 4 Inorganic materials 0.000 description 6
- 241001077878 Neurolaena lobata Species 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特に少くとも２層エピ
タキシヤル層構造を有する高耐圧バイポーラ集積回路の
製造方法に関する。
タキシヤル層構造を有する高耐圧バイポーラ集積回路の
製造方法に関する。
従来、バイポーラ集積回路（以下ＩＣという）において
例えばＮＰＮトランジスタであるエピタキヤル層内にベ
ース拡散層とエミッタ拡散層を順次形成した縦型トラン
ジスタの高耐圧化を実現するために、以下の様な対策が
施されている。
例えばＮＰＮトランジスタであるエピタキヤル層内にベ
ース拡散層とエミッタ拡散層を順次形成した縦型トラン
ジスタの高耐圧化を実現するために、以下の様な対策が
施されている。
(1) 拡散層の深さ（以下、ｘｊという）を深くする。
(2) エピタキシヤル層比抵抗（以下、sepiという）を
高くする。
高くする。
(3) エピタキシヤル層厚（以下、tepiという）を厚く
する。
する。
(1)については例えばベース拡散層の深さｘｊを深く
し、ベース拡散層の曲率による表面又は側面部の電界集
中を緩和し、耐圧を向上させるものである。(2)につい
ては、ベース・コレクタ接合からエピタキシヤル層側へ
伸びる空乏層の広がりを大きくし、表面又は側面又は底
面部の電界集中を緩和し耐圧を向上させるものである。
(3)についてはベース・コレクタ接合からエピタキシヤ
ル層側へ伸びる空乏層が高濃度層例えば高濃度埋込層に
ぶつかりリーチスルーして耐圧が低下しないようにし、
耐圧を向上させるものである。
し、ベース拡散層の曲率による表面又は側面部の電界集
中を緩和し、耐圧を向上させるものである。(2)につい
ては、ベース・コレクタ接合からエピタキシヤル層側へ
伸びる空乏層の広がりを大きくし、表面又は側面又は底
面部の電界集中を緩和し耐圧を向上させるものである。
(3)についてはベース・コレクタ接合からエピタキシヤ
ル層側へ伸びる空乏層が高濃度層例えば高濃度埋込層に
ぶつかりリーチスルーして耐圧が低下しないようにし、
耐圧を向上させるものである。
以上の様にして縦型トランジスタにおいてはベース・コ
レクタ間耐圧（以下ＢＶCBOという）、エミッタ・コレ
クタ間耐圧（以下、ＢＶCEOという）を向上させること
ができる。しかしＢＶCEO200Ｖ程度の高耐圧ＩＣにお
いては第３図に示す様な２層エピタキシヤル層構造が用
いられている。第４図は第３図のＡ−Ａ′断面図におけ
る不純物濃度プロファイルを示している。すなわち、Ｐ
型基板１にＰ型第２埋込層３とＮ型第１埋込層２とを設
け、Ｎ型第１エピタキシヤル層４を設けた後、このＮ型
第１エピタキシヤル層４にＰ型第３埋込層５を設け、Ｎ
型第２エピタキシヤル層６ａを設けた後、Ｐ型分離領域
１０を設けて多数の島領域を第１，第２のエピタキシヤ
ル層４，６ａに設けて、第２のエピタキシヤル層６ａに
Ｐ型ベース領域８，Ｎ型エミッタ領域９ａ，Ｎ型コレク
タコンタクト領域９ｂを順次形成して高耐圧トランジス
タを得ていた。
レクタ間耐圧（以下ＢＶCBOという）、エミッタ・コレ
クタ間耐圧（以下、ＢＶCEOという）を向上させること
ができる。しかしＢＶCEO200Ｖ程度の高耐圧ＩＣにお
いては第３図に示す様な２層エピタキシヤル層構造が用
いられている。第４図は第３図のＡ−Ａ′断面図におけ
る不純物濃度プロファイルを示している。すなわち、Ｐ
型基板１にＰ型第２埋込層３とＮ型第１埋込層２とを設
け、Ｎ型第１エピタキシヤル層４を設けた後、このＮ型
第１エピタキシヤル層４にＰ型第３埋込層５を設け、Ｎ
型第２エピタキシヤル層６ａを設けた後、Ｐ型分離領域
１０を設けて多数の島領域を第１，第２のエピタキシヤ
ル層４，６ａに設けて、第２のエピタキシヤル層６ａに
Ｐ型ベース領域８，Ｎ型エミッタ領域９ａ，Ｎ型コレク
タコンタクト領域９ｂを順次形成して高耐圧トランジス
タを得ていた。
一般に２層エピタキシヤル層構造の高耐圧トランジスタ
の特徴としては、 (I) 絶縁分離のための熱処理時間が短くて済む。
の特徴としては、 (I) 絶縁分離のための熱処理時間が短くて済む。
(II) (I)により素子サイズの増大が比較的小さくて済
む。
む。
(III) 低耐圧デバイス（例えばＭＯＳトランジスタ、
Ｉ２Ｌなど）との共存が可能である。
Ｉ２Ｌなど）との共存が可能である。
などがある。
ところがＢＶCEO200Ｖ程度の高耐圧ＩＣになるとエピ
タキシヤル層の比抵抗が３０Ωcm程度のかなり高比抵抗
になる為に、エピタキシヤル層成長時にＰ型埋込層から
のボロンのオートドーピングにより容易にＰ−型に反転
する現象がしばしば起こった。一般に高耐圧ＩＣでは、
エピタキシヤル層の厚さが厚くなるので成長レートの大
きいSiCl4ソースが用いられており、SiCl4ソースによる
エピタキシヤル成長は成長温度が１１７０℃程度の高温
で行なわれる為、オートドーピングが助長されている。
この現象は特に第１層エピタキシヤル層と第２層エピタ
キシヤル層の境界領域に発生した場合、ＮＰＮトラジス
タの電流増幅率（以下、ｈFEという）の低下、コレクタ
飽和電圧（以下、ＶCECsaiという）の上昇を引き起こし
た。又、Ｐ−型反転層に至らなくても第１層エピタキシ
ヤル層と第２層とエピタキシヤル層の境界領域がさらに
Ｎ--型高抵抗層になり、同様のデバイスの特性の悪化を
引き起こした。第５図はＰ−型反転層又はＮ--型高比抵
抗層が形成された場合の第３図Ａ−Ａ′断面図の不純物
濃度プロファイルを示している。
タキシヤル層の比抵抗が３０Ωcm程度のかなり高比抵抗
になる為に、エピタキシヤル層成長時にＰ型埋込層から
のボロンのオートドーピングにより容易にＰ−型に反転
する現象がしばしば起こった。一般に高耐圧ＩＣでは、
エピタキシヤル層の厚さが厚くなるので成長レートの大
きいSiCl4ソースが用いられており、SiCl4ソースによる
エピタキシヤル成長は成長温度が１１７０℃程度の高温
で行なわれる為、オートドーピングが助長されている。
この現象は特に第１層エピタキシヤル層と第２層エピタ
キシヤル層の境界領域に発生した場合、ＮＰＮトラジス
タの電流増幅率（以下、ｈFEという）の低下、コレクタ
飽和電圧（以下、ＶCECsaiという）の上昇を引き起こし
た。又、Ｐ−型反転層に至らなくても第１層エピタキシ
ヤル層と第２層とエピタキシヤル層の境界領域がさらに
Ｎ--型高抵抗層になり、同様のデバイスの特性の悪化を
引き起こした。第５図はＰ−型反転層又はＮ--型高比抵
抗層が形成された場合の第３図Ａ−Ａ′断面図の不純物
濃度プロファイルを示している。
本発明はかかる問題点を解決すべく発明されるものであ
り、少なくとも２層のエピタキシヤル層を有するバイポ
ーラ高耐圧ＩＣにおいて、１方のエピタキシヤル層と他
方のエピタキシヤル層の境界領域に反転層又は高抵抗層
が発生するのを防止し、ｈFEの低下，ＶCE(sat)の上昇
を防止する半導体装置の製造方法を提供することにあ
る。
り、少なくとも２層のエピタキシヤル層を有するバイポ
ーラ高耐圧ＩＣにおいて、１方のエピタキシヤル層と他
方のエピタキシヤル層の境界領域に反転層又は高抵抗層
が発生するのを防止し、ｈFEの低下，ＶCE(sat)の上昇
を防止する半導体装置の製造方法を提供することにあ
る。
本発明の半導体装置の製造方法は、一導電型半導体基板
表面より他の導電型の第１埋込層及び一導電型の第２埋
込層を形成する工程と、しかる後に他の導電型の第１エ
ピタキシヤル層を形成する工程と、しかる後第１エピタ
キシヤル層表面より少くとも前記一導電型の第３埋込層
を形成する工程と、しかる後他の導電型の第２エピタキ
シヤル層を形成する工程とを含む半導体装置の製造方法
において、第１エピタキシヤル層はＳｉＣl4ソースで形
成し、第２エピタキシヤル層はＳｉH4ソースで形成して
いる。この時、望ましくは第２エピタキシヤル層の比抵
抗は第１エピタキシヤル層の比抵抗に比して小さく形成
される。
表面より他の導電型の第１埋込層及び一導電型の第２埋
込層を形成する工程と、しかる後に他の導電型の第１エ
ピタキシヤル層を形成する工程と、しかる後第１エピタ
キシヤル層表面より少くとも前記一導電型の第３埋込層
を形成する工程と、しかる後他の導電型の第２エピタキ
シヤル層を形成する工程とを含む半導体装置の製造方法
において、第１エピタキシヤル層はＳｉＣl4ソースで形
成し、第２エピタキシヤル層はＳｉH4ソースで形成して
いる。この時、望ましくは第２エピタキシヤル層の比抵
抗は第１エピタキシヤル層の比抵抗に比して小さく形成
される。
以下、図面を参照して本発明を説明する。
第１図(a)〜(c)は本発明の一実施例を示す構造断面図で
ある。まず第１図(a)に示すようにＰ−型基板１の表面
より例えばＳｂ又はＡｓの拡散によりＮ＋型第１埋込層
２を形成し、次いで例えばＢＣｌ３の拡散により絶縁分
離のためのＰ型第２埋込層３を形成し、その後第１及び
第２埋込層２，３を含む基板１上にSepi25〜35Ωcm，
tepi20〜25μｍのＮ-型第１エピタキシヤル層４を成
長させる。この時、第１エピタキシヤル層４は1170℃程
度のSiCl4の還元反応により成長させる。次に同図(b)に
示すように第１エピタキシヤル層４の表面よりBCl3の拡
散により絶縁分離のためのＰ型第３埋込層５を形成し、
その後第２埋込層３を含む第１エピタキシヤル層４上に
Ｎ−型第２エピタキシヤル層６ｂを成長させる。この第
２エピタキシヤル層６ｂは1050℃程度のSiH4の熱分解に
より成長させることにより、高温成長のＳｉCl4に比し
てボロンのオートドーピングが減少される。この為第１
エピタキシヤル層４と同程度の比抵抗でtepi20〜25μ
ｍ成長させる。その後、Ｐ型分離領域１０を拡散形成す
ることによって第１および第２エピタキシヤル層４，６
ｂを島領域に分離し、Ｐ型ベース領域８，Ｎ型エミッタ
領域９ａ，Ｎ型コレクタコンタクト領域９ｂを形成して
トランジスタを得る。
ある。まず第１図(a)に示すようにＰ−型基板１の表面
より例えばＳｂ又はＡｓの拡散によりＮ＋型第１埋込層
２を形成し、次いで例えばＢＣｌ３の拡散により絶縁分
離のためのＰ型第２埋込層３を形成し、その後第１及び
第２埋込層２，３を含む基板１上にSepi25〜35Ωcm，
tepi20〜25μｍのＮ-型第１エピタキシヤル層４を成
長させる。この時、第１エピタキシヤル層４は1170℃程
度のSiCl4の還元反応により成長させる。次に同図(b)に
示すように第１エピタキシヤル層４の表面よりBCl3の拡
散により絶縁分離のためのＰ型第３埋込層５を形成し、
その後第２埋込層３を含む第１エピタキシヤル層４上に
Ｎ−型第２エピタキシヤル層６ｂを成長させる。この第
２エピタキシヤル層６ｂは1050℃程度のSiH4の熱分解に
より成長させることにより、高温成長のＳｉCl4に比し
てボロンのオートドーピングが減少される。この為第１
エピタキシヤル層４と同程度の比抵抗でtepi20〜25μ
ｍ成長させる。その後、Ｐ型分離領域１０を拡散形成す
ることによって第１および第２エピタキシヤル層４，６
ｂを島領域に分離し、Ｐ型ベース領域８，Ｎ型エミッタ
領域９ａ，Ｎ型コレクタコンタクト領域９ｂを形成して
トランジスタを得る。
第２図(a)，(b)，(c)は本発明の他の実施例を示すもの
で、第２図(a)の工程で第１のエピタキシヤル層４を形
成し、第２図(b)の工程でＰ型第３埋込層５を形成した
後第１エピタキシヤル層４よりも低抵抗のSepi１〜20
Ωcmでtepi５〜10Ωμｍ第２エピタキシヤル層６ａを
成長させる。この時第２エピタキシヤル層６ａはＰ型第
３埋込層５をおおう厚さとする。次に、第２図(c)に示
すように適当な気相成長法によりSepi25〜35ΩcmのＮ
−型第３エピタキシヤル層７をtepi10〜15μｍ成長さ
せる。その後Ｐ型分離領域１０，Ｐ型ベース８，Ｎ型エ
ミッタ領域９ａ，Ｎ型コレクタコンタクト領域９ｂを形
成して第１図(c)に示すようなトランジスタが形成され
る。この時第２エピタキシヤル層６ａは高濃度なのでよ
り完全にオートドーピングが防がれ、第３エピタキシヤ
ル層７内にトラジスタが形成されるので、トランジスタ
の特性が変化することもない。
で、第２図(a)の工程で第１のエピタキシヤル層４を形
成し、第２図(b)の工程でＰ型第３埋込層５を形成した
後第１エピタキシヤル層４よりも低抵抗のSepi１〜20
Ωcmでtepi５〜10Ωμｍ第２エピタキシヤル層６ａを
成長させる。この時第２エピタキシヤル層６ａはＰ型第
３埋込層５をおおう厚さとする。次に、第２図(c)に示
すように適当な気相成長法によりSepi25〜35ΩcmのＮ
−型第３エピタキシヤル層７をtepi10〜15μｍ成長さ
せる。その後Ｐ型分離領域１０，Ｐ型ベース８，Ｎ型エ
ミッタ領域９ａ，Ｎ型コレクタコンタクト領域９ｂを形
成して第１図(c)に示すようなトランジスタが形成され
る。この時第２エピタキシヤル層６ａは高濃度なのでよ
り完全にオートドーピングが防がれ、第３エピタキシヤ
ル層７内にトラジスタが形成されるので、トランジスタ
の特性が変化することもない。
以上説明した通り、本発明によれば第２エピタキシヤル
層をSiH4の熱分解により成長させているので、成長温度
が1050℃とSiCl4に比べて低温になる為第３埋込層のボ
ロのオートドーピングが減少し第１エピタキシヤル層と
第２エピタキシヤル層の境界領域に反転層又は高抵抗層
の発生を防止することができる。又第２エピタキシヤル
層を高濃度化すればこのオートドーピングはより完全に
防がれる。
層をSiH4の熱分解により成長させているので、成長温度
が1050℃とSiCl4に比べて低温になる為第３埋込層のボ
ロのオートドーピングが減少し第１エピタキシヤル層と
第２エピタキシヤル層の境界領域に反転層又は高抵抗層
の発生を防止することができる。又第２エピタキシヤル
層を高濃度化すればこのオートドーピングはより完全に
防がれる。
従って、ＮＰＮトランジスタのhFEの低下、VCE(sat)の
上昇を引き起こすことなく極めて高い拡散歩留を実現す
ることができる。
上昇を引き起こすことなく極めて高い拡散歩留を実現す
ることができる。
尚、本発明は上記実施例に限られることなく極性を換え
ても同様に実施効果が得られる。
ても同様に実施効果が得られる。
第１図(a)〜(c)は本発明の一実施例を説明するための製
造工程を示す構造断面図、第２図(a)〜(c)は本発明の他
の実施例を説明するための製造工程を示す構造断面図、
第３図は従来の２層エピタキシヤル層構造を有するＮＰ
Ｎトランジスタの構造断面図、第４図は第３図のＡ−
Ａ′断面の不純物濃度プロファイル、第５図は第１エピ
タキシヤル層と第２エピタキシヤル層の境界領域に反転
層又は高比抵抗層が形成された場合の第３図のＡ−Ａ′
断面の不純物濃度プロファイルである。 １……Ｐ型基板、２……Ｎ＋型第１埋込層、３……Ｐ型
第２埋込層、４……Ｎ型第１エピタキシヤル層、５……
Ｐ型第３埋込層、６ａ，６ｂ……Ｎ−型第２エピタキシ
ヤル層、７……Ｎ−型第３エピタキシヤル層、８……Ｐ
型ベース領域、９ａ……Ｎ型エミッタ領域、９ｂ……Ｎ
型コレクタコンタクト領域、１０……Ｐ型分離領域、Ｐ
……Ｐ−型反転層、ｑ……Ｎ--型高比抵抗層。
造工程を示す構造断面図、第２図(a)〜(c)は本発明の他
の実施例を説明するための製造工程を示す構造断面図、
第３図は従来の２層エピタキシヤル層構造を有するＮＰ
Ｎトランジスタの構造断面図、第４図は第３図のＡ−
Ａ′断面の不純物濃度プロファイル、第５図は第１エピ
タキシヤル層と第２エピタキシヤル層の境界領域に反転
層又は高比抵抗層が形成された場合の第３図のＡ−Ａ′
断面の不純物濃度プロファイルである。 １……Ｐ型基板、２……Ｎ＋型第１埋込層、３……Ｐ型
第２埋込層、４……Ｎ型第１エピタキシヤル層、５……
Ｐ型第３埋込層、６ａ，６ｂ……Ｎ−型第２エピタキシ
ヤル層、７……Ｎ−型第３エピタキシヤル層、８……Ｐ
型ベース領域、９ａ……Ｎ型エミッタ領域、９ｂ……Ｎ
型コレクタコンタクト領域、１０……Ｐ型分離領域、Ｐ
……Ｐ−型反転層、ｑ……Ｎ--型高比抵抗層。
Claims (3)
- 【請求項１】一導電型半導体基板表面より他の導電型の
第１埋込層及び前記一導電型の第２埋込層を形成する工
程と、しかる後前記他の導電型の第１エピタキシャル層
をＳｉＣｌ４の還元反応により形成する工程と、しかる
後前記第１エピタキシャル層表面より前記第２埋込層に
対応する部分に前記一導電型の第３埋込層を形成する工
程と、しかる後前記他の導電型の第２エピタキシャル層
を熱分解法によって気相成長せしめる工程と、前記第２
エピタキシャル層を含む上層エピタキシャル層に前記第
３埋込層に達する絶縁分離拡散を施す工程と、前記絶縁
分離拡散によって囲まれる前記上層エピタキシャル層に
半導体素子を形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】前記第２エピタキシャル層の比抵抗は前記
第１エピタキシャル層の比抵抗に比して小さいことを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。 - 【請求項３】前記第２エピタキシャル層上に前記一導電
型の第３エピタキシャル層を形成して前記上層エピタキ
シャル層を形成することを特徴とする特許請求の範囲第
(1)項又は第(2)項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117864A JPH0628263B2 (ja) | 1985-05-31 | 1985-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117864A JPH0628263B2 (ja) | 1985-05-31 | 1985-05-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61276367A JPS61276367A (ja) | 1986-12-06 |
| JPH0628263B2 true JPH0628263B2 (ja) | 1994-04-13 |
Family
ID=14722180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117864A Expired - Lifetime JPH0628263B2 (ja) | 1985-05-31 | 1985-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628263B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12444605B2 (en) | 2022-01-12 | 2025-10-14 | Applied Materials, Inc. | Epitaxial methods including a haloborane formula for growing boron-containing structures having increased boron concentrations |
-
1985
- 1985-05-31 JP JP60117864A patent/JPH0628263B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61276367A (ja) | 1986-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3595713A (en) | Method of manufacturing a semiconductor device comprising complementary transistors | |
| US3703420A (en) | Lateral transistor structure and process for forming the same | |
| JP2001135719A (ja) | 半導体装置の素子分離構造 | |
| JPH0628263B2 (ja) | 半導体装置の製造方法 | |
| JPH05198584A (ja) | バイポーラ集積回路 | |
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JPH06310526A (ja) | 半導体デバイス | |
| JPH0521442A (ja) | 半導体装置 | |
| JP4484979B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6155775B2 (ja) | ||
| JP2627289B2 (ja) | 半導体集積回路の製造方法 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JPS62237760A (ja) | 半導体装置の製造方法 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6255307B2 (ja) | ||
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JPH0138378B2 (ja) | ||
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH05136121A (ja) | 半導体集積回路装置 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPS59211270A (ja) | 縦型ｐｎｐトランジスタ | |
| JPH0439787B2 (ja) | ||
| JPH01187868A (ja) | 半導体装置 |