JPS6243343B2 - - Google Patents
Info
- Publication number
- JPS6243343B2 JPS6243343B2 JP56102743A JP10274381A JPS6243343B2 JP S6243343 B2 JPS6243343 B2 JP S6243343B2 JP 56102743 A JP56102743 A JP 56102743A JP 10274381 A JP10274381 A JP 10274381A JP S6243343 B2 JPS6243343 B2 JP S6243343B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- plating
- rhodium
- gold plating
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/832—Electrodes characterised by their material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【発明の詳細な説明】
本発明は、半導体素子等を収容する電子部品パ
ツケージに関し、更に詳しくは該電子部品パツケ
ージから導出するリード端子に、ロジウムを下地
として金めつきを施した構造の電子部品パツケー
ジに関するものである。
ツケージに関し、更に詳しくは該電子部品パツケ
ージから導出するリード端子に、ロジウムを下地
として金めつきを施した構造の電子部品パツケー
ジに関するものである。
セラミツクパツケージの場合通常メタライジン
グパターン面上にニツケルめつきが施されている
がこの場合、パツケージングの際450℃、5分の
加熱に耐えるには金めつきとして最低1.5μm程
度のめつき厚が必要である。
グパターン面上にニツケルめつきが施されている
がこの場合、パツケージングの際450℃、5分の
加熱に耐えるには金めつきとして最低1.5μm程
度のめつき厚が必要である。
半導体用のパツケージにおいて金めつきが使用
されている場合、この厚みを最少にとどめること
がコスト上の重要問題である。この目的から金め
つき厚をより薄くして同等の特性を得る技術が求
められる。本発明は、金めつき厚を従来の1/3以
下にすることができ、アルミニウム線のワイヤー
ボンデイング性の良好なる構造の電子部品パツケ
ージを提供するものである。
されている場合、この厚みを最少にとどめること
がコスト上の重要問題である。この目的から金め
つき厚をより薄くして同等の特性を得る技術が求
められる。本発明は、金めつき厚を従来の1/3以
下にすることができ、アルミニウム線のワイヤー
ボンデイング性の良好なる構造の電子部品パツケ
ージを提供するものである。
この目的を達成するため、本発明では金属面上
に金めつきを施した電子部品パツケージにおいて
金めつきの下地層としてロジウム層が形成されて
なることを特徴とする金めつきされた電子部品パ
ツケージとする。
に金めつきを施した電子部品パツケージにおいて
金めつきの下地層としてロジウム層が形成されて
なることを特徴とする金めつきされた電子部品パ
ツケージとする。
金めつきの下地としてロジウムめつきを行なう
ことにより、ロジウムが金と金属間化合物を作り
にくいこと、また、鉄、ニツケル等の拡散のバリ
アーとしても有効に働くことおよびロジウム自体
が酸化しにくいこと等の特性により、金めつき下
地として使用すると半導体パツケージの場合、
450℃、5分程度の加熱試験が行なわれるが、従
来必要とされた1.5μm程度の厚さを約0.5μm程
度まで低下させることができる。
ことにより、ロジウムが金と金属間化合物を作り
にくいこと、また、鉄、ニツケル等の拡散のバリ
アーとしても有効に働くことおよびロジウム自体
が酸化しにくいこと等の特性により、金めつき下
地として使用すると半導体パツケージの場合、
450℃、5分程度の加熱試験が行なわれるが、従
来必要とされた1.5μm程度の厚さを約0.5μm程
度まで低下させることができる。
金はダイボンデイング性、ワイヤーボンデイン
グ性、ハンダ付け性、耐食性、耐熱性等にすぐれ
ているため高価であるにもかかわらず各種の電子
部品に金めつきとして広く使用されている。しか
しコストダウンの要請が強い今日では金から銀へ
の切り換え等が行なわれているが、その特性上金
を必要する製品も依然として多い。そこで金の部
分めつき化、薄めつき化が進められたわけである
が半導体パツケージ時の加熱条件が過酷であるた
め薄めつき化すると下地のニツケル、鉄、銅等が
金中に拡散する結果加熱変色を起こすことにな
る。特にセラミツクパツケージのメタライズ面は
凹凸があり緻密質にできないため金めつきのピン
ホールを通しての下地の変質が起こりやすく耐熱
変色チツプ剥離、ボンデイング不良、金/スズリ
ツド付け不良等の不良が発生しやすくなる。
グ性、ハンダ付け性、耐食性、耐熱性等にすぐれ
ているため高価であるにもかかわらず各種の電子
部品に金めつきとして広く使用されている。しか
しコストダウンの要請が強い今日では金から銀へ
の切り換え等が行なわれているが、その特性上金
を必要する製品も依然として多い。そこで金の部
分めつき化、薄めつき化が進められたわけである
が半導体パツケージ時の加熱条件が過酷であるた
め薄めつき化すると下地のニツケル、鉄、銅等が
金中に拡散する結果加熱変色を起こすことにな
る。特にセラミツクパツケージのメタライズ面は
凹凸があり緻密質にできないため金めつきのピン
ホールを通しての下地の変質が起こりやすく耐熱
変色チツプ剥離、ボンデイング不良、金/スズリ
ツド付け不良等の不良が発生しやすくなる。
従つて、やむを得ず前記の通り最低でも1.5μ
m程度の金めつきを施しているのが現状である。
そこで薄い金めつき層で、アルミニウム線のワイ
ヤーボンデイング性の低下が起きない電子部品パ
ツケージについて鋭意検討した結果、金めつきの
下地として酸化が起きにくく、金属の拡散バリア
ーとして優れ、かつ金と金属間化合物を生成しに
くい金属めつきを施せば良いことを見出し本発明
を完成した。すなわち本発明の要旨は金属面上に
金めつきが施された電子部品において金めつきの
下地としてロジウムめつきを施すことを特徴とす
る金めつきされた電子部品パツケージにある。こ
の方法を適用できる電子部品パツケージとしては
鉄−ニツケル合金、銅合金等の材料よりなるプラ
スチツク封止用リードフレーム、セラミツク基板
表面をタングステン、モリブデン等の材料でメタ
ライニングしたセラミツクパツケージ、ハーメチ
ツクシールしたキヤン・タイプのパツケージ等が
ある。以下に本発明を実施例に従い説明する。
m程度の金めつきを施しているのが現状である。
そこで薄い金めつき層で、アルミニウム線のワイ
ヤーボンデイング性の低下が起きない電子部品パ
ツケージについて鋭意検討した結果、金めつきの
下地として酸化が起きにくく、金属の拡散バリア
ーとして優れ、かつ金と金属間化合物を生成しに
くい金属めつきを施せば良いことを見出し本発明
を完成した。すなわち本発明の要旨は金属面上に
金めつきが施された電子部品において金めつきの
下地としてロジウムめつきを施すことを特徴とす
る金めつきされた電子部品パツケージにある。こ
の方法を適用できる電子部品パツケージとしては
鉄−ニツケル合金、銅合金等の材料よりなるプラ
スチツク封止用リードフレーム、セラミツク基板
表面をタングステン、モリブデン等の材料でメタ
ライニングしたセラミツクパツケージ、ハーメチ
ツクシールしたキヤン・タイプのパツケージ等が
ある。以下に本発明を実施例に従い説明する。
実施例 1
焼結後のセラミツクパツケージのメタライズ面
にニツケルめつきを行ない外部導出用リードを猟
付けした後ワツト浴により2μmのニツケルめつ
きを施す。これに金ストライクめつき0.1μmを
行い、0.3μmのロジウムめつきを施し、さらに
0.5μmの金めつきを行ない、種々の特性試験を
行つた。ロジウム及び金めつき液は市販品
(EEJA製 ローデツクスおよびテンペレツクス
401)を使用した。ダイ付けは430℃で窒素雰囲気
中においてダイをスクライブしながら行い、シア
ーテスト(接着面を刃物で強制的にはがし、接着
状態をみる試験)を行い金/シリコン共晶で90%
以上濡れているものを良好とした。
にニツケルめつきを行ない外部導出用リードを猟
付けした後ワツト浴により2μmのニツケルめつ
きを施す。これに金ストライクめつき0.1μmを
行い、0.3μmのロジウムめつきを施し、さらに
0.5μmの金めつきを行ない、種々の特性試験を
行つた。ロジウム及び金めつき液は市販品
(EEJA製 ローデツクスおよびテンペレツクス
401)を使用した。ダイ付けは430℃で窒素雰囲気
中においてダイをスクライブしながら行い、シア
ーテスト(接着面を刃物で強制的にはがし、接着
状態をみる試験)を行い金/シリコン共晶で90%
以上濡れているものを良好とした。
ワイヤーボンデイングは450℃、5分加熱した
サンプルにアルミニウム線を用いた超音波ボンデ
イングを行ない、200℃、48時間の加熱エージン
グを行ないその良否を判定した。いずれも場合も
全く異状はみとめられず充分良好な結果を与え
た。
サンプルにアルミニウム線を用いた超音波ボンデ
イングを行ない、200℃、48時間の加熱エージン
グを行ないその良否を判定した。いずれも場合も
全く異状はみとめられず充分良好な結果を与え
た。
ロジウムめつき厚は実用上0.1μm程度でも充
分であるが、1.0μm以上はロジウム自体が高価
であるため、実用面では好ましくない。0.3μm
以下のフラツシユ程度で十分である。またロジウ
ムと組み合わせて使用する金属はニツケル以外に
例えば銀、銅、コバルト等でも充分機能すること
はいうまでもない。
分であるが、1.0μm以上はロジウム自体が高価
であるため、実用面では好ましくない。0.3μm
以下のフラツシユ程度で十分である。またロジウ
ムと組み合わせて使用する金属はニツケル以外に
例えば銀、銅、コバルト等でも充分機能すること
はいうまでもない。
以上述べたようにごく薄いロジウム層を金めつ
きの下地に用いることにより金めつき厚を従来の
1/3程度に容易に低減させることができ、アルミ
ニウム線の超音波ワイヤーボンデイング性が良好
な低価格のパツケージの製造が可能となつた。
きの下地に用いることにより金めつき厚を従来の
1/3程度に容易に低減させることができ、アルミ
ニウム線の超音波ワイヤーボンデイング性が良好
な低価格のパツケージの製造が可能となつた。
以上本発明をセラミツクパツケージの実施例に
て詳述したが、以下の態様でも行なうことができ
る。
て詳述したが、以下の態様でも行なうことができ
る。
(1) 部分金めつきリードフレームの金めつき下地
として、金めつきと同じ位置にジエツトめつき
によりロジウムめつきを行なう。
として、金めつきと同じ位置にジエツトめつき
によりロジウムめつきを行なう。
(2) (1)と同様にハーメチツクシールの部分金めつ
き下地として使用する。
き下地として使用する。
(3) バレルめつきによる全体金めつきにも下地め
つきとして使用する。
つきとして使用する。
本発明によれば、金めつきされた電子部品パツ
ケージにおいて金めつき厚を従来の一般的な1.5
μmから約0.5μmにまで低下させることができ
安価な製品を従来と同等の機能を備えたものとし
て製造できる。
ケージにおいて金めつき厚を従来の一般的な1.5
μmから約0.5μmにまで低下させることができ
安価な製品を従来と同等の機能を備えたものとし
て製造できる。
Claims (1)
- 1 金属面上にアルミニウム線を超音波ボンデイ
ングするための金めつきが施された電子部品パツ
ケージにおいて、金めつきの下層にロジウム層が
形成されてなることを特徴とする金めつきされた
電子部品パツケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102743A JPS584955A (ja) | 1981-06-30 | 1981-06-30 | 金めつきされた電子部品パツケ−ジ |
| GB08217956A GB2103420B (en) | 1981-06-30 | 1982-06-21 | Gold-plated package for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102743A JPS584955A (ja) | 1981-06-30 | 1981-06-30 | 金めつきされた電子部品パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584955A JPS584955A (ja) | 1983-01-12 |
| JPS6243343B2 true JPS6243343B2 (ja) | 1987-09-12 |
Family
ID=14335709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102743A Granted JPS584955A (ja) | 1981-06-30 | 1981-06-30 | 金めつきされた電子部品パツケ−ジ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS584955A (ja) |
| GB (1) | GB2103420B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961155A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 半導体装置 |
| DE3685647T2 (de) * | 1985-07-16 | 1993-01-07 | Nippon Telegraph & Telephone | Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben. |
| US4701573A (en) * | 1985-09-26 | 1987-10-20 | Itt Gallium Arsenide Technology Center | Semiconductor chip housing |
| FR2610451B1 (fr) * | 1987-01-30 | 1989-04-21 | Radiotechnique Compelec | Dispositif opto-electronique comprenant au moins un composant monte sur un support |
| DE3704200A1 (de) * | 1987-02-11 | 1988-08-25 | Bbc Brown Boveri & Cie | Verfahren zur herstellung einer verbindung zwischen einem bonddraht und einer kontaktflaeche bei hybriden dickschicht-schaltkreisen |
| CA2092165C (en) * | 1992-03-23 | 2001-05-15 | Tuyosi Nagano | Chip carrier for optical device |
| FR2713401B1 (fr) * | 1993-09-29 | 1997-01-17 | Mitsubishi Electric Corp | Dispositif à semiconducteurs optique. |
| JPH0799368A (ja) * | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 光半導体装置 |
| JP2606115B2 (ja) * | 1993-12-27 | 1997-04-30 | 日本電気株式会社 | 半導体実装基板用素子接合パッド |
| DE102008021435A1 (de) * | 2008-04-29 | 2009-11-19 | Schott Ag | Gehäuse für LEDs mit hoher Leistung |
| CN119297161A (zh) * | 2024-11-18 | 2025-01-10 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种贴片式功率混合集成电路模块封装方法及其封装结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609472A (en) * | 1969-05-21 | 1971-09-28 | Trw Semiconductors Inc | High-temperature semiconductor and method of fabrication |
| JPS517906B2 (ja) * | 1971-08-18 | 1976-03-11 |
-
1981
- 1981-06-30 JP JP56102743A patent/JPS584955A/ja active Granted
-
1982
- 1982-06-21 GB GB08217956A patent/GB2103420B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2103420B (en) | 1986-01-29 |
| GB2103420A (en) | 1983-02-16 |
| JPS584955A (ja) | 1983-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
| JP3537417B2 (ja) | 半導体装置およびその製造方法 | |
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JPS6013078B2 (ja) | 金メツキされた電子部品及びその製法 | |
| JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| JPH09275182A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JPH09232493A (ja) | リードフレーム | |
| JPS584955A (ja) | 金めつきされた電子部品パツケ−ジ | |
| US20030116837A1 (en) | Semiconductor device and manufacturing method thereof | |
| US5958607A (en) | Lead frame for semiconductor device | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| US4765528A (en) | Plating process for an electronic part | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPS628532A (ja) | 金メツキされた電子部品パツケ−ジ | |
| JPS6353287A (ja) | Ag被覆導体 | |
| JPS628533A (ja) | 金めつきされた電子部品パツケ−ジ | |
| JPS60236252A (ja) | 半導体用ボンデイング細線 | |
| JP2673642B2 (ja) | リードフレーム | |
| JPS6196098A (ja) | 金メツキされた電子部品 | |
| JPH02174253A (ja) | 金属部にレニウム層を有する電子部品パッケージ | |
| JPS6240753A (ja) | 半導体リ−ドフレ−ム | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| JPS6180844A (ja) | 半導体リ−ドフレ−ム用条材 |