JPH06284006A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH06284006A JPH06284006A JP8933393A JP8933393A JPH06284006A JP H06284006 A JPH06284006 A JP H06284006A JP 8933393 A JP8933393 A JP 8933393A JP 8933393 A JP8933393 A JP 8933393A JP H06284006 A JPH06284006 A JP H06284006A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- converter
- agc circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 238000013139 quantization Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換によって生ずる量子化ノイズや外
来ノイズによるＳ／Ｎの劣化を良好に低減し、且つ、入
力されるアナログ信号が、低周波から高周波成分までの
広帯域な周波数成分であっても、出力される信号の周波
数特性を劣化することのない信号処理回路を提供する。 【構成】 入力アナログ信号を、ＨＰＦ３０及びＬＰＦ
３２によって、２つの周波数成分に分離する。その分離
された信号は、それぞれ高周波用のＡＧＣ回路３４及び
低周波用のＡＧＣ回路３６により、Ａ／Ｄ変換器６０の
入力最大値に対応した一定の振幅値に調整される。その
信号は、ディジタル処理回路６２により所要のディジタ
ル処理後、Ｄ／Ａ変換器６８及びＬＰＦ７０を経て、高
周波用の逆ＡＧＣ回路３８及び低周波用の逆ＡＧＣ回路
４０により、前段による振幅調整と逆の調整を行い、再
び、加算器４２により合成される。
来ノイズによるＳ／Ｎの劣化を良好に低減し、且つ、入
力されるアナログ信号が、低周波から高周波成分までの
広帯域な周波数成分であっても、出力される信号の周波
数特性を劣化することのない信号処理回路を提供する。 【構成】 入力アナログ信号を、ＨＰＦ３０及びＬＰＦ
３２によって、２つの周波数成分に分離する。その分離
された信号は、それぞれ高周波用のＡＧＣ回路３４及び
低周波用のＡＧＣ回路３６により、Ａ／Ｄ変換器６０の
入力最大値に対応した一定の振幅値に調整される。その
信号は、ディジタル処理回路６２により所要のディジタ
ル処理後、Ｄ／Ａ変換器６８及びＬＰＦ７０を経て、高
周波用の逆ＡＧＣ回路３８及び低周波用の逆ＡＧＣ回路
４０により、前段による振幅調整と逆の調整を行い、再
び、加算器４２により合成される。
Description
【０００１】
【産業上の利用分野】本発明は、信号のＡ／Ｄ変換を行
って所要の処理を行った後、再び信号のＤ／Ａ変換を行
う信号処理回路に係り、特にテレビジョンのコンポジッ
ト信号処理に用いて好適な信号処理回路に関する。
って所要の処理を行った後、再び信号のＤ／Ａ変換を行
う信号処理回路に係り、特にテレビジョンのコンポジッ
ト信号処理に用いて好適な信号処理回路に関する。
【０００２】
【従来の技術】アナログ信号をディジタル信号に変換し
てディジタル的に必要な信号処理を行い、その後アナロ
グ信号に変換する信号処理回路としては、例えば、同期
信号やカラー信号などテレビジョンのコンポジット信号
にＹ−Ｃ分離などを行うものがある。
てディジタル的に必要な信号処理を行い、その後アナロ
グ信号に変換する信号処理回路としては、例えば、同期
信号やカラー信号などテレビジョンのコンポジット信号
にＹ−Ｃ分離などを行うものがある。
【０００３】以前、本出願人は、平成４年特許願第１６
２０７７号（平成４年５月２７日出願）において、ビッ
ト数の増大や素子の高速化を必要とすることなく、簡単
な回路構成で良好にノイズを低減することができる信号
処理回路を発明し、出願した。以下、その内容について
簡単に説明する。
２０７７号（平成４年５月２７日出願）において、ビッ
ト数の増大や素子の高速化を必要とすることなく、簡単
な回路構成で良好にノイズを低減することができる信号
処理回路を発明し、出願した。以下、その内容について
簡単に説明する。
【０００４】図４は、先願の信号処理回路の構成を示し
ており、同期信号やカラー信号などテレビジョンのコン
ポジット信号に、Ｙ−Ｃ分離などを行う場合について説
明する。同図において、テレビジョンの入力コンポジッ
ト信号は、ゲート回路５０，同期回路５２，及び減算器
５４のプラス側に各々入力される。ゲート回路５０の出
力側はＡＧＣ（Automatic Gain Control）回路５６及び
減算器５４のマイナス側に接続され、同期回路５２の出
力側はゲート回路５０及びＡＧＣ回路５６に接続されて
いる。
ており、同期信号やカラー信号などテレビジョンのコン
ポジット信号に、Ｙ−Ｃ分離などを行う場合について説
明する。同図において、テレビジョンの入力コンポジッ
ト信号は、ゲート回路５０，同期回路５２，及び減算器
５４のプラス側に各々入力される。ゲート回路５０の出
力側はＡＧＣ（Automatic Gain Control）回路５６及び
減算器５４のマイナス側に接続され、同期回路５２の出
力側はゲート回路５０及びＡＧＣ回路５６に接続されて
いる。
【０００５】ＡＧＣ回路５６の出力側は、低域通過フィ
ルタ（以下、ＬＰＦと略記する）５８に接続され、ＬＰ
Ｆ５８の出力側はＡ／Ｄ変換器６０に接続されている。
このＡ／Ｄ変換器６０のディジタル信号出力側は、ディ
ジタル処理回路６２に接続されている。他方、減算器５
４の出力側は遅延回路６４に接続されて、この遅延回路
６４の出力側はディジタル処理回路６２及び他の遅延回
路６６に接続されている。
ルタ（以下、ＬＰＦと略記する）５８に接続され、ＬＰ
Ｆ５８の出力側はＡ／Ｄ変換器６０に接続されている。
このＡ／Ｄ変換器６０のディジタル信号出力側は、ディ
ジタル処理回路６２に接続されている。他方、減算器５
４の出力側は遅延回路６４に接続されて、この遅延回路
６４の出力側はディジタル処理回路６２及び他の遅延回
路６６に接続されている。
【０００６】また、ディジタル処理回路６２の出力側は
Ｄ／Ａ変換器６８に接続され、このＤ／Ａ変換器６８の
出力側はＬＰＦ７０に接続されている。このＬＰＦ７０
の出力側は逆ＡＧＣ回路７２に接続され、この逆ＡＧＣ
回路７２の出力側は遅延回路６６の出力側とともに加算
器７４の加算入力側に接続されている。また、逆ＡＧＣ
回路７２及び加算器７４の出力側が、信号処理回路の出
力側となっている。更に、入力側のＡＧＣ回路５６の振
幅調整情報の出力側は、遅延回路７６を介して逆ＡＧＣ
回路７２に接続されている。
Ｄ／Ａ変換器６８に接続され、このＤ／Ａ変換器６８の
出力側はＬＰＦ７０に接続されている。このＬＰＦ７０
の出力側は逆ＡＧＣ回路７２に接続され、この逆ＡＧＣ
回路７２の出力側は遅延回路６６の出力側とともに加算
器７４の加算入力側に接続されている。また、逆ＡＧＣ
回路７２及び加算器７４の出力側が、信号処理回路の出
力側となっている。更に、入力側のＡＧＣ回路５６の振
幅調整情報の出力側は、遅延回路７６を介して逆ＡＧＣ
回路７２に接続されている。
【０００７】以上の各部のうち、同期回路５２は、入力
コンポジット信号に同期した同期信号を出力するための
回路である。ゲート回路５０は、この同期信号を利用し
てコンポジット信号から必要な信号成分（本実施例では
交流成分）を取り出す回路である。また、ＡＧＣ回路５
６は、入力信号の振幅値を一定に保って出力する機能を
有している。この振幅値は、Ａ／Ｄ変換器６０の入力最
大値に対応した値である。ＡＧＣ回路５６における振幅
の調整情報は、遅延回路７６による適宜のタイミング調
整を受けて逆ＡＧＣ回路７２に供給されている。
コンポジット信号に同期した同期信号を出力するための
回路である。ゲート回路５０は、この同期信号を利用し
てコンポジット信号から必要な信号成分（本実施例では
交流成分）を取り出す回路である。また、ＡＧＣ回路５
６は、入力信号の振幅値を一定に保って出力する機能を
有している。この振幅値は、Ａ／Ｄ変換器６０の入力最
大値に対応した値である。ＡＧＣ回路５６における振幅
の調整情報は、遅延回路７６による適宜のタイミング調
整を受けて逆ＡＧＣ回路７２に供給されている。
【０００８】次に、ディジタル処理回路６２は、入力デ
ィジタル信号に対して所要のディジタル処理，例えばＹ
−Ｃ分離の処理を行うためのもので、遅延回路６４から
の遅延信号が処理時に利用されるようになっている。逆
ＡＧＣ回路７２は、入力側のＡＧＣ回路５６による振幅
調整と逆の調整を行って信号の振幅を元に戻す機能を有
している。また、Ａ／Ｄ変換器６０の入力側及びＤ／Ａ
変換器６８の出力側に設けられたＬＰＦ５８，７０は、
それらの動作用クロックによる折り返しノイズの発生を
防止するためのものである。更に、遅延回路６４は、主
としてＡ／Ｄ変換器６０の変換処理による信号の時間遅
延を調整するためのものであり、遅延回路６６は、主と
してＤ／Ａ変換器６８の変換処理による信号の時間遅延
を調整するためのものである。
ィジタル信号に対して所要のディジタル処理，例えばＹ
−Ｃ分離の処理を行うためのもので、遅延回路６４から
の遅延信号が処理時に利用されるようになっている。逆
ＡＧＣ回路７２は、入力側のＡＧＣ回路５６による振幅
調整と逆の調整を行って信号の振幅を元に戻す機能を有
している。また、Ａ／Ｄ変換器６０の入力側及びＤ／Ａ
変換器６８の出力側に設けられたＬＰＦ５８，７０は、
それらの動作用クロックによる折り返しノイズの発生を
防止するためのものである。更に、遅延回路６４は、主
としてＡ／Ｄ変換器６０の変換処理による信号の時間遅
延を調整するためのものであり、遅延回路６６は、主と
してＤ／Ａ変換器６８の変換処理による信号の時間遅延
を調整するためのものである。
【０００９】次に、図５のタイムチャートを参照しなが
ら、図４に示す信号処理回路の動作について説明する。
なお、図５には、各部の信号の波形例が示されている。
図５（Ａ）に示すテレビジョンのコンポジット信号は、
ゲート回路５０，同期回路５２，及び減算器５４のプラ
ス入力側に各々入力される。なお、同図中信号ＳＡは水
平同期信号，ＳＢはカラーバースト信号，ＳＣは映像信
号である。同期回路５２では、入力コンポジット信号か
ら図５（Ｂ）に示すような同期信号が得られ、これがゲ
ート回路５０に出力される。ゲート回路５０では、同期
信号をゲートパルスとしてコンポジット信号にゲートが
かけられ、同期信号の論理値が「１」の期間中の信号が
取り出されることになる（同図（Ｃ）参照）。このゲー
ト出力信号は、ＡＧＣ回路５６に供給される。
ら、図４に示す信号処理回路の動作について説明する。
なお、図５には、各部の信号の波形例が示されている。
図５（Ａ）に示すテレビジョンのコンポジット信号は、
ゲート回路５０，同期回路５２，及び減算器５４のプラ
ス入力側に各々入力される。なお、同図中信号ＳＡは水
平同期信号，ＳＢはカラーバースト信号，ＳＣは映像信
号である。同期回路５２では、入力コンポジット信号か
ら図５（Ｂ）に示すような同期信号が得られ、これがゲ
ート回路５０に出力される。ゲート回路５０では、同期
信号をゲートパルスとしてコンポジット信号にゲートが
かけられ、同期信号の論理値が「１」の期間中の信号が
取り出されることになる（同図（Ｃ）参照）。このゲー
ト出力信号は、ＡＧＣ回路５６に供給される。
【００１０】次に、ＡＧＣ回路５６では、入力された信
号の振幅が一定レベル，すなわちＡ／Ｄ変換器６０の入
力レンジの最大レベルΔになるように、振幅の調節が行
われる。図５の例では、同図（Ｃ）に示すゲート出力が
同図（Ｄ）に示すように増幅されて振幅がΔとなり、こ
れがＬＰＦ５８を介してＡ／Ｄ変換器６０に供給され
る。Ａ／Ｄ変換器６０では、入力された振幅Δのアナロ
グ信号がディジタル信号に変換される。
号の振幅が一定レベル，すなわちＡ／Ｄ変換器６０の入
力レンジの最大レベルΔになるように、振幅の調節が行
われる。図５の例では、同図（Ｃ）に示すゲート出力が
同図（Ｄ）に示すように増幅されて振幅がΔとなり、こ
れがＬＰＦ５８を介してＡ／Ｄ変換器６０に供給され
る。Ａ／Ｄ変換器６０では、入力された振幅Δのアナロ
グ信号がディジタル信号に変換される。
【００１１】他方、減算器５４では、入力コンポジット
信号からゲート出力の減算が行われ、図５（Ｅ）に示す
減算後の直流成分信号が遅延回路６４で遅延されてディ
ジタル処理回路６２に供給される。ディジタル処理回路
６２では、Ａ／Ｄ変換器６０で変換された交流成分のデ
ィジタル信号と、遅延回路６４から供給された直流成分
信号を用いてＹ−Ｃ分離のディジタル演算処理が行わ
れ、処理後のＹ及びＣ信号がそれぞれ出力される。
信号からゲート出力の減算が行われ、図５（Ｅ）に示す
減算後の直流成分信号が遅延回路６４で遅延されてディ
ジタル処理回路６２に供給される。ディジタル処理回路
６２では、Ａ／Ｄ変換器６０で変換された交流成分のデ
ィジタル信号と、遅延回路６４から供給された直流成分
信号を用いてＹ−Ｃ分離のディジタル演算処理が行わ
れ、処理後のＹ及びＣ信号がそれぞれ出力される。
【００１２】これらのディジタル信号は、Ｄ／Ａ変換器
６８でアナログ信号に変換され、更にＬＰＦ７０で折り
返しノイズが除去されて逆ＡＧＣ回路７２に出力され
る。この逆ＡＧＣ回路７２には、ＡＧＣ回路５６におけ
る振幅調整情報が送られており、変換後のアナログ信号
は元の振幅値に変換されて出力される（図５（Ｆ）参
照）。逆ＡＧＣ回路７２の出力信号は、一方ではそのま
ま出力され、他方では遅延回路６６から出力された直流
成分信号と加算器７４で加算されて出力される（図５
（Ｇ）参照）。
６８でアナログ信号に変換され、更にＬＰＦ７０で折り
返しノイズが除去されて逆ＡＧＣ回路７２に出力され
る。この逆ＡＧＣ回路７２には、ＡＧＣ回路５６におけ
る振幅調整情報が送られており、変換後のアナログ信号
は元の振幅値に変換されて出力される（図５（Ｆ）参
照）。逆ＡＧＣ回路７２の出力信号は、一方ではそのま
ま出力され、他方では遅延回路６６から出力された直流
成分信号と加算器７４で加算されて出力される（図５
（Ｇ）参照）。
【００１３】以上説明したように、先願の信号処理回路
は上記の如く構成したので、入力信号振幅は、ＡＧＣ回
路５６でＡ／Ｄ変換器６０の入力レンジに調整された後
にディジタル処理され、その後ＡＧＣ回路５６による調
整量に対応した逆調整が逆ＡＧＣ回路７２で行われて出
力される。従って、入力信号の振幅値がＡ／Ｄ変換器６
０の最大分解能レベル（１量子化ステップ）の影響を受
けるほど小さい場合、あるいは電源ラインなどからのノ
イズの影響を受けてＳ／Ｎが悪くなるような場合には、
ＡＧＣ回路５６による振幅値の増幅調整が行われる。こ
のため、Ａ／Ｄ変換によって生ずる量子化ノイズや外来
ノイズによるＳ／Ｎの劣化は良好に低減されるようにな
る。
は上記の如く構成したので、入力信号振幅は、ＡＧＣ回
路５６でＡ／Ｄ変換器６０の入力レンジに調整された後
にディジタル処理され、その後ＡＧＣ回路５６による調
整量に対応した逆調整が逆ＡＧＣ回路７２で行われて出
力される。従って、入力信号の振幅値がＡ／Ｄ変換器６
０の最大分解能レベル（１量子化ステップ）の影響を受
けるほど小さい場合、あるいは電源ラインなどからのノ
イズの影響を受けてＳ／Ｎが悪くなるような場合には、
ＡＧＣ回路５６による振幅値の増幅調整が行われる。こ
のため、Ａ／Ｄ変換によって生ずる量子化ノイズや外来
ノイズによるＳ／Ｎの劣化は良好に低減されるようにな
る。
【００１４】また、上述した信号処理回路によれば、Ａ
ＧＣ回路を用いるため１つのＡ／Ｄ変換器でよく、また
ビット数を増やしたり素子を高速化する必要がないとい
う利点もある。信号のクランプを行う必要がないので、
全体として簡単な回路構成となる。更に、コンポジット
信号中の必要な部分のみをゲート回路５０で取り出し、
この部分についてＡＧＣ回路５６による振幅調整を行っ
てＡ／Ｄ変換を行うことで、必要部分のＳ／Ｎ向上を図
ることもできるという効果を有するものである。
ＧＣ回路を用いるため１つのＡ／Ｄ変換器でよく、また
ビット数を増やしたり素子を高速化する必要がないとい
う利点もある。信号のクランプを行う必要がないので、
全体として簡単な回路構成となる。更に、コンポジット
信号中の必要な部分のみをゲート回路５０で取り出し、
この部分についてＡＧＣ回路５６による振幅調整を行っ
てＡ／Ｄ変換を行うことで、必要部分のＳ／Ｎ向上を図
ることもできるという効果を有するものである。
【００１５】
【課題を解決しようとする課題】しかしながら、以上説
明した信号処理回路では次のような不都合がある。低周
波成分と高周波成分の両成分を有するような入力アナロ
グ信号を、ＡＧＣ回路に入力した場合を考える。一般
に、ＡＧＣ回路は、入来する低周波から高周波までする
入力信号に対して、どの周波数成分においても一定振幅
の信号にするように調整を行うことが望まれる。しかし
ながら、実際のＡＧＣ回路は、その周波数特性により、
入力信号の高周波の周波数成分をカットさせてしまうこ
とが起こり得る。従って、従来の信号処理回路は、低周
波から高周波成分までを有するような広帯域の信号を入
力すると、入力信号の周波数特性を劣化して出力してし
まうことがまれにあった。
明した信号処理回路では次のような不都合がある。低周
波成分と高周波成分の両成分を有するような入力アナロ
グ信号を、ＡＧＣ回路に入力した場合を考える。一般
に、ＡＧＣ回路は、入来する低周波から高周波までする
入力信号に対して、どの周波数成分においても一定振幅
の信号にするように調整を行うことが望まれる。しかし
ながら、実際のＡＧＣ回路は、その周波数特性により、
入力信号の高周波の周波数成分をカットさせてしまうこ
とが起こり得る。従って、従来の信号処理回路は、低周
波から高周波成分までを有するような広帯域の信号を入
力すると、入力信号の周波数特性を劣化して出力してし
まうことがまれにあった。
【００１６】本発明は、これらの問題点を鑑みなされた
ものであり、Ａ／Ｄ変換によって生ずる量子化ノイズや
外来ノイズによるＳ／Ｎの劣化は良好に低減し、且つ、
入力されるアナログ信号が、低周波から高周波成分まで
を有するような広帯域な周波数特性を有するものであっ
ても、周波数特性を劣化することのない信号処理回路を
提供することを目的とする。
ものであり、Ａ／Ｄ変換によって生ずる量子化ノイズや
外来ノイズによるＳ／Ｎの劣化は良好に低減し、且つ、
入力されるアナログ信号が、低周波から高周波成分まで
を有するような広帯域な周波数特性を有するものであっ
ても、周波数特性を劣化することのない信号処理回路を
提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、入力アナログ信号をＡ／
Ｄ変換器でディジタル信号に変換して、ディジタル信号
処理回路にて所要の信号処理を行い、処理後のディジタ
ル信号をＤ／Ａ変換器で出力アナログ信号に変換する信
号処理回路において、前記入力アナログ信号の所定の周
波数以上の高周波数成分のみを通過させる高域通過フィ
ルタと、前記入力アナログ信号の所定の周波数以下の低
周波数成分のみを通過させる低域通過フィルタと、前記
Ａ／Ｄ変換器の入力側に設けられ、前記高域通過フィル
タに応じた周波数特性を有し、前記高周波数成分の振幅
を、前記Ａ／Ｄ変換器の入力レンジに対応した一定値と
して出力する第１のＡＧＣ回路と、前記Ａ／Ｄ変換器の
入力側に設けられ、前記低域通過フィルタに応じた周波
数特性を有し、前記低周波数成分の振幅を、前記Ａ／Ｄ
変換器の入力レンジに対応した一定値として出力する第
２のＡＧＣ回路と、前記Ｄ／Ａ変換器の出力側に設けら
れ、前記出力アナログ信号の振幅を、前記第１のＡＧＣ
回路による振幅調整に対応して波形を戻すように調整す
る第１の逆ＡＧＣ回路と、前記Ｄ／Ａ変換器の出力側に
設けられ、前記出力アナログ信号の振幅を、前記第２の
ＡＧＣ回路による振幅調整に対応して波形を戻すように
調整する第２の逆ＡＧＣ回路と、前記第１の逆ＡＧＣ回
路の出力と、前記第２の逆ＡＧＣ回路の出力を合成する
加算器とを設けたことを特徴とする信号処理回路を提供
するものである。
の技術の課題を解決するため、入力アナログ信号をＡ／
Ｄ変換器でディジタル信号に変換して、ディジタル信号
処理回路にて所要の信号処理を行い、処理後のディジタ
ル信号をＤ／Ａ変換器で出力アナログ信号に変換する信
号処理回路において、前記入力アナログ信号の所定の周
波数以上の高周波数成分のみを通過させる高域通過フィ
ルタと、前記入力アナログ信号の所定の周波数以下の低
周波数成分のみを通過させる低域通過フィルタと、前記
Ａ／Ｄ変換器の入力側に設けられ、前記高域通過フィル
タに応じた周波数特性を有し、前記高周波数成分の振幅
を、前記Ａ／Ｄ変換器の入力レンジに対応した一定値と
して出力する第１のＡＧＣ回路と、前記Ａ／Ｄ変換器の
入力側に設けられ、前記低域通過フィルタに応じた周波
数特性を有し、前記低周波数成分の振幅を、前記Ａ／Ｄ
変換器の入力レンジに対応した一定値として出力する第
２のＡＧＣ回路と、前記Ｄ／Ａ変換器の出力側に設けら
れ、前記出力アナログ信号の振幅を、前記第１のＡＧＣ
回路による振幅調整に対応して波形を戻すように調整す
る第１の逆ＡＧＣ回路と、前記Ｄ／Ａ変換器の出力側に
設けられ、前記出力アナログ信号の振幅を、前記第２の
ＡＧＣ回路による振幅調整に対応して波形を戻すように
調整する第２の逆ＡＧＣ回路と、前記第１の逆ＡＧＣ回
路の出力と、前記第２の逆ＡＧＣ回路の出力を合成する
加算器とを設けたことを特徴とする信号処理回路を提供
するものである。
【００１８】
【実施例】以下、本発明による信号処理回路について、
添付図面を用いて説明する。図１は、本発明の信号処理
回路の一実施例を示す回路ブロック図であり、図２は、
ＨＰＦ３０及びＬＰＦ３２の周波数特性を示す図であ
る。図３は、本発明の信号処理回路の動作を説明するた
めの図である。なお、図１において、図４と同一部分に
は同一符号を付し、その動作の説明は省略する。
添付図面を用いて説明する。図１は、本発明の信号処理
回路の一実施例を示す回路ブロック図であり、図２は、
ＨＰＦ３０及びＬＰＦ３２の周波数特性を示す図であ
る。図３は、本発明の信号処理回路の動作を説明するた
めの図である。なお、図１において、図４と同一部分に
は同一符号を付し、その動作の説明は省略する。
【００１９】図１を用いて、テレビジョンのコンポジッ
ト信号に、Ｙ−Ｃ分離などを行う場合について説明す
る。同図において、コンポジット信号は、ゲート回路５
０，同期回路５２，及び減算器５４のプラス側に各々入
力される。ゲート回路５０の出力側は、高域通過フィル
タ（以下、ＨＰＦと略記する）３０，ＬＰＦ３２，及び
減算器５４のマイナス側に各々入力される。
ト信号に、Ｙ−Ｃ分離などを行う場合について説明す
る。同図において、コンポジット信号は、ゲート回路５
０，同期回路５２，及び減算器５４のプラス側に各々入
力される。ゲート回路５０の出力側は、高域通過フィル
タ（以下、ＨＰＦと略記する）３０，ＬＰＦ３２，及び
減算器５４のマイナス側に各々入力される。
【００２０】ＨＰＦ３０の出力側はＡＧＣ回路（第１の
ＡＧＣ回路）３４に、また、ＬＰＦ３２の出力側は、Ａ
ＧＣ回路（第２のＡＧＣ回路）３６に接続される。同期
回路５２の出力側は、ゲート回路５０，ＡＧＣ回路３
４，３６，ディジタル処理回路６２，６２に接続されて
いる。ＡＧＣ回路３４，３６の出力側は、それぞれＬＰ
Ｆ５８ａ，５８ｂ及び遅延回路７６に接続されている。
ＬＰＦ５８ａ，５８ｂの出力側はそれぞれＡ／Ｄ変換器
６０ａ，６０ｂに接続され、このＡ／Ｄ変換器６０ａ，
６０ｂのディジタル信号出力側は、それぞれディジタル
処理回路６２ａ，６２ｂに接続されている。
ＡＧＣ回路）３４に、また、ＬＰＦ３２の出力側は、Ａ
ＧＣ回路（第２のＡＧＣ回路）３６に接続される。同期
回路５２の出力側は、ゲート回路５０，ＡＧＣ回路３
４，３６，ディジタル処理回路６２，６２に接続されて
いる。ＡＧＣ回路３４，３６の出力側は、それぞれＬＰ
Ｆ５８ａ，５８ｂ及び遅延回路７６に接続されている。
ＬＰＦ５８ａ，５８ｂの出力側はそれぞれＡ／Ｄ変換器
６０ａ，６０ｂに接続され、このＡ／Ｄ変換器６０ａ，
６０ｂのディジタル信号出力側は、それぞれディジタル
処理回路６２ａ，６２ｂに接続されている。
【００２１】他方、減算器５４の出力側は遅延回路６４
に接続されて、この遅延回路６４の出力側はディジタル
処理回路６２ａ，６２ｂ及び他の遅延回路６６に接続さ
れている。また、ディジタル処理回路６２ａ，６２ｂの
出力側はそれぞれＤ／Ａ変換器６８ａ，６８ｂに接続さ
れ、このＤ／Ａ変換器６８ａ，６８ｂの出力側はそれぞ
れＬＰＦ７０ａ，７０ｂに接続されている。このＬＰＦ
７０ａ，７０ｂの出力側の内、ＡＧＣ回路３４を経由し
たものは逆ＡＧＣ回路（第１の逆ＡＧＣ回路）３８に接
続され、ＡＧＣ回路３６を経由したものは逆ＡＧＣ回路
（第２の逆ＡＧＣ回路）４０に接続される。
に接続されて、この遅延回路６４の出力側はディジタル
処理回路６２ａ，６２ｂ及び他の遅延回路６６に接続さ
れている。また、ディジタル処理回路６２ａ，６２ｂの
出力側はそれぞれＤ／Ａ変換器６８ａ，６８ｂに接続さ
れ、このＤ／Ａ変換器６８ａ，６８ｂの出力側はそれぞ
れＬＰＦ７０ａ，７０ｂに接続されている。このＬＰＦ
７０ａ，７０ｂの出力側の内、ＡＧＣ回路３４を経由し
たものは逆ＡＧＣ回路（第１の逆ＡＧＣ回路）３８に接
続され、ＡＧＣ回路３６を経由したものは逆ＡＧＣ回路
（第２の逆ＡＧＣ回路）４０に接続される。
【００２２】逆ＡＧＣ回路３８，４０の出力側は共に加
算器４２に接続され、この加算器４２の出力は加算器７
４に接続されると共に、信号処理回路の出力側となって
いる。加算器７４は、遅延回路６６の出力と加算器４２
の出力とを加算し、信号処理回路の出力側となってい
る。更に、ＡＧＣ回路３４，３６の振幅調整情報の出力
側は、それぞれ遅延回路７６ａ，７６ｂを介して逆ＡＧ
Ｃ回路３８，４０に接続されている。
算器４２に接続され、この加算器４２の出力は加算器７
４に接続されると共に、信号処理回路の出力側となって
いる。加算器７４は、遅延回路６６の出力と加算器４２
の出力とを加算し、信号処理回路の出力側となってい
る。更に、ＡＧＣ回路３４，３６の振幅調整情報の出力
側は、それぞれ遅延回路７６ａ，７６ｂを介して逆ＡＧ
Ｃ回路３８，４０に接続されている。
【００２３】以上の各部のうち、ＨＰＦ３０及びＬＰＦ
３２は、それぞれ図２に示すような周波数特性を有して
おり、ＨＰＦ３０は、所定の周波数ｆｔ以上の高周波成
分を通過させ、また、ＬＰＦ３２は、所定の周波数ｆｔ
以下の低周波成分を通過させ、それぞれの周波数特性の
成分のみを後段の回路に出力する。ＨＰＦ３０から高周
波成分の信号が供給されるＡＧＣ回路３４及び逆ＡＧＣ
回路３８は、高周波において周波数特性の良いものを使
用し、ＬＰＦ３２から低周波成分の信号が供給されるＡ
ＧＣ回路３６及び逆ＡＧＣ回路４０は、低周波において
周波数特性の良いものを使用している。
３２は、それぞれ図２に示すような周波数特性を有して
おり、ＨＰＦ３０は、所定の周波数ｆｔ以上の高周波成
分を通過させ、また、ＬＰＦ３２は、所定の周波数ｆｔ
以下の低周波成分を通過させ、それぞれの周波数特性の
成分のみを後段の回路に出力する。ＨＰＦ３０から高周
波成分の信号が供給されるＡＧＣ回路３４及び逆ＡＧＣ
回路３８は、高周波において周波数特性の良いものを使
用し、ＬＰＦ３２から低周波成分の信号が供給されるＡ
ＧＣ回路３６及び逆ＡＧＣ回路４０は、低周波において
周波数特性の良いものを使用している。
【００２４】そのため、図３に示すように、低周波から
高周波成分までを有している入力アナログ信号が入力さ
れた場合、まず、ＨＰＦ３０及びＬＰＦ３２において、
その入力信号を高周波成分と低周波成分に分離する。Ｈ
ＰＦ３０から出力された高周波成分は、高周波用のＡＧ
Ｃ回路３４により、Ａ／Ｄ変換器６０ａの入力最大値△
に対応した一定の振幅値に保って、ディジタル処理回路
６２ａに送られ所要のディジタル処理が行われる。
高周波成分までを有している入力アナログ信号が入力さ
れた場合、まず、ＨＰＦ３０及びＬＰＦ３２において、
その入力信号を高周波成分と低周波成分に分離する。Ｈ
ＰＦ３０から出力された高周波成分は、高周波用のＡＧ
Ｃ回路３４により、Ａ／Ｄ変換器６０ａの入力最大値△
に対応した一定の振幅値に保って、ディジタル処理回路
６２ａに送られ所要のディジタル処理が行われる。
【００２５】ディジタル処理が行われた後、再び、Ｄ／
Ａ変換器６８ａにてアナログ信号に変換し、ＬＰＦ７０
ａを経た信号は、逆ＡＧＣ回路３８において、ＡＧＣ回
路３４による振幅調整と逆の調整を行い、信号の振幅を
元に戻す。ＬＰＦ３２から出力された低周波成分におい
ても、前述した高周波成分と同様な処理が行われ、所要
のディジタル処理が行われた高周波成分と低周波成分
は、再び加算器４２によって合成される。なお、本発明
の実施例においては、入力信号をＨＰＦ３０とＬＰＦ３
２により、２つの周波数成分に分けたが、必要に応じて
帯域制限フィルタ（ＢＰＦ）を複数個設けて、複数の周
波数成分に分けて信号処理を行っても良い。
Ａ変換器６８ａにてアナログ信号に変換し、ＬＰＦ７０
ａを経た信号は、逆ＡＧＣ回路３８において、ＡＧＣ回
路３４による振幅調整と逆の調整を行い、信号の振幅を
元に戻す。ＬＰＦ３２から出力された低周波成分におい
ても、前述した高周波成分と同様な処理が行われ、所要
のディジタル処理が行われた高周波成分と低周波成分
は、再び加算器４２によって合成される。なお、本発明
の実施例においては、入力信号をＨＰＦ３０とＬＰＦ３
２により、２つの周波数成分に分けたが、必要に応じて
帯域制限フィルタ（ＢＰＦ）を複数個設けて、複数の周
波数成分に分けて信号処理を行っても良い。
【００２６】
【発明の効果】以上説明したように、本発明による信号
処理回路によれば、Ａ／Ｄ変換によって生ずる量子化ノ
イズや外来ノイズによるＳ／Ｎの劣化を良好に低減し、
且つ、入力されるアナログ信号が、低周波から高周波成
分を有するような広帯域な周波数特性を有するものであ
っても、出力される信号は周波数特性を劣化することが
ないという効果がある。
処理回路によれば、Ａ／Ｄ変換によって生ずる量子化ノ
イズや外来ノイズによるＳ／Ｎの劣化を良好に低減し、
且つ、入力されるアナログ信号が、低周波から高周波成
分を有するような広帯域な周波数特性を有するものであ
っても、出力される信号は周波数特性を劣化することが
ないという効果がある。
【図１】本発明による信号処理回路の一実施例を示す回
路ブロック図である。
路ブロック図である。
【図２】ＨＰＦ３０及びＬＰＦ３２の周波数特性を示す
図である。
図である。
【図３】本発明の信号処理回路の動作を説明するための
図である。
図である。
【図４】従来の信号処理回路の例を示す回路ブロック図
である。
である。
【図５】従来の信号処理回路における主要部の信号波形
の例を示す図である。
の例を示す図である。
３０ ＨＰＦ（高域通過フィルタ） ３２ ＬＰＦ（低域通過フィルタ） ３４ ＡＧＣ回路（第１のＡＧＣ回路） ３６ ＡＧＣ回路（第２のＡＧＣ回路） ３８ 逆ＡＧＣ回路（第１の逆ＡＧＣ回路） ４０ 逆ＡＧＣ回路（第２の逆ＡＧＣ回路） ４２ 加算器 ６０ａ，６０ｂ Ａ／Ｄ変換器 ６２ａ，６２ｂ ディジタル処理回路 ６８ａ，６８ｂ Ｄ／Ａ変換器
Claims (1)
- 【請求項１】入力アナログ信号をＡ／Ｄ変換器でディジ
タル信号に変換して、ディジタル信号処理回路にて所要
の信号処理を行い、処理後のディジタル信号をＤ／Ａ変
換器で出力アナログ信号に変換する信号処理回路におい
て、 前記入力アナログ信号の所定の周波数以上の高周波数成
分のみを通過させる高域通過フィルタと、 前記入力アナログ信号の所定の周波数以下の低周波数成
分のみを通過させる低域通過フィルタと、 前記Ａ／Ｄ変換器の入力側に設けられ、前記高域通過フ
ィルタに応じた周波数特性を有し、前記高周波数成分の
振幅を、前記Ａ／Ｄ変換器の入力レンジに対応した一定
値として出力する第１のＡＧＣ回路と、 前記Ａ／Ｄ変換器の入力側に設けられ、前記低域通過フ
ィルタに応じた周波数特性を有し、前記低周波数成分の
振幅を、前記Ａ／Ｄ変換器の入力レンジに対応した一定
値として出力する第２のＡＧＣ回路と、 前記Ｄ／Ａ変換器の出力側に設けられ、前記出力アナロ
グ信号の振幅を、前記第１のＡＧＣ回路による振幅調整
に対応して波形を戻すように調整する第１の逆ＡＧＣ回
路と、 前記Ｄ／Ａ変換器の出力側に設けられ、前記出力アナロ
グ信号の振幅を、前記第２のＡＧＣ回路による振幅調整
に対応して波形を戻すように調整する第２の逆ＡＧＣ回
路と、 前記第１の逆ＡＧＣ回路の出力と、前記第２の逆ＡＧＣ
回路の出力を合成する加算器とを設けたことを特徴とす
る信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8933393A JPH06284006A (ja) | 1993-03-24 | 1993-03-24 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8933393A JPH06284006A (ja) | 1993-03-24 | 1993-03-24 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284006A true JPH06284006A (ja) | 1994-10-07 |
Family
ID=13967767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8933393A Pending JPH06284006A (ja) | 1993-03-24 | 1993-03-24 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284006A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045940A1 (de) * | 1997-04-04 | 1998-10-15 | Robert Bosch Gmbh | Verfahren zur automatischen lautstärkesteuerung in einer audiosignal-wiedergabevorrichtung und anordnung dazu |
-
1993
- 1993-03-24 JP JP8933393A patent/JPH06284006A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045940A1 (de) * | 1997-04-04 | 1998-10-15 | Robert Bosch Gmbh | Verfahren zur automatischen lautstärkesteuerung in einer audiosignal-wiedergabevorrichtung und anordnung dazu |
| US6782107B1 (en) | 1997-04-04 | 2004-08-24 | Robert Bosch Gmbh | Method and arrangement for automatically controlling the volume in an audio signal reproduction device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2779278B2 (ja) | 水平輪郭補償回路 | |
| US5920357A (en) | Digital color transient improvement | |
| US4232330A (en) | Method and system for separating the chrominance and luminance signals in color television signals having quadrature-modulated chrominance subcarriers | |
| JPH0438187B2 (ja) | ||
| EP0391690B1 (en) | Image pickup device capable of picking up images while electronically enlarging the same | |
| US7894609B2 (en) | Stereo signal processing apparatus | |
| EP0331017B1 (en) | Picture quality adjusting circuit with fir filter for digital processing | |
| JPH05336402A (ja) | 信号処理回路 | |
| US6400412B1 (en) | Video signal processing apparatus with time adjustment of digital chrominance signal | |
| JPH09224186A (ja) | ビデオカメラおよび輪郭補正装置 | |
| JP4390863B2 (ja) | ダイナミックレンジ圧縮回路、方法及びカラーカメラ | |
| JP3454990B2 (ja) | 信号処理回路 | |
| JP3268408B2 (ja) | 音声検出装置 | |
| JPH07312704A (ja) | 画質補償回路 | |
| JPH0515087B2 (ja) | ||
| JP2699582B2 (ja) | 輪郭補正器 | |
| US7139037B1 (en) | Circle correction in digital low-pass filter | |
| KR0120589B1 (ko) | 디지탈 잡음 감쇠기 | |
| JP2993786B2 (ja) | クロスカラー抑圧回路及びテレビジョン受像機 | |
| JP3384154B2 (ja) | 水平輪郭強調信号処理回路 | |
| JPS6177486A (ja) | ビデオ信号の処理回路 | |
| JP2629928B2 (ja) | クロマ信号ノイズリデユーサ | |
| JPS62296690A (ja) | 画質調整回路 | |
| JPS6376596A (ja) | テレビ信号処理回路 | |
| JPS60263572A (ja) | デイジタルブランキング回路 |