JPH06284599A - 電源切替回路 - Google Patents
電源切替回路Info
- Publication number
- JPH06284599A JPH06284599A JP5074384A JP7438493A JPH06284599A JP H06284599 A JPH06284599 A JP H06284599A JP 5074384 A JP5074384 A JP 5074384A JP 7438493 A JP7438493 A JP 7438493A JP H06284599 A JPH06284599 A JP H06284599A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- power supply
- external
- voltage
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】
【目的】 バッテリの不用の放電を極力少なくした電源
切替回路を提供する。 【構成】 バッテリ３の電圧Ｖｂが外部直流電源１の電
圧Ｖａよりも高いときは、差動スイッチング回路４１に
より、ＦＥＴＱ２がオンになって外部直流電源が遮断さ
れた上でバッテリから負荷回路２に通電され、電圧Ｖａ
が電圧Ｖｂよりも低いときは、ＦＥＴＱ１がオンになっ
てバッテリが遮断された上で外部直流電源から負荷回路
に通電され、そして、電圧Ｖｂが電圧Ｖａよりも低く且
つ所定電圧以下のときは、抵抗Ｒ７，Ｒ８によりこれが
検出されて、差動スイッチング回路に優先させてＦＥＴ
Ｑ２がオンに制御されて、バッテリが充電される。上記
の差動スイッチング回路がＦＥＴＱ１をオンに制御すべ
く作動したときには、ＦＥＴＱ１５により、抵抗Ｒ７，
Ｒ８がバッテリ電源から切り離される。 【効果】 バッテリが負荷回路に放電中において、抵抗
Ｒ７，Ｒ８を介するバッテリ放電経路が遮断される。
切替回路を提供する。 【構成】 バッテリ３の電圧Ｖｂが外部直流電源１の電
圧Ｖａよりも高いときは、差動スイッチング回路４１に
より、ＦＥＴＱ２がオンになって外部直流電源が遮断さ
れた上でバッテリから負荷回路２に通電され、電圧Ｖａ
が電圧Ｖｂよりも低いときは、ＦＥＴＱ１がオンになっ
てバッテリが遮断された上で外部直流電源から負荷回路
に通電され、そして、電圧Ｖｂが電圧Ｖａよりも低く且
つ所定電圧以下のときは、抵抗Ｒ７，Ｒ８によりこれが
検出されて、差動スイッチング回路に優先させてＦＥＴ
Ｑ２がオンに制御されて、バッテリが充電される。上記
の差動スイッチング回路がＦＥＴＱ１をオンに制御すべ
く作動したときには、ＦＥＴＱ１５により、抵抗Ｒ７，
Ｒ８がバッテリ電源から切り離される。 【効果】 バッテリが負荷回路に放電中において、抵抗
Ｒ７，Ｒ８を介するバッテリ放電経路が遮断される。
Description
【０００１】
【産業上の利用分野】本発明は、外部直流電源からバッ
テリに充電し且つ外部直流電源又はバッテリ電源から選
択的に負荷に電流を流すべくこれら各切り替えを自動的
に行う電源切替回路に関するものである。
テリに充電し且つ外部直流電源又はバッテリ電源から選
択的に負荷に電流を流すべくこれら各切り替えを自動的
に行う電源切替回路に関するものである。
【０００２】
【従来の技術】携帯用機器等においては、外部供給電源
に基づいて直流を供給する外部直流電源から内蔵バッテ
リに充電し外部直流電源と内蔵バッテリとを自動的に切
り替えて使用することにより内蔵バッテリの消耗を低減
する方法が取られている。このような外部直流電源と内
蔵バッテリ電源とを自動的に切り替える電源切替回路に
関して、本出願と同一出願人による特願平４−２１４９
３２号の出願がある。
に基づいて直流を供給する外部直流電源から内蔵バッテ
リに充電し外部直流電源と内蔵バッテリとを自動的に切
り替えて使用することにより内蔵バッテリの消耗を低減
する方法が取られている。このような外部直流電源と内
蔵バッテリ電源とを自動的に切り替える電源切替回路に
関して、本出願と同一出願人による特願平４−２１４９
３２号の出願がある。
【０００３】図２は該出願に示す回路に考慮し得るバッ
テリ充電回路を付加してなる電源切替回路の回路図であ
り、外部直流電源から内蔵バッテリへの充電と外部直流
電源使用と内蔵バッテリ使用とを自動的に切り替えるよ
うにしたものである。
テリ充電回路を付加してなる電源切替回路の回路図であ
り、外部直流電源から内蔵バッテリへの充電と外部直流
電源使用と内蔵バッテリ使用とを自動的に切り替えるよ
うにしたものである。
【０００４】同図において、１は商用電源等による外部
供給電源に基づいて直流を供給する外部直流電源、２は
負荷回路、３はバッテリ、４は負荷接続電源切替制御
部、５はバッテリ充電切替制御部である。
供給電源に基づいて直流を供給する外部直流電源、２は
負荷回路、３はバッテリ、４は負荷接続電源切替制御
部、５はバッテリ充電切替制御部である。
【０００５】外部直流電源１及びバッテリ３の正極は、
負荷接続電源切替制御部４の入力端子ＩＮ１，ＩＮ２に
接続され、負極は接地端子Ｇに接続されている。また、
負荷回路２の電源入力端子は負荷接続電源切替制御部４
の出力端子ＯＵＴに接続されている。
負荷接続電源切替制御部４の入力端子ＩＮ１，ＩＮ２に
接続され、負極は接地端子Ｇに接続されている。また、
負荷回路２の電源入力端子は負荷接続電源切替制御部４
の出力端子ＯＵＴに接続されている。
【０００６】負荷接続電源切替制御部４は、ＭＯＳ型Ｐ
チャネルの電界効果トランジスタ（以下、ＦＥＴと称す
る）Ｑ１，Ｑ２と、差動スイッチング回路４１とにより
構成されている。ＦＥＴＱ１は、そのドレインが第１の
入力端子ＩＮ１を介して外部直流電源１の正極端子に接
続され、ソースは出力端子ＯＵＴを介して負荷回路２の
正極入力端子に接続されている。また、ＦＥＴＱ２は、
そのドレインが第２の入力端子ＩＮ２を介してバッテリ
３の正極端子に接続され、ソースは出力端子ＯＵＴに接
続されている。上記のＦＥＴＱ１とＦＥＴＱ２は本発明
の第１と第２の電界効果トランジスタをなす。
チャネルの電界効果トランジスタ（以下、ＦＥＴと称す
る）Ｑ１，Ｑ２と、差動スイッチング回路４１とにより
構成されている。ＦＥＴＱ１は、そのドレインが第１の
入力端子ＩＮ１を介して外部直流電源１の正極端子に接
続され、ソースは出力端子ＯＵＴを介して負荷回路２の
正極入力端子に接続されている。また、ＦＥＴＱ２は、
そのドレインが第２の入力端子ＩＮ２を介してバッテリ
３の正極端子に接続され、ソースは出力端子ＯＵＴに接
続されている。上記のＦＥＴＱ１とＦＥＴＱ２は本発明
の第１と第２の電界効果トランジスタをなす。
【０００７】差動スイッチング回路４１は、接合型Ｎチ
ャネルの電界効果トランジスタ（以下、ＦＥＴと称す
る）Ｑ３，Ｑ４，Ｑ５と、ＰＮＰ型のトランジスタＱ
６，Ｑ８と、ＮＰＮ型のトランジスタＱ７，Ｑ９と、Ｍ
ＯＳ型Ｎチャネルの電界効果トランジスタ（以下、ＦＥ
Ｔと称する）Ｑ１０，Ｑ１１と、抵抗Ｒ１〜Ｒ６等によ
り構成され、抵抗Ｒ１とＲ３と、抵抗Ｒ２とＲ４と、抵
抗Ｒ５とＲ６とはそれぞれ互いに同一抵抗値のものが使
用されている。ＦＥＴＱ１とＦＥＴＱ２のゲートは、Ｆ
ＥＴＱ１０とＱ１１の各ドレインにそれぞれ接続され、
ＦＥＴＱ３とＱ４は、ＦＥＴＱ１とＦＥＴＱ２のゲート
に出力端子ＯＵＴからそれぞれ定電流を供給する。そし
てＦＥＴＱ５は各トランジスタＱ６，Ｑ８のエミッタに
同様に定電流を供給する。トランジスタＱ６は、ベース
に第２の入力端子ＩＮ２の電圧を抵抗Ｒ３，Ｒ４で分圧
して受け、コレクタが、トランジスタＱ９のコレクタと
ＦＥＴＱ１０のゲートに接続されると共に抵抗Ｒ５を介
してトランジスタＱ７のベースに接続されている。そし
てトランジスタＱ８は、ベースに第１の入力端子ＩＮ１
の電圧を抵抗Ｒ１，Ｒ２で分圧して受け、コレクタが、
トランジスタＱ７のコレクタとＦＥＴＱ１１のゲートに
接続されると共に抵抗Ｒ６を介してトランジスタＱ９の
ベースに接続されている。また、各トランジスタＱ７，
Ｑ９のエミッタとＦＥＴＱ１０，Ｑ１１の各ドレインは
接地されている。
ャネルの電界効果トランジスタ（以下、ＦＥＴと称す
る）Ｑ３，Ｑ４，Ｑ５と、ＰＮＰ型のトランジスタＱ
６，Ｑ８と、ＮＰＮ型のトランジスタＱ７，Ｑ９と、Ｍ
ＯＳ型Ｎチャネルの電界効果トランジスタ（以下、ＦＥ
Ｔと称する）Ｑ１０，Ｑ１１と、抵抗Ｒ１〜Ｒ６等によ
り構成され、抵抗Ｒ１とＲ３と、抵抗Ｒ２とＲ４と、抵
抗Ｒ５とＲ６とはそれぞれ互いに同一抵抗値のものが使
用されている。ＦＥＴＱ１とＦＥＴＱ２のゲートは、Ｆ
ＥＴＱ１０とＱ１１の各ドレインにそれぞれ接続され、
ＦＥＴＱ３とＱ４は、ＦＥＴＱ１とＦＥＴＱ２のゲート
に出力端子ＯＵＴからそれぞれ定電流を供給する。そし
てＦＥＴＱ５は各トランジスタＱ６，Ｑ８のエミッタに
同様に定電流を供給する。トランジスタＱ６は、ベース
に第２の入力端子ＩＮ２の電圧を抵抗Ｒ３，Ｒ４で分圧
して受け、コレクタが、トランジスタＱ９のコレクタと
ＦＥＴＱ１０のゲートに接続されると共に抵抗Ｒ５を介
してトランジスタＱ７のベースに接続されている。そし
てトランジスタＱ８は、ベースに第１の入力端子ＩＮ１
の電圧を抵抗Ｒ１，Ｒ２で分圧して受け、コレクタが、
トランジスタＱ７のコレクタとＦＥＴＱ１１のゲートに
接続されると共に抵抗Ｒ６を介してトランジスタＱ９の
ベースに接続されている。また、各トランジスタＱ７，
Ｑ９のエミッタとＦＥＴＱ１０，Ｑ１１の各ドレインは
接地されている。
【０００８】バッテリ充電切替制御部５は、抵抗Ｒ７，
Ｒ８と、ＭＯＳ型Ｎチャネルの電界効果トランジスタ
（以下、ＦＥＴと称する）Ｑ１２，Ｑ１３と、接合型Ｎ
チャネルの電界効果トランジスタ（以下、ＦＥＴと称す
る）Ｑ１４と、抵抗Ｒ９，Ｒ１０，Ｒ１１と、ＩＣ化さ
れたシャントレギュレータＳＲ等よりなる。抵抗Ｒ７，
Ｒ８はバッテリ電圧検出回路をなし、バッテリ３の端子
間に接続されていてその分電圧を取り出す。ＦＥＴＱ１
２は該分電圧をゲートに受けドレインが外部直流電源１
に接続されソースが抵抗Ｒ９を介して接地されていて、
該分電圧に応じてそのドレイン電流が調節される。ＦＥ
ＴＱ１４は抵抗Ｒ１０，Ｒ１１に対する定電流回路を形
成し、抵抗Ｒ１０，Ｒ１１はシャントレギュレータＳＲ
のトリップ電圧を設定している。ＦＥＴＱ１３はシャン
トレギュレータＳＲの該設定電圧をゲートに受けドレイ
ンがＦＥＴＱ２のゲートに接続されソースが抵抗Ｒ９を
介して接地されていて、ＦＥＴＱ１１がオフのときに、
ＦＥＴＱ１２のドレイン電流に応じて抵抗Ｒ９による電
圧降下が該設定電圧以下になると抵抗Ｒ９を介してＦＥ
ＴＱ２のゲートを接地させる。
Ｒ８と、ＭＯＳ型Ｎチャネルの電界効果トランジスタ
（以下、ＦＥＴと称する）Ｑ１２，Ｑ１３と、接合型Ｎ
チャネルの電界効果トランジスタ（以下、ＦＥＴと称す
る）Ｑ１４と、抵抗Ｒ９，Ｒ１０，Ｒ１１と、ＩＣ化さ
れたシャントレギュレータＳＲ等よりなる。抵抗Ｒ７，
Ｒ８はバッテリ電圧検出回路をなし、バッテリ３の端子
間に接続されていてその分電圧を取り出す。ＦＥＴＱ１
２は該分電圧をゲートに受けドレインが外部直流電源１
に接続されソースが抵抗Ｒ９を介して接地されていて、
該分電圧に応じてそのドレイン電流が調節される。ＦＥ
ＴＱ１４は抵抗Ｒ１０，Ｒ１１に対する定電流回路を形
成し、抵抗Ｒ１０，Ｒ１１はシャントレギュレータＳＲ
のトリップ電圧を設定している。ＦＥＴＱ１３はシャン
トレギュレータＳＲの該設定電圧をゲートに受けドレイ
ンがＦＥＴＱ２のゲートに接続されソースが抵抗Ｒ９を
介して接地されていて、ＦＥＴＱ１１がオフのときに、
ＦＥＴＱ１２のドレイン電流に応じて抵抗Ｒ９による電
圧降下が該設定電圧以下になると抵抗Ｒ９を介してＦＥ
ＴＱ２のゲートを接地させる。
【０００９】上記の図２の構成において例えば、バッテ
リ３の電圧Ｖｂが外部直流電源１の電圧Ｖａよりも高い
とき、或いはバッテリ３が接続され、外部直流電源１が
接続されていないときは、トランジスタＱ６のベース電
圧は、トランジスタＱ８のベース電圧より高くなる。一
般にＭＯＳ型のＦＥＴＱ１，Ｑ２にはドレイン・ソース
間に寄生ダイオードが形成されており、更に、トランジ
スタＱ６，Ｑ８のそれぞれのエミッタ電圧は同一である
ので、トランジスタＱ６のベース・エミッタ間電圧は、
トランジスタＱ８のベース・エミッタ間電圧よりも高く
なってトランジスタＱ８がオンになり、バッテリ３から
ＦＥＴＱ２の寄生ダイオード及びＦＥＴＱ５を介して流
れる電流がトランジスタＱ８を介してＱ９をオンにす
る。これによりトランジスタＱ８のコレクタが高レベル
になって、ＦＥＴＱ１１がオンになり、ＦＥＴＱ２のゲ
ートが接地され、ＦＥＴＱ２のゲート・ソース間に逆バ
イアス電圧が印加されてＦＥＴＱ２はオンになり、バッ
テリ３からＦＥＴＱ２を介して負荷回路２に通電され
る。一方、トランジスタＱ６はオフになっていて、トラ
ンジスタＱ９がオンになっているのでＦＥＴＱ１０はオ
フとなる。これにより、ＦＥＴＱ１はオフとなり、外部
直流電源１（第１の入力端子ＩＮ１）と出力端子ＯＵＴ
との間は遮断される。
リ３の電圧Ｖｂが外部直流電源１の電圧Ｖａよりも高い
とき、或いはバッテリ３が接続され、外部直流電源１が
接続されていないときは、トランジスタＱ６のベース電
圧は、トランジスタＱ８のベース電圧より高くなる。一
般にＭＯＳ型のＦＥＴＱ１，Ｑ２にはドレイン・ソース
間に寄生ダイオードが形成されており、更に、トランジ
スタＱ６，Ｑ８のそれぞれのエミッタ電圧は同一である
ので、トランジスタＱ６のベース・エミッタ間電圧は、
トランジスタＱ８のベース・エミッタ間電圧よりも高く
なってトランジスタＱ８がオンになり、バッテリ３から
ＦＥＴＱ２の寄生ダイオード及びＦＥＴＱ５を介して流
れる電流がトランジスタＱ８を介してＱ９をオンにす
る。これによりトランジスタＱ８のコレクタが高レベル
になって、ＦＥＴＱ１１がオンになり、ＦＥＴＱ２のゲ
ートが接地され、ＦＥＴＱ２のゲート・ソース間に逆バ
イアス電圧が印加されてＦＥＴＱ２はオンになり、バッ
テリ３からＦＥＴＱ２を介して負荷回路２に通電され
る。一方、トランジスタＱ６はオフになっていて、トラ
ンジスタＱ９がオンになっているのでＦＥＴＱ１０はオ
フとなる。これにより、ＦＥＴＱ１はオフとなり、外部
直流電源１（第１の入力端子ＩＮ１）と出力端子ＯＵＴ
との間は遮断される。
【００１０】また、バッテリ３の電圧Ｖｂが外部直流電
源１の電圧Ｖａよりも低いとき、或いは外部直流電源１
が接続され、バッテリ３が接続されていないときは、前
述とは対称的な状態になる。即ち、トランジスタＱ８の
ベースに印加される電圧は、トランジスタＱ６のベース
に印加される電圧より高くなってトランジスタＱ６がオ
ンになり、外部直流電源１からＦＥＴＱ１の寄生ダイオ
ード及びＦＥＴＱ５を介して流れる電流がトランジスタ
Ｑ６を介してＱ７をオンにする。これによりトランジス
タＱ６のエミッタが高レベルになって、ＦＥＴＱ１０が
オンになりＦＥＴＱ１のゲートが接地され、ＦＥＴＱ１
のゲート・ソース間に逆バイアス電圧が印加されてＦＥ
ＴＱ１はオンになり、外部直流電源１からＦＥＴＱ１を
介して負荷回路２に通電される。一方、トランジスタＱ
８はオフになっていて、トランジスタＱ７がオンになっ
ているのでＦＥＴＱ１１はオフとなる。これにより、Ｆ
ＥＴＱ２はオフとなり、バッテリ３（第２の入力端子Ｉ
Ｎ２）と出力端子ＯＵＴとの間は遮断される。
源１の電圧Ｖａよりも低いとき、或いは外部直流電源１
が接続され、バッテリ３が接続されていないときは、前
述とは対称的な状態になる。即ち、トランジスタＱ８の
ベースに印加される電圧は、トランジスタＱ６のベース
に印加される電圧より高くなってトランジスタＱ６がオ
ンになり、外部直流電源１からＦＥＴＱ１の寄生ダイオ
ード及びＦＥＴＱ５を介して流れる電流がトランジスタ
Ｑ６を介してＱ７をオンにする。これによりトランジス
タＱ６のエミッタが高レベルになって、ＦＥＴＱ１０が
オンになりＦＥＴＱ１のゲートが接地され、ＦＥＴＱ１
のゲート・ソース間に逆バイアス電圧が印加されてＦＥ
ＴＱ１はオンになり、外部直流電源１からＦＥＴＱ１を
介して負荷回路２に通電される。一方、トランジスタＱ
８はオフになっていて、トランジスタＱ７がオンになっ
ているのでＦＥＴＱ１１はオフとなる。これにより、Ｆ
ＥＴＱ２はオフとなり、バッテリ３（第２の入力端子Ｉ
Ｎ２）と出力端子ＯＵＴとの間は遮断される。
【００１１】バッテリ３の電圧Ｖｂが外部直流電源１の
電圧Ｖａよりも低いときは、このときバッテリ３の電圧
Ｖｂが所定電圧以上になっていると、ＦＥＴＱ１２はオ
ンして外部直流電源１から電流供給されて抵抗Ｒ９の電
位が上昇し、ＦＥＴＱ１３はオフになる。よってＦＥＴ
Ｑ２は、上記のバッテリ３の電圧Ｖｂが外部直流電源１
の電圧Ｖａよりも高いとき、の条件に従う。また、バッ
テリ３の電圧Ｖｂが外部直流電源１の電圧Ｖａよりも低
く且つ所定電圧以下のときは、ＦＥＴＱ１２はオフして
抵抗Ｒ９の電位が下降する。このときＦＥＴＱ１１がオ
フならば、ＦＥＴＱ１３はオンになる。よってＦＥＴＱ
２は、ＦＥＴＱ１１の作動に優先してＦＥＴＱ１３に従
って作動してオンになり、バッテリ３が充電される。
電圧Ｖａよりも低いときは、このときバッテリ３の電圧
Ｖｂが所定電圧以上になっていると、ＦＥＴＱ１２はオ
ンして外部直流電源１から電流供給されて抵抗Ｒ９の電
位が上昇し、ＦＥＴＱ１３はオフになる。よってＦＥＴ
Ｑ２は、上記のバッテリ３の電圧Ｖｂが外部直流電源１
の電圧Ｖａよりも高いとき、の条件に従う。また、バッ
テリ３の電圧Ｖｂが外部直流電源１の電圧Ｖａよりも低
く且つ所定電圧以下のときは、ＦＥＴＱ１２はオフして
抵抗Ｒ９の電位が下降する。このときＦＥＴＱ１１がオ
フならば、ＦＥＴＱ１３はオンになる。よってＦＥＴＱ
２は、ＦＥＴＱ１１の作動に優先してＦＥＴＱ１３に従
って作動してオンになり、バッテリ３が充電される。
【００１２】
【発明が解決しようとする課題】しかしながら上記の電
源切替回路においては、バッテリ３は抵抗Ｒ７，Ｒ８を
介して常に放電されているので、充放電頻度が大になっ
てバッテリ３の寿命が低減するという問題点があった。
源切替回路においては、バッテリ３は抵抗Ｒ７，Ｒ８を
介して常に放電されているので、充放電頻度が大になっ
てバッテリ３の寿命が低減するという問題点があった。
【００１３】本発明の目的は、バッテリの不用の放電を
極力少なくした電源切替回路を提供することにある。
極力少なくした電源切替回路を提供することにある。
【００１４】
【課題を解決するための手段】本発明は上記の目的を達
成するために、外部供給電源に基づいて直流を供給する
外部直流電源からバッテリに充電し且つ外部直流電源又
はバッテリ電源から選択的に負荷に電流を流すべくこれ
ら各切り替えを行う電源切替回路において、外部直流電
源と負荷との間に接続された第１の電界効果トランジス
タと、バッテリ電源と負荷との間に接続された第２の電
界効果トランジスタと、バッテリ電源の電圧が外部直流
電源の電圧よりも低いときに第１の電界効果トランジス
タをオンに且つ第２の電界効果トランジスタをオフに制
御し高いときに第２の電界効果トランジスタをオンに且
つ第１の電界効果トランジスタをオフに制御する差動ス
イッチング回路と、バッテリ電源の端子間に接続されて
いてバッテリ電圧を検出するバッテリ電圧検出回路を含
んでなり該バッテリ電圧検出回路によるバッテリ電圧が
外部直流電源の電圧よりも所定の水準値をもって低いと
き前記差動スイッチング回路に優先させて第２の電界効
果トランジスタをオンに制御するバッテリ充電切替制御
回路と、差動スイッチング回路が第１の電界効果トラン
ジスタをオンに制御すべく作動したときバッテリ電圧検
出回路をバッテリ電源から切り離しオフに制御すべく作
動したときこれを接続する電圧検出回路開閉手段とを設
けた。
成するために、外部供給電源に基づいて直流を供給する
外部直流電源からバッテリに充電し且つ外部直流電源又
はバッテリ電源から選択的に負荷に電流を流すべくこれ
ら各切り替えを行う電源切替回路において、外部直流電
源と負荷との間に接続された第１の電界効果トランジス
タと、バッテリ電源と負荷との間に接続された第２の電
界効果トランジスタと、バッテリ電源の電圧が外部直流
電源の電圧よりも低いときに第１の電界効果トランジス
タをオンに且つ第２の電界効果トランジスタをオフに制
御し高いときに第２の電界効果トランジスタをオンに且
つ第１の電界効果トランジスタをオフに制御する差動ス
イッチング回路と、バッテリ電源の端子間に接続されて
いてバッテリ電圧を検出するバッテリ電圧検出回路を含
んでなり該バッテリ電圧検出回路によるバッテリ電圧が
外部直流電源の電圧よりも所定の水準値をもって低いと
き前記差動スイッチング回路に優先させて第２の電界効
果トランジスタをオンに制御するバッテリ充電切替制御
回路と、差動スイッチング回路が第１の電界効果トラン
ジスタをオンに制御すべく作動したときバッテリ電圧検
出回路をバッテリ電源から切り離しオフに制御すべく作
動したときこれを接続する電圧検出回路開閉手段とを設
けた。
【００１５】
【作用】本発明によれば、バッテリ電圧が外部直流電源
電圧よりも高いとき、或いはバッテリが接続され外部直
流電源が接続ていないときは、差動スイッチング回路に
より、第２の電界効果トランジスタがオンに且つ第１の
電界効果トランジスタがオフになる。よって外部直流電
源が遮断された上でバッテリから負荷回路に通電され
る。また、バッテリ電圧が外部直流電源電圧よりも低い
とき、或いは外部直流電源が接続され、バッテリが接続
されていないときは、差動スイッチング回路により、第
１の電界効果トランジスタがオンに且つ第２の電界効果
トランジスタがオフになる。よってバッテリが遮断され
た上で外部直流電源から負荷回路に通電される。そして
また、バッテリ電圧が外部直流電源電圧よりも低く且つ
所定電圧以下のときは、バッテリ充電切替制御回路のバ
ッテリ電圧検出回路によりこれが検出されて、差動スイ
ッチング回路に優先させて第２の電界効果トランジスタ
がオンに制御されて、バッテリが充電される。上記の差
動スイッチング回路が第１の電界効果トランジスタをオ
ンに制御すべく作動したときには、電圧検出回路開閉手
段により、バッテリ電圧検出回路がバッテリ電源から切
り離される。
電圧よりも高いとき、或いはバッテリが接続され外部直
流電源が接続ていないときは、差動スイッチング回路に
より、第２の電界効果トランジスタがオンに且つ第１の
電界効果トランジスタがオフになる。よって外部直流電
源が遮断された上でバッテリから負荷回路に通電され
る。また、バッテリ電圧が外部直流電源電圧よりも低い
とき、或いは外部直流電源が接続され、バッテリが接続
されていないときは、差動スイッチング回路により、第
１の電界効果トランジスタがオンに且つ第２の電界効果
トランジスタがオフになる。よってバッテリが遮断され
た上で外部直流電源から負荷回路に通電される。そして
また、バッテリ電圧が外部直流電源電圧よりも低く且つ
所定電圧以下のときは、バッテリ充電切替制御回路のバ
ッテリ電圧検出回路によりこれが検出されて、差動スイ
ッチング回路に優先させて第２の電界効果トランジスタ
がオンに制御されて、バッテリが充電される。上記の差
動スイッチング回路が第１の電界効果トランジスタをオ
ンに制御すべく作動したときには、電圧検出回路開閉手
段により、バッテリ電圧検出回路がバッテリ電源から切
り離される。
【００１６】
【実施例】図１は本発明の一実施例を示す電源切替回路
の回路図である。同図において、図２と同等の部分には
同一の符号を付して示し、以下に異なる部分について説
明する。
の回路図である。同図において、図２と同等の部分には
同一の符号を付して示し、以下に異なる部分について説
明する。
【００１７】Ｑ１５は電圧検出回路開閉手段としてのＭ
ＯＳ型Ｎチャネルの電界効果トランジスタ（以下、ＦＥ
Ｔと称する）で、抵抗Ｒ７と直列にしてドレインが抵抗
Ｒ７に接続され、ソースが接地され、ゲートがＦＥＴＱ
１２のゲートに接続されている。
ＯＳ型Ｎチャネルの電界効果トランジスタ（以下、ＦＥ
Ｔと称する）で、抵抗Ｒ７と直列にしてドレインが抵抗
Ｒ７に接続され、ソースが接地され、ゲートがＦＥＴＱ
１２のゲートに接続されている。
【００１８】以上の図１の構成において例えば、バッテ
リ３の電圧Ｖｂが外部直流電源１の電圧Ｖａよりも低い
とき、或いは外部直流電源１が接続され、バッテリ３が
接続されていないときは、トランジスタＱ６がオンにな
り、ＦＥＴＱ１０とＦＥＴＱ１５はそれぞれゲートが高
レベルとなってオンになる。よって図２の電源切替回路
におけると同等な回路が形成されて、外部直流電源１か
らＦＥＴＱ１を介して負荷回路２に通電され、そしてＦ
ＥＴＱ１５がオンになったことによりバッテリ充電切替
制御部５は正常に作動して、ＦＥＴＱ２を介して適時に
バッテリ３に充電される。尚、該充電時にはＦＥＴＱ１
５はオンになるが、このときの抵抗Ｒ７，Ｒ８を介する
電流は外部直流電源１から供給されるのでこのときバッ
テリ３から放電されることはない。
リ３の電圧Ｖｂが外部直流電源１の電圧Ｖａよりも低い
とき、或いは外部直流電源１が接続され、バッテリ３が
接続されていないときは、トランジスタＱ６がオンにな
り、ＦＥＴＱ１０とＦＥＴＱ１５はそれぞれゲートが高
レベルとなってオンになる。よって図２の電源切替回路
におけると同等な回路が形成されて、外部直流電源１か
らＦＥＴＱ１を介して負荷回路２に通電され、そしてＦ
ＥＴＱ１５がオンになったことによりバッテリ充電切替
制御部５は正常に作動して、ＦＥＴＱ２を介して適時に
バッテリ３に充電される。尚、該充電時にはＦＥＴＱ１
５はオンになるが、このときの抵抗Ｒ７，Ｒ８を介する
電流は外部直流電源１から供給されるのでこのときバッ
テリ３から放電されることはない。
【００１９】バッテリ３の電圧Ｖｂが外部直流電源１の
電圧Ｖａよりも高いとき、或いはバッテリ３が接続され
ていて外部直流電源１が接続されていないときは、トラ
ンジスタＱ８がオンになり、ＦＥＴＱ１０とＦＥＴＱ１
５はそれぞれゲートが低レベルとなってオフになる。よ
ってバッテリ３からＦＥＴＱ２を介して負荷回路２に通
電され、同時に抵抗Ｒ７と接地間が遮断されて抵抗Ｒ
７，Ｒ８を介する電流がなくなってバッテリ３の消費電
力が低減される。
電圧Ｖａよりも高いとき、或いはバッテリ３が接続され
ていて外部直流電源１が接続されていないときは、トラ
ンジスタＱ８がオンになり、ＦＥＴＱ１０とＦＥＴＱ１
５はそれぞれゲートが低レベルとなってオフになる。よ
ってバッテリ３からＦＥＴＱ２を介して負荷回路２に通
電され、同時に抵抗Ｒ７と接地間が遮断されて抵抗Ｒ
７，Ｒ８を介する電流がなくなってバッテリ３の消費電
力が低減される。
【００２０】
【発明の効果】以上説明したように本発明によれば、負
荷回路にバッテリが接続されていて外部直流電源が接続
されていないときは、電圧検出回路開閉手段により、バ
ッテリ電圧検出回路がバッテリ電源から切り離されるよ
うにしたので、バッテリが負荷回路に放電中において、
バッテリ電圧検出回路を介するバッテリ放電回路が遮断
されて、バッテリ３の消費電力が低減される。
荷回路にバッテリが接続されていて外部直流電源が接続
されていないときは、電圧検出回路開閉手段により、バ
ッテリ電圧検出回路がバッテリ電源から切り離されるよ
うにしたので、バッテリが負荷回路に放電中において、
バッテリ電圧検出回路を介するバッテリ放電回路が遮断
されて、バッテリ３の消費電力が低減される。
【図１】本発明の一実施例を示す電源切替回路の回路図
【図２】従来の電源切替回路の回路図
１…外部直流電源、２…負荷回路、３…バッテリ、４…
負荷接続電源切替制御部、４１…差動スイッチング回
路、５…バッテリ充電切替制御部、Ｑ１，Ｑ２…Ｐチャ
ネルの電界効果トランジスタ、Ｑ１０〜Ｑ１３，Ｑ１５
…Ｎチャネルの電界効果トランジスタ、Ｑ６，Ｑ８…Ｐ
ＮＰ型のトランジスタ、Ｑ７，Ｑ９…ＮＰＮ型のトラン
ジスタ、Ｒ１〜Ｒ８…抵抗、ＩＮ１，ＩＮ２…入力端
子、ＯＵＴ…出力端子、Ｇ…接地端子。
負荷接続電源切替制御部、４１…差動スイッチング回
路、５…バッテリ充電切替制御部、Ｑ１，Ｑ２…Ｐチャ
ネルの電界効果トランジスタ、Ｑ１０〜Ｑ１３，Ｑ１５
…Ｎチャネルの電界効果トランジスタ、Ｑ６，Ｑ８…Ｐ
ＮＰ型のトランジスタ、Ｑ７，Ｑ９…ＮＰＮ型のトラン
ジスタ、Ｒ１〜Ｒ８…抵抗、ＩＮ１，ＩＮ２…入力端
子、ＯＵＴ…出力端子、Ｇ…接地端子。
Claims (1)
- 【請求項１】 外部供給電源に基づいて直流を供給する
外部直流電源からバッテリに充電し且つ外部直流電源又
はバッテリ電源から選択的に負荷に電流を流すべくこれ
ら各切り替えを行う電源切替回路において、 外部直流電源と負荷との間に接続された第１の電界効果
トランジスタと、 バッテリ電源と負荷との間に接続された第２の電界効果
トランジスタと、 バッテリ電源の電圧が外部直流電源の電圧よりも低いと
きに第１の電界効果トランジスタをオンに且つ第２の電
界効果トランジスタをオフに制御し高いときに第２の電
界効果トランジスタをオンに且つ第１の電界効果トラン
ジスタをオフに制御する差動スイッチング回路と、 バッテリ電源の端子間に接続されていてバッテリ電圧を
検出するバッテリ電圧検出回路を含んでなり該バッテリ
電圧検出回路によるバッテリ電圧が外部直流電源の電圧
よりも所定の水準値をもって低いとき前記差動スイッチ
ング回路に優先させて第２の電界効果トランジスタをオ
ンに制御するバッテリ充電切替制御回路と、 差動スイッチング回路が第１の電界効果トランジスタを
オンに制御すべく作動したときバッテリ電圧検出回路を
バッテリ電源から切り離しオフに制御すべく作動したと
きこれを接続する電圧検出回路開閉手段とを設けた、 ことを特徴とする電源切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074384A JPH06284599A (ja) | 1993-03-31 | 1993-03-31 | 電源切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074384A JPH06284599A (ja) | 1993-03-31 | 1993-03-31 | 電源切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284599A true JPH06284599A (ja) | 1994-10-07 |
Family
ID=13545625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5074384A Pending JPH06284599A (ja) | 1993-03-31 | 1993-03-31 | 電源切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284599A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT505417B1 (de) * | 2007-11-27 | 2009-01-15 | Poetzelberger Ulrich Dipl Ing | Vorrichtung zur entkopplung von spannungsquellen |
| JP2011101586A (ja) * | 2009-11-03 | 2011-05-19 | Samsung Sdi Co Ltd | バッテリ・パック |
-
1993
- 1993-03-31 JP JP5074384A patent/JPH06284599A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT505417B1 (de) * | 2007-11-27 | 2009-01-15 | Poetzelberger Ulrich Dipl Ing | Vorrichtung zur entkopplung von spannungsquellen |
| JP2011101586A (ja) * | 2009-11-03 | 2011-05-19 | Samsung Sdi Co Ltd | バッテリ・パック |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088015B2 (en) | Smooth voltage regulation transition circuit having fast recovery | |
| JP2925470B2 (ja) | 直列制御形レギュレータ | |
| US6002295A (en) | Voltage regulator with automatic selection of a highest supply voltage | |
| US8164309B2 (en) | Battery charging system with trickle charging/discharging control | |
| US5467009A (en) | Voltage regulator with multiple fixed plus user-selected outputs | |
| US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| US6891708B2 (en) | Reduced current and power consumption structure of drive circuit | |
| JP2013059206A (ja) | 充電回路及びその制御方法 | |
| US6373295B2 (en) | Rail-to-rail driver for use in a regulator, and method | |
| JPH06284599A (ja) | 電源切替回路 | |
| JPH02153616A (ja) | 駆動回路 | |
| US6084389A (en) | Voltage regulator with internal generation of a logic signal | |
| JPH06319234A (ja) | 電源切替回路 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JPH01223520A (ja) | 直流電源 | |
| JP3904077B2 (ja) | 二次電池用充電制御装置 | |
| JPH0670487A (ja) | 電源切替回路 | |
| US6064184A (en) | Charging circuit for charging a rechargeable battery and for preventing consumption of rechargeable battery power by the charging circuit | |
| JPH0684757U (ja) | 電源切替回路 | |
| US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
| JP3928473B2 (ja) | 電流クランプ回路 | |
| JP3489197B2 (ja) | 定電圧電源回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| US20050253558A1 (en) | Battery charger | |
| JP2004072424A (ja) | Ｍｏｓゲートトランジスタのゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020625 |