JPH06286191A

JPH06286191A - サーマルヘッドの制御方法

Info

Publication number: JPH06286191A
Application number: JP10013493A
Authority: JP
Inventors: Takahiro Ishii; 孝浩石井; Takeshi Toyosawa; 武豊澤
Original assignee: Graphtec Corp
Current assignee: Graphtec Corp
Priority date: 1993-04-05
Filing date: 1993-04-05
Publication date: 1994-10-11

Abstract

(57)【要約】【目的】サーマルヘッドにおいて、記録ズレ，記録ム
ラを無くし、かつ小型，経済的に構成する。【構成】発熱抵抗体を構成し各々が直列に接続される
各発熱抵抗素子を１，２，３，・・・，ｊ−１，ｊ，・
・・，ｎの順で配列したときに、ｊ番目の発熱抵抗素子
を駆動する場合はｊ番目の発熱抵抗素子間の電極電位を
ｊ−１番目の発熱抵抗素子間の電極電位と異なる電位と
なるように、またｊ番目の発熱抵抗素子を駆動しない場
合はｊ番目の発熱抵抗素子間の電極電位をｊ−１番目の
発熱抵抗素子間の電極電位と同電位となるように、それ
ぞれ排他的論理和演算を用いて制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の発熱抵抗素子を
選択的に駆動して発熱させることにより記録紙への記録
を行う感熱記録装置及び熱転写記録装置等に用いられる
サーマルヘッドの制御方法に関する。

【０００２】

【従来の技術】図３は、従来の交互リード方式のサーマ
ルヘッドの構成を模式的に示した図である。このサーマ
ルヘッドにおいては、発熱抵抗素子Ｒ１〜Ｒ１１を一個
づつ発熱可能とするために、共通電極を共通電極１Ａと
共通電極１ＢとのＡ相，Ｂ相に分け、かつ、共通電極側
のリード導体２を発熱抵抗素子の１つおきに配設するよ
うにしている。そして、記録紙に対し１ライン分のデー
タを記録する場合は、これらＡ相，Ｂ相の共通電極を図
示省略した制御回路からのセレクト信号ＳＥＬにより、
所定のタイミングで切り替えると共に、各発熱抵抗素子
に通電するデータは、スイッチＳ１〜Ｓ６の開閉制御に
より与えるようにしている。

【０００３】即ち、発熱抵抗素子Ｒ１を発熱させる場合
はスイッチＳ１を閉成すると共に、スイッチＳＷを接点
Ａ側へ切り替える。すると、電源Ｅからの電流が共通電
極１Ａ，リード導体２，ダイオードＤ１を通って発熱抵
抗素子Ｒ１に流れ、発熱抵抗素子Ｒ１が発熱する。ま
た、スイッチＳ２を閉成すると、電源Ｅからの電流が、
上記と同様の経路を介して発熱抵抗素子Ｒ２に流れ、発
熱抵抗素子Ｒ２が発熱する。さらに、発熱抵抗素子Ｒ３
を発熱させる場合は、スイッチＳ２の閉成及びスイッチ
ＳＷの接点Ｂ側への切り替えを行い、電源Ｅからの電流
を共通電極１Ｂ，リード導体２，ダイオードＤ２を介し
て発熱抵抗素子Ｒ３に通電させるようにする。

【０００４】

【発明が解決しようとする課題】このようなサーマルヘ
ッドは、或る発熱抵抗素子に通電させる電流が他の発熱
抵抗素子へ回り込むのを防止するためにダイオードが必
要であり、サーマルヘッド自体の小型化及び低価格化が
困難になるという欠点があった。また、Ｂ相の共通電極
に接続される各発熱抵抗素子は、Ａ相の共通電極に接続
される各発熱抵抗素子に比較して遅れて通電されるた
め、記録紙の送り速度が速い場合は、各発熱抵抗素子の
記録位置がずれるという欠点があった。また、遅れて通
電されるＢ相の共通電極に接続される各発熱抵抗素子
は、先に発熱したＡ相の共通電極に接続される各発熱抵
抗素子による余熱によってより高温に発熱するため、記
録ドットの径が大になり記録にムラが生じるという欠点
もあった。また、図３に示すように、スイッチＳ２の閉
成及びスイッチＳＷのＡ接点側への切り替えを行い、発
熱抵抗素子Ｒ２にのみ電流ｉA を通電させてドット記録
を行うようにすると、ダイオードＤ３を介して発熱抵抗
素子Ｒ５，Ｒ４，Ｒ３にも電流ｉB が通電され、所望の
ドットのほかに他のドットも記録される恐れが生じる。

【０００５】したがって本発明は、サーマルヘッドの各
発熱抵抗素子を発熱させて感熱記録を行う場合、ダイオ
ードを不要にするとともに、記録にズレやムラを生じな
い制御方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】このような課題を解決す
るために、本発明は、発熱抵抗体を構成する各発熱抵抗
素子を１，２，３，・・・，ｊ−１，ｊ，・・・，ｎの
順で配列したときに、ｊ番目の発熱抵抗素子を駆動する
場合はｊ番目の発熱抵抗素子間の電極電位がｊ−１番目
の発熱抵抗素子間の電極電位と異なるように制御すると
共に、ｊ番目の発熱抵抗素子を駆動しない場合はｊ番目
の発熱抵抗素子間の電極電位がｊ−１番目の発熱抵抗素
子間の電極電位と同電位となるように制御する方法であ
る。また、ｊ番目の発熱抵抗素子へ与える電位を、ｊ−
１番目の発熱抵抗素子間の電極電位を示すデータとｊ番
目の発熱抵抗素子に対する駆動の有無を示すデータとの
排他的論理和演算の結果により与えるようにした制御方
法である。

【０００７】

【作用】したがって、各発熱抵抗素子に対する通電電流
の回り込みを防止するためのダイオードが不要になると
共に、共通電極をＡ相，Ｂ相の２つの相に分けて各発熱
抵抗素子を別個に駆動するような交互リード方式が不要
となり、この結果、記録にズレやムラが生じなくなる。

【０００８】

【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係るサーマルヘッドの制御方法を適
用した装置の一実施例を示すブロック図であり、この装
置は、各発熱抵抗素子Ｒ１，Ｒ２，・・・が順次直列に
接続された発熱抵抗体１１、アンド回路群１２、ラッチ
回路群１３、排他的論理和演算を行うエクスクルーシブ
オア回路（以下、ＥＸＯＲ回路）群１４、シフトレジス
タ１５、制御回路１６から構成されている。

【０００９】即ち、発熱抵抗体１１を駆動するアンド回
路群１２内の各アンド回路の一方の入力端子には制御回
路１６からのストローブ信号ＳＴＢが、また他方の入力
端子にはラッチ回路群１３内の各ラッチ回路の出力信号
がそれぞれ入力されている。またラッチ回路群１３内の
各ラッチ回路の入力端子には、制御回路１６からのラッ
チ信号ＬＴＨとＥＸＯＲ回路群１２からの出力信号が入
力されている。一方、ＥＸＯＲ回路群１２内の各ＥＸＯ
Ｒ回路には、一方の入力端子に前段（ｊ−１段）のＥＸ
ＯＲ回路の出力信号が、他方の入力端子にはシフトレジ
スタ１５からの出力信号が入力されるようになってい
る。なお、発熱抵抗体１１を構成する発熱抵抗素子Ｒ１
の一端及びＥＸＯＲ回路Ｅ１の一方の端子は接地されて
いる。

【００１０】次に以上のように構成されたサーマルヘッ
ドの制御方法及びその動作について図１、及び図２のタ
イミングチャートに基づき詳細に説明する。このサーマ
ルヘッドにより記録を行う場合、一例として発熱抵抗素
子Ｒ１，Ｒ２．Ｒ５を発熱させ、その他の発熱抵抗素子
を発熱させないようなパターンで記録を行う場合を考え
る。通常、各発熱抵抗素子を発熱させる場合、制御回路
１６からは、図２（ａ），（ｂ）に示すように、クロッ
ク信号ＣＬＫに同期して各発熱抵抗素子に対応するデー
タが１ライン分づつシフトレジスタ１５に対して送信さ
れている。ここで上記のような発熱パターンの場合、制
御回路１６は１ライン分の記録データとして（１，１，
０，０，１，・・・）をシフトレジスタ１５へ順次送信
する（実際には、発熱抵抗素子の数をｎとすると、各発
熱抵抗素子Ｒｎ，Ｒｎ−１，・・・，Ｒ５，Ｒ４，Ｒ
３，Ｒ２，Ｒ１の配列順に、即ちデータとして・・・，
１，０，０，１，１の順に送信される）。シフトレジス
タ１５は、１ライン分のシリアルデータを受信すると、
これをパラレルデータに変換し、各データ出力ポートＤ
Ｔ１〜ＤＴ５にそれぞれデータ１，１，０，０，１をセ
ットする。

【００１１】そして１ライン分のデータが送信される
と、制御回路１６は、図２（ｃ）に示すようなラッチ信
号ＬＴＨをラッチ回路群１３に出力するが、このとき記
録データはシフトレジスタ１５からＥＸＯＲ回路群１４
へ並列に出力されている。ここで、ＥＸＯＲ回路Ｅ１の
一方の入力端子は接地されているため、その論理値は
「０」、また他方の入力端子にはシフトレジスタ１５か
ら発熱抵抗素子Ｒ１に対する論理値「１」の記録データ
が入力されることから、ＥＸＯＲ回路Ｅ１からは論理値
「１」の駆動データが出力されラッチ回路Ｌ１でラッチ
される。また、ＥＸＯＲ回路Ｅ２の一方の入力端子には
ＥＸＯＲ回路Ｅ１の出力データ「１」が、また他方の入
力端子にはシフトレジスタ１５から発熱抵抗素子Ｒ２に
対する論理値「１」の記録データがそれぞれ入力される
ことから、ＥＸＯＲ回路Ｅ２からは論理値「０」の駆動
データが出力されてラッチ回路Ｌ２でラッチされる。以
下、同様に、発熱抵抗素子Ｒ３〜Ｒ５への駆動データ
は、それぞれ前段のＥＸＯＲ回路の出力値とシフトレジ
スタ１５からの記録データとの演算により決定され、対
応の各ラッチ回路でラッチされる。

【００１２】次に制御回路１６は、所定の期間、図２
（ｄ）に示すような「Ｈ」レベル（論理値「１」）のス
トローブ信号ＳＴＢをアンド回路群１２へ出力する。こ
こでアンド回路Ｇ１の一方の入力端子は、論理値「１」
のストローブ信号ＳＴＢが、また他方の入力端子にはラ
ッチ回路Ｌ１の論理値「１」の出力データがそれぞれ入
力されることから、アンド回路Ｇ１の出力論理値は
「１」となる。したがって、これに接続される発熱抵抗
素子Ｒ１の一端の電極は「Ｈ」レベル、他端の電極は接
地されていることから「Ｌ」レベルとなってその両端に
電位差Ｖが生じ、この結果発熱抵抗素子Ｒ１は通電され
発熱する。また、アンド回路Ｇ２の一方の入力端子は、
論理値「１」のストローブ信号ＳＴＢが、また他方の入
力端子にはラッチ回路Ｌ２の論理値「０」の出力データ
がそれぞれ入力されることから、アンド回路Ｇ２の出力
論理値は「０」となる。したがって、これに接続される
発熱抵抗素子Ｒ２の一端の電極は「Ｌ」レベル、他端の
電極はアンド回路Ｇ１の出力値であるから「Ｈ」レベル
となってその両端に電位差Ｖが生じ、この結果発熱抵抗
素子Ｒ２は通電され発熱する。

【００１３】一方、アンド回路Ｇ３の一方の入力端子
は、論理値「１」のストローブ信号ＳＴＢが、また他方
の入力端子にはラッチ回路Ｌ３の論理値「０」の出力デ
ータがそれぞれ入力されることから、アンド回路Ｇ３の
出力論理値は「０」となる。したがって、これに接続さ
れる発熱抵抗素子Ｒ３の一端の電極は「Ｌ」レベル、他
端の電極はアンド回路Ｇ２の出力値であるから「Ｌ」レ
ベルとなってその両端は同電位となり、この結果発熱抵
抗素子Ｒ３は通電されない。また、アンド回路Ｇ４の一
方の入力端子は、論理値「１」のストローブ信号ＳＴＢ
が、また他方の入力端子にはラッチ回路Ｌ４の論理値
「０」の出力データがそれぞれ入力されることから、ア
ンド回路Ｇ４の出力論理値は「０」となる。したがっ
て、これに接続される発熱抵抗素子Ｒ４の一端の電極は
「Ｌ」レベル、他端の電極はアンド回路Ｇ３の出力値で
あるから「Ｌ」レベルとなってその両端の電極電位は同
電位となり、この結果発熱抵抗素子Ｒ４は通電されな
い。

【００１４】このように、各発熱抵抗素子を直列に接続
しこれを１，２，３，・・・，ｊ−１，ｊ，・・・，ｎ
の順で配列した場合、ｊ番目の発熱抵抗素子への駆動デ
ータは、対応する記録データと前段（ｊ−１番目）の発
熱抵抗素子への駆動データにより決定される。即ち、ｊ
番目の発熱抵抗素子を駆動する場合は、ｊ番目の発熱抵
抗素子間の電極電位をｊ−１番目の発熱抵抗素子間の電
極電位と異なる電位とし、ｊ番目の発熱抵抗素子を駆動
しない場合は、ｊ番目の発熱抵抗素子間の電極電位をｊ
−１番目の発熱抵抗素子間の電極電位と同電位とする。
以上のように構成した結果、従来のような各発熱抵抗素
子に対する通電電流の回り込みを防止するためのダイオ
ードが不要になると共に、共通電極をＡ相，Ｂ相の２つ
の相に分けて各発熱抵抗素子を別個に制御するような駆
動方式（交互リード方式）を必要とせず、したがって記
録にズレやムラが生じなくなる。

【００１５】なお、本実施例では、各発熱抵抗素子への
駆動データをＥＸＯＲ回路により機械的に算出するよう
にしたが、記録データをもとに制御回路１６により算出
するように構成しても良い。このように構成した場合、
ＥＸＯＲ回路群１４が不要になると共に、シフトレジス
タ，ラッチ回路及びアンド回路等の駆動ＩＣを発熱抵抗
体の両側に配置することができる。即ち、上記駆動ＩＣ
を不要となったダイオードアレイの代わりに発熱抵抗体
の両側に実装することにより、従来の交互リード方式の
サーマルヘッドの導体パターンをそのまま用いることが
できる。

【００１６】

【発明の効果】以上説明したように本発明によれば、サ
ーマルヘッドの発熱抵抗体を構成し各々が直列に接続さ
れた各発熱抵抗素子を１，２，３，・・・，ｊ−１，
ｊ，・・・，ｎの順で配列したときに、ｊ番目の発熱抵
抗素子を駆動する場合はｊ番目の発熱抵抗素子間の電極
電位をｊ−１番目の発熱抵抗素子間の電極電位と異なる
電位となるように制御すると共に、ｊ番目の発熱抵抗素
子を駆動しない場合はｊ番目の発熱抵抗素子間の電極電
位をｊ−１番目の発熱抵抗素子間の電極電位と同電位と
なるように制御するようにしたので、各発熱抵抗素子に
対する通電電流の回り込みを防止するためのダイオード
が不要になると共に、共通電極をＡ相，Ｂ相の２つの相
に分けて各発熱抵抗素子を別個に駆動するような交互リ
ード方式が不要となり、この結果、記録にズレやムラが
生じなくなる。また、ｊ番目の発熱抵抗素子間の電極電
位を、ｊ−１番目の発熱抵抗素子間の電極電位を示すデ
ータとｊ番目の発熱抵抗素子に対する駆動の有無を示す
データとの排他的論理和演算の結果により与えるように
したので、サーマルヘッドの各発熱抵抗素子の発熱制御
を簡単な構成により実現できる。

【図面の簡単な説明】

【図１】本発明に係るサーマルヘッドの制御方法を適用
した装置の一実施例を示すブロック図である。

【図２】上記装置の各部の動作を示すタイミングチャー
トである。

【図３】従来のサーマルヘッドの構成を模式的に示す図
である。

【符号の説明】

１１発熱抵抗体１２アンド回路群１３ラッチ回路群１４エクスクルーシブオア回路群（ＥＸＯ
Ｒ回路群）１５シフトレジスタ１６制御回路Ｒ１〜Ｒ５発熱抵抗素子Ｇ１〜Ｇ５アンド回路Ｌ１〜Ｌ５ラッチ回路Ｅ１〜Ｅ５エクスクルーシブオア回路（ＥＸＯＲ
回路）ＬＴＨラッチ信号ＳＴＢストローブ信号ＤＡＴＡデータ信号ＣＬＫクロック信号

Claims

【特許請求の範囲】

【請求項１】複数の発熱抵抗素子が直列に接続された
発熱抵抗体と、それぞれの発熱抵抗素子に接続される電
極とからなるサーマルヘッドにおいて、前記発熱抵抗体を構成する各発熱抵抗素子を１，２，
３，・・・，ｊ−１，ｊ，・・・，ｎの順で配列したと
きに、ｊ番目の発熱抵抗素子を駆動する場合はｊ番目の
発熱抵抗素子間の電極電位がｊ−１番目の発熱抵抗素子
間の電極電位と異なるように制御すると共に、ｊ番目の
発熱抵抗素子を駆動しない場合はｊ番目の発熱抵抗素子
間の電極電位がｊ−１番目の発熱抵抗素子間の電極電位
と同電位となるように制御することを特徴とするサーマ
ルヘッドの制御方法。
【請求項２】請求項１記載のサーマルヘッドの制御方
法において、前記ｊ番目の発熱抵抗素子へ与える電位を、前記ｊ−１
番目の発熱抵抗素子間の電極電位を示すデータと前記ｊ
番目の発熱抵抗素子に対する駆動の有無を示すデータと
の排他的論理和演算の結果により与えることを特徴とす
るサーマルヘッドの制御方法。