JPH0629410A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0629410A JPH0629410A JP18354892A JP18354892A JPH0629410A JP H0629410 A JPH0629410 A JP H0629410A JP 18354892 A JP18354892 A JP 18354892A JP 18354892 A JP18354892 A JP 18354892A JP H0629410 A JPH0629410 A JP H0629410A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- coated glass
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 57
- 239000011521 glass Substances 0.000 claims abstract description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000004528 spin coating Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 238000005530 etching Methods 0.000 claims description 9
- 238000010574 gas phase reaction Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 abstract description 16
- 239000012535 impurity Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 117
- 239000010410 layer Substances 0.000 description 22
- 229910000838 Al alloy Inorganic materials 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000007774 longterm Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000012808 vapor phase Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】第１のシリコン酸化膜と塗布ガラスの間にシリ
コン窒化膜を成膜する事によって第１のシリコン酸化膜
と塗布ガラスをエッチバックする際の終点検出を容易
し、平坦化の再現性を向上すると同時に、塗布ガラス中
の不純物の拡散、パッシベーション膜に於けるボイドの
発生を抑制し、半導体装置の安定供給と信頼性向上図
る。 【構成】第１の配線層上に第１のシリコン酸化膜、シリ
コン窒化膜を気相成長させ、塗布ガラスをスピンコート
後、所望量をエッチバックする。 または、第１の配線
層上に第２のシリコン酸化膜、第２のシリコン酸化膜、
シリコン窒化膜を気相成長させ、塗布ガラスをスピンコ
ート後、所望量をエッチバックする。
コン窒化膜を成膜する事によって第１のシリコン酸化膜
と塗布ガラスをエッチバックする際の終点検出を容易
し、平坦化の再現性を向上すると同時に、塗布ガラス中
の不純物の拡散、パッシベーション膜に於けるボイドの
発生を抑制し、半導体装置の安定供給と信頼性向上図
る。 【構成】第１の配線層上に第１のシリコン酸化膜、シリ
コン窒化膜を気相成長させ、塗布ガラスをスピンコート
後、所望量をエッチバックする。 または、第１の配線
層上に第２のシリコン酸化膜、第２のシリコン酸化膜、
シリコン窒化膜を気相成長させ、塗布ガラスをスピンコ
ート後、所望量をエッチバックする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に配線上の絶縁膜の平坦性、平坦化の再現性
の改善、及び電気的特性、耐湿性の向上を狙ったもので
ある。
に関し、特に配線上の絶縁膜の平坦性、平坦化の再現性
の改善、及び電気的特性、耐湿性の向上を狙ったもので
ある。
【０００２】
【従来の技術】従来の半導体装置の製造方法を図５で説
明するが、例えばＡｌ合金を用いた２層配線構造のＣＭ
ＯＳ−ＬＳＩは、ＭＯＳトランジスタや抵抗などの半導
体素子が形成されたシリコン基板表面の選択酸化や気相
成長によるシリコン酸化膜を積層したフィールド絶縁膜
１にコンタクトホールを形成し、Ａｌ合金等でなる第１
の金属配線２を施す。次に層間絶縁膜として、ＳｉＨ4
とＯ2 やＮ2 Ｏの様な酸化性ガスをプラズマや熱反応さ
せた第一のシリコン酸化膜５を５００ｎｍ〜８００ｎｍ
程度気相成長させ、更に微細化構造に於ける平坦化の必
要性からアルコ−ル類にシラノールとＰ2 Ｏ5 等を溶か
した塗布ガラス９をスピンコートし、第１の金属配線に
支障ない温度でアニ−ルする。この時塗布ガラス中に混
入させるＰ2Ｏ5 は１〜５ｍｏｌ％の濃度で、塗布ガラ
ス薄膜のストレス緩和と耐クラック効果を向上させる為
である。次に、高周波バイアスをかけて該塗布ガラスを
ドライエッチングし、少なくとも第１の金属配線領域上
の第１の塗布ガラスは除去する。第１の金属配線上に塗
布ガラスが残っていると、塗布ガラスのエッチレートが
速いために、スルーホール開孔のためのウエットエッチ
によって塗布ガラスがさきにエッチングされ、サイドエ
ッチが起るためである。また、塗布ガラスにはＰ2Ｏ5が
含まれているので、直接金属配線と接すると腐食が問題
となるので、１５０ｎｍ程度の厚みで第２のシリコン酸
化膜６を気相成長させた後、ＣＨＦ3 ，ＣＦ4 とＨｅガ
スを用いて第１の金属配線上のシリコン酸化膜を異方的
に選択ドライエッチングしスルーホールを開孔し、その
後Ａｌ合金の第２の金属配線３を施して、更にＳｉＨ4
とＮＨ3をＮ2キャリアでプラズマ反応させることによ
り、パッシベーション膜１２として１０００ｎｍ程度の
プラズマシリコン窒化膜を気相成長させ、最後に外部へ
の電極取り出しの為にボンディングパッド部を開孔して
いる。
明するが、例えばＡｌ合金を用いた２層配線構造のＣＭ
ＯＳ−ＬＳＩは、ＭＯＳトランジスタや抵抗などの半導
体素子が形成されたシリコン基板表面の選択酸化や気相
成長によるシリコン酸化膜を積層したフィールド絶縁膜
１にコンタクトホールを形成し、Ａｌ合金等でなる第１
の金属配線２を施す。次に層間絶縁膜として、ＳｉＨ4
とＯ2 やＮ2 Ｏの様な酸化性ガスをプラズマや熱反応さ
せた第一のシリコン酸化膜５を５００ｎｍ〜８００ｎｍ
程度気相成長させ、更に微細化構造に於ける平坦化の必
要性からアルコ−ル類にシラノールとＰ2 Ｏ5 等を溶か
した塗布ガラス９をスピンコートし、第１の金属配線に
支障ない温度でアニ−ルする。この時塗布ガラス中に混
入させるＰ2Ｏ5 は１〜５ｍｏｌ％の濃度で、塗布ガラ
ス薄膜のストレス緩和と耐クラック効果を向上させる為
である。次に、高周波バイアスをかけて該塗布ガラスを
ドライエッチングし、少なくとも第１の金属配線領域上
の第１の塗布ガラスは除去する。第１の金属配線上に塗
布ガラスが残っていると、塗布ガラスのエッチレートが
速いために、スルーホール開孔のためのウエットエッチ
によって塗布ガラスがさきにエッチングされ、サイドエ
ッチが起るためである。また、塗布ガラスにはＰ2Ｏ5が
含まれているので、直接金属配線と接すると腐食が問題
となるので、１５０ｎｍ程度の厚みで第２のシリコン酸
化膜６を気相成長させた後、ＣＨＦ3 ，ＣＦ4 とＨｅガ
スを用いて第１の金属配線上のシリコン酸化膜を異方的
に選択ドライエッチングしスルーホールを開孔し、その
後Ａｌ合金の第２の金属配線３を施して、更にＳｉＨ4
とＮＨ3をＮ2キャリアでプラズマ反応させることによ
り、パッシベーション膜１２として１０００ｎｍ程度の
プラズマシリコン窒化膜を気相成長させ、最後に外部へ
の電極取り出しの為にボンディングパッド部を開孔して
いる。
【０００３】
【発明が解決しようとする課題】しかしながら従来技術
に於いては、第１に、塗布ガラス９と第１のシリコン酸
化膜５を所定量エッチバックする際、両者の組成がとも
にＳｉＯ2であるため終点の検出が困難であり、エッチ
ング量は時間によってのみ制御されてきたが、時間によ
る終点コントロールを行うと、塗布ガラスのエッチング
速度は気相成長のシリコン酸化膜よりかなり大きいた
め、エッチバック量、平坦性を再現よく得るのは困難で
あり、半導体装置の安定供給と信頼性を確保する上で問
題となっていた。第２に、従来技術による半導体装置の
構造に於いては、酸化膜を介して塗布ガラス中の不純物
が素子領域、及び配線領域へ拡散してしまうことによる
電気的特性の不安定性、配線の腐食が問題となってい
た。第３に、パッシベーション膜１２に於いても、第２
の金属配線による段差が大きいためにボイド１３が発生
し、ボイド内はパッシベーション膜が極端に薄くなって
しまうので耐湿性上問題となっていた。
に於いては、第１に、塗布ガラス９と第１のシリコン酸
化膜５を所定量エッチバックする際、両者の組成がとも
にＳｉＯ2であるため終点の検出が困難であり、エッチ
ング量は時間によってのみ制御されてきたが、時間によ
る終点コントロールを行うと、塗布ガラスのエッチング
速度は気相成長のシリコン酸化膜よりかなり大きいた
め、エッチバック量、平坦性を再現よく得るのは困難で
あり、半導体装置の安定供給と信頼性を確保する上で問
題となっていた。第２に、従来技術による半導体装置の
構造に於いては、酸化膜を介して塗布ガラス中の不純物
が素子領域、及び配線領域へ拡散してしまうことによる
電気的特性の不安定性、配線の腐食が問題となってい
た。第３に、パッシベーション膜１２に於いても、第２
の金属配線による段差が大きいためにボイド１３が発生
し、ボイド内はパッシベーション膜が極端に薄くなって
しまうので耐湿性上問題となっていた。
【０００４】しかるに本発明は係る問題点を解決するも
ので、シリコン酸化膜と塗布ガラスの間にシリコン窒化
膜を成膜する事によってシリコン酸化膜と塗布ガラスを
エッチバックする際の終点検出を容易にすると同時に塗
布ガラス中の不純物の拡散、パッシベーション膜に於け
るボイドの発生を抑制し、半導体装置の安定供給と信頼
性向上を目的としたものである。
ので、シリコン酸化膜と塗布ガラスの間にシリコン窒化
膜を成膜する事によってシリコン酸化膜と塗布ガラスを
エッチバックする際の終点検出を容易にすると同時に塗
布ガラス中の不純物の拡散、パッシベーション膜に於け
るボイドの発生を抑制し、半導体装置の安定供給と信頼
性向上を目的としたものである。
【０００５】
【課題を解決するための手段】本発明の半導体装置製造
方法は、多層配線構造を有する半導体装置に於いて、少
なくとも、配線層上に、気相反応させたシリコン酸化膜
を形成する工程、シリコン窒化膜を形成する工程、塗布
ガラスを回転塗布する工程、前記積層絶縁膜の所定膜厚
をエッチバックする工程を具備したことを特徴とする。
方法は、多層配線構造を有する半導体装置に於いて、少
なくとも、配線層上に、気相反応させたシリコン酸化膜
を形成する工程、シリコン窒化膜を形成する工程、塗布
ガラスを回転塗布する工程、前記積層絶縁膜の所定膜厚
をエッチバックする工程を具備したことを特徴とする。
【０００６】また、多層配線構造を有する半導体装置に
於て、少なくとも第１の配線層上に（ａ）気相反応させ
た第１のシリコン酸化膜、（ｂ）シリコン窒化膜、
（ｃ）塗布ガラス、（ｄ）第２のシリコン酸化膜、第２
の配線層が順に積層されたことを特徴とする。
於て、少なくとも第１の配線層上に（ａ）気相反応させ
た第１のシリコン酸化膜、（ｂ）シリコン窒化膜、
（ｃ）塗布ガラス、（ｄ）第２のシリコン酸化膜、第２
の配線層が順に積層されたことを特徴とする。
【０００７】更に、多層配線構造を有する半導体装置に
於て、少なくとも金属配線層上に（ａ）第１のシリコン
酸化膜、（ｂ）シリコン窒化膜、（ｃ）塗布ガラス、
（ｄ）シリコン窒化膜が順に積層されたことを特徴とす
る。
於て、少なくとも金属配線層上に（ａ）第１のシリコン
酸化膜、（ｂ）シリコン窒化膜、（ｃ）塗布ガラス、
（ｄ）シリコン窒化膜が順に積層されたことを特徴とす
る。
【０００８】
【実施例】図１（ａ）〜図１（ｃ）は本発明に関わる半
導体装置及びその製造方法の１実施例を説明するための
工程断面略図である。Ａｌ合金を用いた２層配線構造の
ＳｉゲートＣＭＯＳ−ＬＳＩに適用した場合に於て、Ｍ
ＯＳトランジスタや抵抗などの半導体素子が形成された
シリコン基板表面の選択酸化や気相成長によるシリコン
酸化膜を積層したフィールド絶縁膜１にコンタクトホー
ルを形成し、バリアメタルと０．５％のＣｕを含むＡｌ
合金２と反射防止膜４となるＴｉＮをスパッタで積層さ
せてから、Ｃｌ2とＢＣｌ3ガスを用いたドライエッチャ
ーで該積層膜を選択エッチングし、総厚みが７００ｎｍ
の第１の金属配線を施した。次に層間絶縁膜として、ま
ずＴＥＯＳ〔Ｓｉ（ＯＣ2Ｈ5）4〕とＯ2を３８０℃、約
９ｔｏｒｒでプラズマ気相反応させて、第１のシリコン
酸化膜５を５５０ｎｍ形成した。次に、ＳｉＨ4とＮＨ3
を３６０℃、約６ｔｏｒｒでプラズマ反応させ、シリコ
ン窒化膜１１を５０ｎｍ積層させた。続いて有機または
無機塗布ガラス９をスピンコートしてから約４５０℃の
Ｎ2 雰囲気で３０分のアニールを行うと、第１の金属配
線領域上の平坦部には約５ｎｍ〜７０ｎｍ、段差部や溝
部には厚くても３００ｎｍ程度の塗布ガラスが溜まる。
次に、２００ｍｔｏｒｒ程度のＡｒ雰囲気中でＣ2Ｆ6ガ
スを用い、８００Ｗの高周波バイアスをかけてドライエ
ッチングし、少なくとも第１の金属配線領域上の第１の
塗布ガラスは除去する。この塗布ガラス９を除去する工
程に於いて、塗布ガラス９と第１のシリコン酸化膜５の
間にシリコン窒化膜１１を積層しているために、プラズ
マ発光波長をモニタリングする事により終点の判定が可
能になる。また、この時段差の平坦部のシリコン窒化膜
は同時に除去したが、残したままでもよい。次に、１５
０ｎｍの厚みで第２のシリコン酸化膜６を気相成長させ
た後、ＣＨＦ3 ，ＣＦ4 とＨｅガスを用い３００ｍｔｏ
ｒｒの圧力で第１の金属配線上のシリコン酸化膜を異方
的に選択ドライエッチングし０．５μｍ角のスルーホー
ルを開孔し、同時にホール内の反射防止膜も除去した。
続いて、第１の金属配線と同じＡｌ合金３を８００ｎｍ
と反射防止膜４としてＴｉＮを５０ｎｍの厚みでスパッ
タ成長後、該積層膜を選択エッチングし第２の金属配線
とし、更にパッシベーション膜１２としてＳｉＨ4とＮ
Ｈ3をＮ2キャリアでプラズマ反応させて１０００ｎｍの
プラズマ窒化膜を形成し、最後に外部への電極取り出し
の為にボンディングパッド部を開孔した。
導体装置及びその製造方法の１実施例を説明するための
工程断面略図である。Ａｌ合金を用いた２層配線構造の
ＳｉゲートＣＭＯＳ−ＬＳＩに適用した場合に於て、Ｍ
ＯＳトランジスタや抵抗などの半導体素子が形成された
シリコン基板表面の選択酸化や気相成長によるシリコン
酸化膜を積層したフィールド絶縁膜１にコンタクトホー
ルを形成し、バリアメタルと０．５％のＣｕを含むＡｌ
合金２と反射防止膜４となるＴｉＮをスパッタで積層さ
せてから、Ｃｌ2とＢＣｌ3ガスを用いたドライエッチャ
ーで該積層膜を選択エッチングし、総厚みが７００ｎｍ
の第１の金属配線を施した。次に層間絶縁膜として、ま
ずＴＥＯＳ〔Ｓｉ（ＯＣ2Ｈ5）4〕とＯ2を３８０℃、約
９ｔｏｒｒでプラズマ気相反応させて、第１のシリコン
酸化膜５を５５０ｎｍ形成した。次に、ＳｉＨ4とＮＨ3
を３６０℃、約６ｔｏｒｒでプラズマ反応させ、シリコ
ン窒化膜１１を５０ｎｍ積層させた。続いて有機または
無機塗布ガラス９をスピンコートしてから約４５０℃の
Ｎ2 雰囲気で３０分のアニールを行うと、第１の金属配
線領域上の平坦部には約５ｎｍ〜７０ｎｍ、段差部や溝
部には厚くても３００ｎｍ程度の塗布ガラスが溜まる。
次に、２００ｍｔｏｒｒ程度のＡｒ雰囲気中でＣ2Ｆ6ガ
スを用い、８００Ｗの高周波バイアスをかけてドライエ
ッチングし、少なくとも第１の金属配線領域上の第１の
塗布ガラスは除去する。この塗布ガラス９を除去する工
程に於いて、塗布ガラス９と第１のシリコン酸化膜５の
間にシリコン窒化膜１１を積層しているために、プラズ
マ発光波長をモニタリングする事により終点の判定が可
能になる。また、この時段差の平坦部のシリコン窒化膜
は同時に除去したが、残したままでもよい。次に、１５
０ｎｍの厚みで第２のシリコン酸化膜６を気相成長させ
た後、ＣＨＦ3 ，ＣＦ4 とＨｅガスを用い３００ｍｔｏ
ｒｒの圧力で第１の金属配線上のシリコン酸化膜を異方
的に選択ドライエッチングし０．５μｍ角のスルーホー
ルを開孔し、同時にホール内の反射防止膜も除去した。
続いて、第１の金属配線と同じＡｌ合金３を８００ｎｍ
と反射防止膜４としてＴｉＮを５０ｎｍの厚みでスパッ
タ成長後、該積層膜を選択エッチングし第２の金属配線
とし、更にパッシベーション膜１２としてＳｉＨ4とＮ
Ｈ3をＮ2キャリアでプラズマ反応させて１０００ｎｍの
プラズマ窒化膜を形成し、最後に外部への電極取り出し
の為にボンディングパッド部を開孔した。
【０００９】この様にして製造された半導体装置は、金
属配線層間絶縁膜の平坦化を再現よく行なうことが出
来、この結果第２の金属配線の被覆性も安定し、電気的
特性や長期信頼性の向上が図れた。また、この製造方法
は金属配線層間に限らず、ポリシリコン配線層間、ポリ
シリコン配線−金属配線層間、パッシベーション構造に
も適用でき、同様の効果が得られる。更に、図１（Ｃ）
の様な構造を持つ半導体装置は、塗布ガラスとシリコン
酸化膜の間にシリコン窒化膜を介しているために塗布ガ
ラス中の不純物の拡散を防ぐことが出来たため、電気的
特性が安定し、長期信頼性の向上が図れた。この様な配
線層間構造は金属配線層間に限らず、ポリシリコン配線
層間、ポリシリコン−金属配線層間にも適用でき、同様
の効果が得られる。
属配線層間絶縁膜の平坦化を再現よく行なうことが出
来、この結果第２の金属配線の被覆性も安定し、電気的
特性や長期信頼性の向上が図れた。また、この製造方法
は金属配線層間に限らず、ポリシリコン配線層間、ポリ
シリコン配線−金属配線層間、パッシベーション構造に
も適用でき、同様の効果が得られる。更に、図１（Ｃ）
の様な構造を持つ半導体装置は、塗布ガラスとシリコン
酸化膜の間にシリコン窒化膜を介しているために塗布ガ
ラス中の不純物の拡散を防ぐことが出来たため、電気的
特性が安定し、長期信頼性の向上が図れた。この様な配
線層間構造は金属配線層間に限らず、ポリシリコン配線
層間、ポリシリコン−金属配線層間にも適用でき、同様
の効果が得られる。
【００１０】続いて、他の本発明に関わる半導体装置の
他の実施例を図２を用いて説明する。図２のような構造
は、以下のような工程によって製造される。ＭＯＳトラ
ンジスタや抵抗などの半導体素子が形成されたシリコン
基板表面の選択酸化や気相成長によるシリコン酸化膜を
積層したフィールド絶縁膜１にコンタクトホールを形成
し、バリアメタルと０．５％のＣｕを含むＡｌ合金２と
反射防止膜４となるＴｉＮをスパッタで積層させてか
ら、Ｃｌ2とＢＣｌ3ガスを用いたドライエッチャーで該
積層膜を選択エッチングし、総厚みが７００ｎｍの第１
の金属配線を施した。次に層間絶縁膜として、ＳｉＨ4
とＯ2 やＮ2Ｏの様な酸化性ガスをプラズマや熱反応さ
せた第１のシリコン酸化膜５を５００ｎｍ〜８００ｎｍ
程度気相成長させ、更に微細化構造に於ける平坦化の必
要性か有機または無機塗布ガラス９をスピンコートし、
第１の金属配線に支障ない温度でアニ−ルする。続いて
Ａｒ雰囲気中でＣ2Ｆ6ガスを用い、８００Ｗの高周波バ
イアスをかけてドライエッチングし、少なくとも第１の
金属配線領域上の第１の塗布ガラスは除去した。次に、
１５０ｎｍの厚みで第２のシリコン酸化膜６を気相成長
させた後、ＣＨＦ3 ，ＣＦ4 とＨｅガスを用い３００ｍ
ｔｏｒｒの圧力で第１の金属配線上のシリコン酸化膜を
異方的に選択ドライエッチングし０．５μｍ角のスルー
ホールを開孔し、同時にホール内の反射防止膜も除去し
た。続いて、第１の金属配線と同じＡｌ合金３を８００
ｎｍと反射防止膜４としてＴｉＮを５０ｎｍの厚みでス
パッタ成長後、該積層膜を選択エッチングし第２の金属
配線とした。次に第２の金属配線上を平坦化するため
に、まずＴＥＯＳ〔Ｓｉ（ＯＣ2Ｈ5）4〕とＯ2を３８０
℃、約９ｔｏｒｒでプラズマ気相反応させて、第３のシ
リコン酸化膜７を５５０ｎｍ形成した。次に、ＳｉＨ4
とＮＨ3を３６０℃、約６ｔｏｒｒでプラズマ反応さ
せ、シリコン窒化膜１１を５０ｎｍ積層させた。続いて
第２の塗布ガラス１０をスピンコートしてから約４５０
℃のＮ2 雰囲気で３０分のアニールを行うと、第２の金
属配線領域上の平坦部には約５０〜７００Å、段差部や
溝部には厚くても３００ｎｍ程度の塗布ガラスが溜ま
る。次に、２００ｍｔｏｒｒ程度のＡｒ雰囲気中でＣ2
Ｆ6ガスを用い、８００Ｗの高周波バイアスをかけてド
ライエッチングし、少なくとも第２の金属配線領域上の
第１の塗布ガラスは除去する。この第２の塗布ガラス１
０を除去する工程に於いて、塗布ガラス１０と第３のシ
リコン酸化膜７の間にシリコン窒化膜１１を積層してい
るために、プラズマ発光波長をモニタリングする事によ
り終点の判定が可能になる。また、この時段差の平坦部
のシリコン窒化膜は同時に除去したが、残したままでも
よい。次に、ＳｉＨ4とＮＨ3をＯ2キャリアでプラズマ
反応させることによりパッシベーション膜１２としてシ
リコン窒化膜を気相成長させ、最後に外部への電極取り
出しの為にボンディングパッド部を開孔した。この様な
構造を持つ半導体装置は、第２の金属配線による段差が
緩和されているためにパッシベーション膜にボイドが発
生することもなく、耐湿性上の問題がなくなり、長期信
頼性の向上が図れた。
他の実施例を図２を用いて説明する。図２のような構造
は、以下のような工程によって製造される。ＭＯＳトラ
ンジスタや抵抗などの半導体素子が形成されたシリコン
基板表面の選択酸化や気相成長によるシリコン酸化膜を
積層したフィールド絶縁膜１にコンタクトホールを形成
し、バリアメタルと０．５％のＣｕを含むＡｌ合金２と
反射防止膜４となるＴｉＮをスパッタで積層させてか
ら、Ｃｌ2とＢＣｌ3ガスを用いたドライエッチャーで該
積層膜を選択エッチングし、総厚みが７００ｎｍの第１
の金属配線を施した。次に層間絶縁膜として、ＳｉＨ4
とＯ2 やＮ2Ｏの様な酸化性ガスをプラズマや熱反応さ
せた第１のシリコン酸化膜５を５００ｎｍ〜８００ｎｍ
程度気相成長させ、更に微細化構造に於ける平坦化の必
要性か有機または無機塗布ガラス９をスピンコートし、
第１の金属配線に支障ない温度でアニ−ルする。続いて
Ａｒ雰囲気中でＣ2Ｆ6ガスを用い、８００Ｗの高周波バ
イアスをかけてドライエッチングし、少なくとも第１の
金属配線領域上の第１の塗布ガラスは除去した。次に、
１５０ｎｍの厚みで第２のシリコン酸化膜６を気相成長
させた後、ＣＨＦ3 ，ＣＦ4 とＨｅガスを用い３００ｍ
ｔｏｒｒの圧力で第１の金属配線上のシリコン酸化膜を
異方的に選択ドライエッチングし０．５μｍ角のスルー
ホールを開孔し、同時にホール内の反射防止膜も除去し
た。続いて、第１の金属配線と同じＡｌ合金３を８００
ｎｍと反射防止膜４としてＴｉＮを５０ｎｍの厚みでス
パッタ成長後、該積層膜を選択エッチングし第２の金属
配線とした。次に第２の金属配線上を平坦化するため
に、まずＴＥＯＳ〔Ｓｉ（ＯＣ2Ｈ5）4〕とＯ2を３８０
℃、約９ｔｏｒｒでプラズマ気相反応させて、第３のシ
リコン酸化膜７を５５０ｎｍ形成した。次に、ＳｉＨ4
とＮＨ3を３６０℃、約６ｔｏｒｒでプラズマ反応さ
せ、シリコン窒化膜１１を５０ｎｍ積層させた。続いて
第２の塗布ガラス１０をスピンコートしてから約４５０
℃のＮ2 雰囲気で３０分のアニールを行うと、第２の金
属配線領域上の平坦部には約５０〜７００Å、段差部や
溝部には厚くても３００ｎｍ程度の塗布ガラスが溜ま
る。次に、２００ｍｔｏｒｒ程度のＡｒ雰囲気中でＣ2
Ｆ6ガスを用い、８００Ｗの高周波バイアスをかけてド
ライエッチングし、少なくとも第２の金属配線領域上の
第１の塗布ガラスは除去する。この第２の塗布ガラス１
０を除去する工程に於いて、塗布ガラス１０と第３のシ
リコン酸化膜７の間にシリコン窒化膜１１を積層してい
るために、プラズマ発光波長をモニタリングする事によ
り終点の判定が可能になる。また、この時段差の平坦部
のシリコン窒化膜は同時に除去したが、残したままでも
よい。次に、ＳｉＨ4とＮＨ3をＯ2キャリアでプラズマ
反応させることによりパッシベーション膜１２としてシ
リコン窒化膜を気相成長させ、最後に外部への電極取り
出しの為にボンディングパッド部を開孔した。この様な
構造を持つ半導体装置は、第２の金属配線による段差が
緩和されているためにパッシベーション膜にボイドが発
生することもなく、耐湿性上の問題がなくなり、長期信
頼性の向上が図れた。
【００１１】続いて図３（ａ）〜図３（ｃ）は、本発明
に関わる半導体装置とその製造方法の他の実施例を説明
するため工程断面図である。Ａｌ合金を用いた２層配線
構造のＳｉゲートＣＭＯＳ−ＬＳＩに於いて、第１の金
属配線層上の層間絶縁膜として、まずＴＥＯＳ〔Ｓｉ
（ＯＣ2Ｈ5）4〕とＯ2を３８０℃、約９ｔｏｒｒでプラ
ズマ気相反応させて第１のシリコン酸化膜５を５５０ｎ
ｍ、Ｏ2キャリアでＯ3とＴＥＯＳを６０〜１００ｔｏｒ
ｒ，３８０℃で減圧熱反応させ４００ｎｍの第２のシリ
コン酸化膜６を形成した。続いてＣＨＦ3 ，ＣＦ4 とＡ
ｒ等によるプラズマエッチャーで約４５０ｎｍ相当の異
方性エッチバックし、第２のシリコン酸化膜は平坦部を
全面除去し、第１の金属配線のスペースには側壁として
残す。次に、ＳｉＨ4とＮＨ3を３６０℃、約６ｔｏｒｒ
でプラズマ反応させ、シリコン窒化膜１１を５０ｎｍ積
層させた。続いて有機または無機塗布ガラス９をスピン
コートしてから約４５０℃のＮ2 雰囲気で３０分のアニ
ールを行う。次に、２００ｍｔｏｒｒ程度のＡｒ雰囲気
中でＣ2Ｆ6ガスを用い、８００Ｗの高周波バイアスをか
けてドライエッチングし、少なくとも第１の金属配線領
域上の第１の塗布ガラスは除去する。この塗布ガラス９
を除去する工程に於いても、先の実施例と同様に塗布ガ
ラス９と第１のシリコン酸化膜６の間にシリコン窒化膜
１１を積層しているために、プラズマ発光波長をモニタ
リングする事により終点の判定が可能になる。また、こ
の時段差の平坦部のシリコン窒化膜は同時に除去した
が、残したままでもよい。次に、１５０ｎｍの厚みで第
３のシリコン酸化膜７を気相成長させた後、ＣＨＦ3 ，
ＣＦ4 とＨｅガスを用い３００ｍｔｏｒｒの圧力で第１
の金属配線上のシリコン酸化膜を異方的に選択ドライエ
ッチングし０．５μｍ角のスルーホールを開孔し、同時
にホール内の反射防止膜も除去した。続いて、第１の金
属配線と同じＡｌ合金３を８００ｎｍと反射防止膜４と
してＴｉＮを５００Åの厚みでスパッタ成長後、該積層
膜を選択エッチングし第２の金属配線とし、更にパッシ
ベーション膜１２としてＳｉＨ4とＮＨ3をＮ2キャリア
でプラズマ反応させて１０００ｎｍのプラズマ窒化膜を
形成し、最後に外部への電極取り出しの為にボンディン
グパッド部を開孔した。この様にして製造された半導体
装置は、金属配線層間絶縁膜の平坦化を再現よく行なう
ことが出来、この結果第２の金属配線の被覆性も安定
し、電気的特性や長期信頼性の向上が図れた。また、こ
の製造方法は金属配線層間に限らず、ポリシリコン配線
層間、ポリシリコン配線−金属配線層間、パッシベーシ
ョン構造にも適用でき、同様の効果が得られる。更に、
図３（Ｃ）の様な構造を持つ半導体装置は、塗布ガラス
とシリコン酸化膜の間にシリコン窒化膜を介する事に依
って塗布ガラス中の不純物の拡散を防ぐことが出来たた
め、電気的特性が安定し、長期信頼性の向上が図れた。
この様な配線層間構造は金属配線層間に限らず、ポリシ
リコン配線層間、ポリシリコン−金属配線層間にも適用
でき、同様の効果が得られる。
に関わる半導体装置とその製造方法の他の実施例を説明
するため工程断面図である。Ａｌ合金を用いた２層配線
構造のＳｉゲートＣＭＯＳ−ＬＳＩに於いて、第１の金
属配線層上の層間絶縁膜として、まずＴＥＯＳ〔Ｓｉ
（ＯＣ2Ｈ5）4〕とＯ2を３８０℃、約９ｔｏｒｒでプラ
ズマ気相反応させて第１のシリコン酸化膜５を５５０ｎ
ｍ、Ｏ2キャリアでＯ3とＴＥＯＳを６０〜１００ｔｏｒ
ｒ，３８０℃で減圧熱反応させ４００ｎｍの第２のシリ
コン酸化膜６を形成した。続いてＣＨＦ3 ，ＣＦ4 とＡ
ｒ等によるプラズマエッチャーで約４５０ｎｍ相当の異
方性エッチバックし、第２のシリコン酸化膜は平坦部を
全面除去し、第１の金属配線のスペースには側壁として
残す。次に、ＳｉＨ4とＮＨ3を３６０℃、約６ｔｏｒｒ
でプラズマ反応させ、シリコン窒化膜１１を５０ｎｍ積
層させた。続いて有機または無機塗布ガラス９をスピン
コートしてから約４５０℃のＮ2 雰囲気で３０分のアニ
ールを行う。次に、２００ｍｔｏｒｒ程度のＡｒ雰囲気
中でＣ2Ｆ6ガスを用い、８００Ｗの高周波バイアスをか
けてドライエッチングし、少なくとも第１の金属配線領
域上の第１の塗布ガラスは除去する。この塗布ガラス９
を除去する工程に於いても、先の実施例と同様に塗布ガ
ラス９と第１のシリコン酸化膜６の間にシリコン窒化膜
１１を積層しているために、プラズマ発光波長をモニタ
リングする事により終点の判定が可能になる。また、こ
の時段差の平坦部のシリコン窒化膜は同時に除去した
が、残したままでもよい。次に、１５０ｎｍの厚みで第
３のシリコン酸化膜７を気相成長させた後、ＣＨＦ3 ，
ＣＦ4 とＨｅガスを用い３００ｍｔｏｒｒの圧力で第１
の金属配線上のシリコン酸化膜を異方的に選択ドライエ
ッチングし０．５μｍ角のスルーホールを開孔し、同時
にホール内の反射防止膜も除去した。続いて、第１の金
属配線と同じＡｌ合金３を８００ｎｍと反射防止膜４と
してＴｉＮを５００Åの厚みでスパッタ成長後、該積層
膜を選択エッチングし第２の金属配線とし、更にパッシ
ベーション膜１２としてＳｉＨ4とＮＨ3をＮ2キャリア
でプラズマ反応させて１０００ｎｍのプラズマ窒化膜を
形成し、最後に外部への電極取り出しの為にボンディン
グパッド部を開孔した。この様にして製造された半導体
装置は、金属配線層間絶縁膜の平坦化を再現よく行なう
ことが出来、この結果第２の金属配線の被覆性も安定
し、電気的特性や長期信頼性の向上が図れた。また、こ
の製造方法は金属配線層間に限らず、ポリシリコン配線
層間、ポリシリコン配線−金属配線層間、パッシベーシ
ョン構造にも適用でき、同様の効果が得られる。更に、
図３（Ｃ）の様な構造を持つ半導体装置は、塗布ガラス
とシリコン酸化膜の間にシリコン窒化膜を介する事に依
って塗布ガラス中の不純物の拡散を防ぐことが出来たた
め、電気的特性が安定し、長期信頼性の向上が図れた。
この様な配線層間構造は金属配線層間に限らず、ポリシ
リコン配線層間、ポリシリコン−金属配線層間にも適用
でき、同様の効果が得られる。
【００１２】最後に、本発明に関わる半導体装置の他の
実施例を図４を用いて説明する。図４のような構造を持
つ半導体装置は、例えば以下のような実施例に依って製
造される。Ａｌ合金を用いた２層配線構造のＳｉゲート
ＣＭＯＳ−ＬＳＩに於いて、ＭＯＳトランジスタや抵抗
などの半導体素子が形成されたシリコン基板表面の選択
酸化や気相成長によるシリコン酸化膜を積層したフィー
ルド絶縁膜１にコンタクトホールを形成し、バリアメタ
ルと０．５％のＣｕを含むＡｌ合金２と反射防止膜４と
なるＴｉＮをスパッタで積層させてから、Ｃｌ2とＢＣ
ｌ3ガスを用いたドライエッチャーで該積層膜を選択エ
ッチングし、総厚みが７００ｎｍの第１の金属配線を施
した。次に層間絶縁膜として、ＳｉＨ4 とＯ2 やＮ2Ｏ
の様な酸化性ガスをプラズマや熱反応させた第１のシリ
コン酸化膜を５００ｎｍ〜８００ｎｍ程度気相成長さ
せ、更に微細化構造に於ける平坦化の必要性から有機ま
たは無機塗布ガラス９をスピンコートし、第１の金属配
線に支障ない温度でアニ−ルする。続いてＡｒ雰囲気中
でＣ2Ｆ6ガスを用い、８００Ｗの高周波バイアスをかけ
てドライエッチングし、少なくとも第１の金属配線領域
上の第１の塗布ガラスは除去した。 次に、１５０ｎｍ
の厚みで第２のシリコン酸化膜６を気相成長させた後、
ＣＨＦ3 ，ＣＦ4 とＨｅガスを用い３００ｍｔｏｒｒの
圧力で第１の金属配線上のシリコン酸化膜を異方的に選
択ドライエッチングし０．５μｍ角のスルーホールを開
孔し、同時にホール内の反射防止膜も除去した。続い
て、第１の金属配線と同じＡｌ合金３を８００ｎｍと反
射防止膜４としてＴｉＮを５０ｎｍの厚みでスパッタ成
長後、該積層膜を選択エッチングし第２の金属配線とし
た。第２の金属配線上の段差を平坦化するために、まず
ＴＥＯＳ〔Ｓｉ（ＯＣ2Ｈ5）4〕とＯ2を３８０℃、約９
ｔｏｒｒでプラズマ気相反応させて第３のシリコン酸化
膜７を５５０ｎｍ、Ｏ2キャリアでＯ3とＴＥＯＳを６０
〜１００ｔｏｒｒ，３８０℃で減圧熱反応させ４００ｎ
ｍの第４のシリコン酸化膜８を形成した。続いてＣＨＦ
3 ，ＣＦ4 とＡｒ等によるプラズマエッチャーで約４５
０ｎｍ相当の異方性エッチバックし、第４のシリコン酸
化膜は平坦部を全面除去し、第２の金属配線のスペース
には側壁として残す。次に、ＳｉＨ4とＮＨ3を３６０
℃、約６ｔｏｒｒでプラズマ反応させ、シリコン窒化膜
１１を５００Å積層させた。続いて有機または無機の第
２の塗布ガラス１０をスピンコートしてから約４５０℃
のＮ2 雰囲気で３０分のアニールを行う。次に、２００
ｍｔｏｒｒ程度のＡｒ雰囲気中でＣ2Ｆ6ガスを用い、８
００Ｗの高周波バイアスをかけてドライエッチングし、
少なくとも第２の金属配線領域上の第２の塗布ガラスは
除去する。この時、段差の平坦部のシリコン窒化膜は同
時に除去したが、残したままでもよい。次に、パッシベ
ーション膜１２としてＳｉＨ4とＮＨ3をＮ2キャリアで
プラズマ反応させて１０００ｎｍのプラズマ窒化膜を形
成し、最後に外部への電極取り出しの為にボンディング
パッド部を開孔した。
実施例を図４を用いて説明する。図４のような構造を持
つ半導体装置は、例えば以下のような実施例に依って製
造される。Ａｌ合金を用いた２層配線構造のＳｉゲート
ＣＭＯＳ−ＬＳＩに於いて、ＭＯＳトランジスタや抵抗
などの半導体素子が形成されたシリコン基板表面の選択
酸化や気相成長によるシリコン酸化膜を積層したフィー
ルド絶縁膜１にコンタクトホールを形成し、バリアメタ
ルと０．５％のＣｕを含むＡｌ合金２と反射防止膜４と
なるＴｉＮをスパッタで積層させてから、Ｃｌ2とＢＣ
ｌ3ガスを用いたドライエッチャーで該積層膜を選択エ
ッチングし、総厚みが７００ｎｍの第１の金属配線を施
した。次に層間絶縁膜として、ＳｉＨ4 とＯ2 やＮ2Ｏ
の様な酸化性ガスをプラズマや熱反応させた第１のシリ
コン酸化膜を５００ｎｍ〜８００ｎｍ程度気相成長さ
せ、更に微細化構造に於ける平坦化の必要性から有機ま
たは無機塗布ガラス９をスピンコートし、第１の金属配
線に支障ない温度でアニ−ルする。続いてＡｒ雰囲気中
でＣ2Ｆ6ガスを用い、８００Ｗの高周波バイアスをかけ
てドライエッチングし、少なくとも第１の金属配線領域
上の第１の塗布ガラスは除去した。 次に、１５０ｎｍ
の厚みで第２のシリコン酸化膜６を気相成長させた後、
ＣＨＦ3 ，ＣＦ4 とＨｅガスを用い３００ｍｔｏｒｒの
圧力で第１の金属配線上のシリコン酸化膜を異方的に選
択ドライエッチングし０．５μｍ角のスルーホールを開
孔し、同時にホール内の反射防止膜も除去した。続い
て、第１の金属配線と同じＡｌ合金３を８００ｎｍと反
射防止膜４としてＴｉＮを５０ｎｍの厚みでスパッタ成
長後、該積層膜を選択エッチングし第２の金属配線とし
た。第２の金属配線上の段差を平坦化するために、まず
ＴＥＯＳ〔Ｓｉ（ＯＣ2Ｈ5）4〕とＯ2を３８０℃、約９
ｔｏｒｒでプラズマ気相反応させて第３のシリコン酸化
膜７を５５０ｎｍ、Ｏ2キャリアでＯ3とＴＥＯＳを６０
〜１００ｔｏｒｒ，３８０℃で減圧熱反応させ４００ｎ
ｍの第４のシリコン酸化膜８を形成した。続いてＣＨＦ
3 ，ＣＦ4 とＡｒ等によるプラズマエッチャーで約４５
０ｎｍ相当の異方性エッチバックし、第４のシリコン酸
化膜は平坦部を全面除去し、第２の金属配線のスペース
には側壁として残す。次に、ＳｉＨ4とＮＨ3を３６０
℃、約６ｔｏｒｒでプラズマ反応させ、シリコン窒化膜
１１を５００Å積層させた。続いて有機または無機の第
２の塗布ガラス１０をスピンコートしてから約４５０℃
のＮ2 雰囲気で３０分のアニールを行う。次に、２００
ｍｔｏｒｒ程度のＡｒ雰囲気中でＣ2Ｆ6ガスを用い、８
００Ｗの高周波バイアスをかけてドライエッチングし、
少なくとも第２の金属配線領域上の第２の塗布ガラスは
除去する。この時、段差の平坦部のシリコン窒化膜は同
時に除去したが、残したままでもよい。次に、パッシベ
ーション膜１２としてＳｉＨ4とＮＨ3をＮ2キャリアで
プラズマ反応させて１０００ｎｍのプラズマ窒化膜を形
成し、最後に外部への電極取り出しの為にボンディング
パッド部を開孔した。
【００１３】この様な構造を持つ半導体装置は、第２の
金属配線による段差が緩和されているためにパッシベー
ション膜にボイドが発生することもなく、耐湿性上の問
題がなくなり、長期信頼性の向上が図れた。
金属配線による段差が緩和されているためにパッシベー
ション膜にボイドが発生することもなく、耐湿性上の問
題がなくなり、長期信頼性の向上が図れた。
【００１４】
【発明の効果】以上のような本発明によれば、特に多層
配線構造の集積回路に於て配線層間膜、パッシベーショ
ン膜、フィールド層間膜の平坦性及び平坦化の再現性が
向上すると同時に、塗布ガラス中の不純物の拡散、パッ
シベーション膜に於けるボイドの発生を抑制する事によ
り電気的特性、耐湿性の向上が図れ、高品質な微細半導
体装置の安定供給を可能にするものである。
配線構造の集積回路に於て配線層間膜、パッシベーショ
ン膜、フィールド層間膜の平坦性及び平坦化の再現性が
向上すると同時に、塗布ガラス中の不純物の拡散、パッ
シベーション膜に於けるボイドの発生を抑制する事によ
り電気的特性、耐湿性の向上が図れ、高品質な微細半導
体装置の安定供給を可能にするものである。
【図１】本発明に関わる半導体装置及びその製造方法を
示す工程断面図である。
示す工程断面図である。
【図２】本発明に関わる半導体装置の断面図である。
【図３】本発明に関わる半導体装置及びその製造方法を
示す工程断面図である。
示す工程断面図である。
【図４】本発明に関わる半導体装置の断面図である。
【図５】従来の半導体製造方法に関わる工程断面図であ
る。
る。
１ フィールド絶縁膜 ２ 第１の金属配線 ３ 第２の金属配線 ４ 反射防止膜 ５ 第１のシリコン酸化膜 ６ 第２のシリコン酸化膜 ７ 第３のシリコン酸化膜 ８ 第４のシリコン酸化膜 ９ 第１の塗布ガラス １０ 第２の塗布ガラス １１ シリコン窒化膜 １２ パッシベーション膜 １３ ボイド
Claims (6)
- 【請求項１】多層配線構造を有する半導体装置に於い
て、少なくとも、配線層上に（ａ）気相反応させた第１
のシリコン酸化膜を形成する工程、（ｂ）シリコン窒化
膜を形成する工程、（ｃ）塗布ガラスを回転塗布する工
程、（ｄ）前記積層絶縁膜の所定膜厚をエッチバックす
る工程を具備したことを特徴とする半導体装置の製造方
法。 - 【請求項２】多層配線構造を有する半導体装置に於て、
少なくとも第１の配線層上に（ａ）気相反応させた第１
のシリコン酸化膜、（ｂ）シリコン窒化膜、（ｃ）塗布
ガラス、（ｄ）第２のシリコン酸化膜、第２の配線層が
順に積層されたことを特徴とする半導体装置。 - 【請求項３】多層配線構造を有する半導体装置に於て、
少なくとも金属配線層上に（ａ）第１のシリコン酸化
膜、（ｂ）シリコン窒化膜、（ｃ）塗布ガラス、 （ｄ）シリコン窒化膜が順に積層されたことを特徴とす
る半導体装置。 - 【請求項４】多層配線構造を有する半導体装置に於て、
少なくとも、配線層上に（ａ）第１のシリコン酸化膜を
形成する工程、（ｂ）第２のシリコン酸化膜を形成する
工程、（ｃ）前記積層絶縁膜の所望膜厚をエッチバック
する工程、（ｄ）シリコン窒化膜を形成する工程、
（ｅ）塗布ガラスを回転塗布する工程、（ｆ）前記積層
絶縁膜の所定膜厚をエッチバックする工程を具備したこ
とを特徴とする半導体装置の製造方法。 - 【請求項５】多層配線構造を有する半導体装置に於て、
少なくとも第１の配線層上に（ａ）気相反応させた第１
のシリコン酸化膜、（ｂ）第２のシリコン酸化膜、
（ｃ）シリコン窒化膜、（ｄ）塗布ガラス、（ｅ）第３
のシリコン酸化膜、 （ｆ）第２の配線層が順に積層されたことを特徴とする
半導体装置。 - 【請求項６】多層配線構造を有する半導体装置に於て、
少なくとも金属配線層上に（ａ）第１のシリコン酸化
膜、（ｂ）第２のシリコン酸化膜、（ｃ）シリコン窒化
膜、（ｄ）塗布ガラス、（ｅ）シリコン窒化膜が順に積
層されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18354892A JPH0629410A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18354892A JPH0629410A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629410A true JPH0629410A (ja) | 1994-02-04 |
Family
ID=16137738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18354892A Pending JPH0629410A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629410A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945690A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置およびその製造方法 |
| KR100370126B1 (ko) * | 1999-12-28 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6888247B2 (en) * | 1999-09-03 | 2005-05-03 | United Microelectronics Corp. | Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same |
| JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
-
1992
- 1992-07-10 JP JP18354892A patent/JPH0629410A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945690A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置およびその製造方法 |
| US6888247B2 (en) * | 1999-09-03 | 2005-05-03 | United Microelectronics Corp. | Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same |
| KR100370126B1 (ko) * | 1999-12-28 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH0642482B2 (ja) | 半導体装置の製造方法 | |
| US7480990B2 (en) | Method of making conductor contacts having enhanced reliability | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100288176B1 (ko) | 반도체 장치 제조 방법 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JP2704575B2 (ja) | 容量素子の製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH11340330A (ja) | 半導体装置の製造方法 | |
| JP2699644B2 (ja) | 半導体装置の製造方法 | |
| US5834370A (en) | Manufacture of semiconductor device containing polycide electrode | |
| JPS60210878A (ja) | 半導体装置の製造方法 | |
| JPH0629282A (ja) | 半導体装置の製造方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JP2000082740A (ja) | 半導体装置の製造方法 | |
| JPH07226438A (ja) | 半導体装置の製造方法 | |
| JP3191309B2 (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JPH0682662B2 (ja) | 半導体装置の製造方法 |