JPH06296029A - 半導体不揮発性記憶素子とその製造方法 - Google Patents
半導体不揮発性記憶素子とその製造方法Info
- Publication number
- JPH06296029A JPH06296029A JP10622193A JP10622193A JPH06296029A JP H06296029 A JPH06296029 A JP H06296029A JP 10622193 A JP10622193 A JP 10622193A JP 10622193 A JP10622193 A JP 10622193A JP H06296029 A JPH06296029 A JP H06296029A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- memory element
- tunnel
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１１の表面領域に、第１の絶縁膜
としてトンネルシリコン酸化膜１２とこのトンネルシリ
コン酸化膜上に設けたトンネルシリコン窒化酸化膜１３
とからなる電荷注入可能なトンネル絶縁膜、第２の絶縁
膜としてシリコン窒化膜１４、第３の絶縁膜としてシリ
コン酸化膜１５を順次積層したゲート絶縁膜とこのゲー
ト絶縁膜上に設けたゲート電極１６とからなる半導体不
揮発性記憶素子とその製造方法。 【効果】 従来に比較して、書き込みデータの保持能力
を低下することなく、半導体不揮発性記憶素子の書き込
み電圧を低くすることが可能となり、半導体不揮発性記
憶素子をより高集積化することが可能となる。さらに、
この発明の半導体不揮発性記憶素子の製造方法によれ
ば、製造工程における収率を増大することが可能とな
る。
としてトンネルシリコン酸化膜１２とこのトンネルシリ
コン酸化膜上に設けたトンネルシリコン窒化酸化膜１３
とからなる電荷注入可能なトンネル絶縁膜、第２の絶縁
膜としてシリコン窒化膜１４、第３の絶縁膜としてシリ
コン酸化膜１５を順次積層したゲート絶縁膜とこのゲー
ト絶縁膜上に設けたゲート電極１６とからなる半導体不
揮発性記憶素子とその製造方法。 【効果】 従来に比較して、書き込みデータの保持能力
を低下することなく、半導体不揮発性記憶素子の書き込
み電圧を低くすることが可能となり、半導体不揮発性記
憶素子をより高集積化することが可能となる。さらに、
この発明の半導体不揮発性記憶素子の製造方法によれ
ば、製造工程における収率を増大することが可能とな
る。
Description
【０００１】
【産業上の利用分野】この発明は電気的に書き換え可能
な半導体不揮発性記憶素子とその製造方法とに関し、と
くに半導体不揮発性記憶素子の書き込み電圧の改善に関
するものである。
な半導体不揮発性記憶素子とその製造方法とに関し、と
くに半導体不揮発性記憶素子の書き込み電圧の改善に関
するものである。
【０００２】
【従来の技術】電気的に書き換え可能な半導体不揮発性
記憶素子としては、従来は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎ
ｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型の半導体不揮発性記憶素子や、たとえば特開平２
−１０３９６６号公報に記載されている、ＭＯＮＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄ
ｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体不揮発性
記憶素子が知られている。
記憶素子としては、従来は、ＭＮＯＳ（Ｍｅｔａｌ−Ｎ
ｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型の半導体不揮発性記憶素子や、たとえば特開平２
−１０３９６６号公報に記載されている、ＭＯＮＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄ
ｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体不揮発性
記憶素子が知られている。
【０００３】このＭＯＮＯＳ型の半導体不揮発性記憶素
子は、ＭＮＯＳ型の半導体不揮発性記憶素子の第２層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第３層のゲート絶縁膜であるシリコン酸化膜を有す
る。
子は、ＭＮＯＳ型の半導体不揮発性記憶素子の第２層の
ゲート絶縁膜であるシリコン窒化膜の上に、ゲート電極
からのキャリアの注入を防ぐのに充分なバリア高さを持
つ第３層のゲート絶縁膜であるシリコン酸化膜を有す
る。
【０００４】ＭＯＮＯＳ型の半導体不揮発性記憶素子の
データの書き込みは、ゲート電極に正電圧を印加するこ
とにより、負極性のキャリアである電子を、半導体基板
から第１層のゲート絶縁膜であるトンネル絶縁膜を通し
てシリコン窒化膜中のキャリアを捕獲するトラップへ注
入することにより行なう。
データの書き込みは、ゲート電極に正電圧を印加するこ
とにより、負極性のキャリアである電子を、半導体基板
から第１層のゲート絶縁膜であるトンネル絶縁膜を通し
てシリコン窒化膜中のキャリアを捕獲するトラップへ注
入することにより行なう。
【０００５】なお、シリコン窒化膜上にシリコン酸化膜
を有するため、半導体不揮発性記憶素子を劣化させる正
極性のキャリアである正孔のゲート電極からの注入を防
ぐことができ、ＭＮＯＳ型の半導体不揮発性記憶素子よ
り書き込み可能回数を増大することができる。
を有するため、半導体不揮発性記憶素子を劣化させる正
極性のキャリアである正孔のゲート電極からの注入を防
ぐことができ、ＭＮＯＳ型の半導体不揮発性記憶素子よ
り書き込み可能回数を増大することができる。
【０００６】また、半導体基板から注入したキャリアに
対してシリコン酸化膜が障壁となるため、シリコン窒化
膜の膜厚を薄くすることができ、書き込み電圧を低くす
ることができる。
対してシリコン酸化膜が障壁となるため、シリコン窒化
膜の膜厚を薄くすることができ、書き込み電圧を低くす
ることができる。
【０００７】従来のＭＯＮＯＳ型の半導体不揮発性記憶
素子のトンネル絶縁膜には、半導体基板の熱酸化により
形成する酸化膜、すなわちトンネル酸化膜を用いる。ト
ンネル酸化膜を用いることにより、データの書き込みの
ためにシリコン窒化膜中に蓄積したキャリアの放出を抑
制することができ、書き込みデータの保持能力を向上さ
せることができる。なお、このトンネル酸化膜上に、シ
リコン窒化膜を反応ガスとしてアンモニアとジクロルシ
ランとを用いる化学的気相成長法により形成する。
素子のトンネル絶縁膜には、半導体基板の熱酸化により
形成する酸化膜、すなわちトンネル酸化膜を用いる。ト
ンネル酸化膜を用いることにより、データの書き込みの
ためにシリコン窒化膜中に蓄積したキャリアの放出を抑
制することができ、書き込みデータの保持能力を向上さ
せることができる。なお、このトンネル酸化膜上に、シ
リコン窒化膜を反応ガスとしてアンモニアとジクロルシ
ランとを用いる化学的気相成長法により形成する。
【０００８】
【発明が解決しようとする課題】半導体不揮発性記憶素
子を高集積化するためには、半導体不揮発性記憶素子の
書き込み電圧を低くする必要がある。前述のように、Ｍ
ＯＮＯＳ型の半導体不揮発性記憶素子では、シリコン窒
化膜の膜厚を薄くすることにより、書き込み電圧を低く
することができる。
子を高集積化するためには、半導体不揮発性記憶素子の
書き込み電圧を低くする必要がある。前述のように、Ｍ
ＯＮＯＳ型の半導体不揮発性記憶素子では、シリコン窒
化膜の膜厚を薄くすることにより、書き込み電圧を低く
することができる。
【０００９】しかしながら、シリコン窒化膜の薄膜化に
は限界がある。たとえば、第４３回応用物理学会学術講
演会予稿集２９ａ−Ｒ−２に記載されているように、ト
ンネル酸化膜上への化学的気相成長法によるシリコン窒
化膜の形成初期段階においては、シリコン窒化膜が形成
しにくいため、薄いシリコン窒化膜を均一な膜厚で安定
に形成することが難しいからである。
は限界がある。たとえば、第４３回応用物理学会学術講
演会予稿集２９ａ−Ｒ−２に記載されているように、ト
ンネル酸化膜上への化学的気相成長法によるシリコン窒
化膜の形成初期段階においては、シリコン窒化膜が形成
しにくいため、薄いシリコン窒化膜を均一な膜厚で安定
に形成することが難しいからである。
【００１０】シリコン窒化膜の薄膜化に限界があること
から、ＭＯＮＯＳ型の半導体不揮発性記憶素子の書き込
み電圧の低電圧化にも限界があり、より高集積化するこ
とが難しくなっている。
から、ＭＯＮＯＳ型の半導体不揮発性記憶素子の書き込
み電圧の低電圧化にも限界があり、より高集積化するこ
とが難しくなっている。
【００１１】この発明の目的は、かかる課題を除去し、
低電圧で書き込みできる半導体不揮発性記憶素子、およ
びその製造方法を提供するものである。
低電圧で書き込みできる半導体不揮発性記憶素子、およ
びその製造方法を提供するものである。
【００１２】
【課題を解決するための手段】この発明では、上記の目
的を達成するために次のような半導体不揮発性記憶素
子、およびその製造方法を採用する。
的を達成するために次のような半導体不揮発性記憶素
子、およびその製造方法を採用する。
【００１３】この発明の半導体不揮発性記憶素子は、半
導体基板の表面領域に、第１の絶縁膜としてトンネルシ
リコン酸化膜とこのトンネルシリコン酸化膜上に設けた
トンネルシリコン窒化酸化膜とからなる電荷注入可能な
トンネル絶縁膜、第２の絶縁膜としてシリコン窒化膜、
第３の絶縁膜としてシリコン酸化膜を順次積層したゲー
ト絶縁膜とこのゲート絶縁膜上に設けたゲート電極とか
らなる。
導体基板の表面領域に、第１の絶縁膜としてトンネルシ
リコン酸化膜とこのトンネルシリコン酸化膜上に設けた
トンネルシリコン窒化酸化膜とからなる電荷注入可能な
トンネル絶縁膜、第２の絶縁膜としてシリコン窒化膜、
第３の絶縁膜としてシリコン酸化膜を順次積層したゲー
ト絶縁膜とこのゲート絶縁膜上に設けたゲート電極とか
らなる。
【００１４】この発明の半導体不揮発性記憶素子の製造
方法は、半導体基板の表面領域に、半導体基板を熱酸化
してトンネルシリコン酸化膜を形成する工程と、トンネ
ルシリコン酸化膜を窒化してトンネルシリコン酸化膜の
上部にトンネルシリコン窒化酸化膜を形成する工程と、
トンネルシリコン窒化酸化膜上に化学的気相成長法によ
りシリコン窒化膜を形成する工程と、シリコン窒化膜上
にシリコン酸化膜を形成する工程と、シリコン酸化膜上
に導電性のゲート電極材料を形成する工程と、ホトエッ
チングによりゲート電極を形成する工程とを備える。
方法は、半導体基板の表面領域に、半導体基板を熱酸化
してトンネルシリコン酸化膜を形成する工程と、トンネ
ルシリコン酸化膜を窒化してトンネルシリコン酸化膜の
上部にトンネルシリコン窒化酸化膜を形成する工程と、
トンネルシリコン窒化酸化膜上に化学的気相成長法によ
りシリコン窒化膜を形成する工程と、シリコン窒化膜上
にシリコン酸化膜を形成する工程と、シリコン酸化膜上
に導電性のゲート電極材料を形成する工程と、ホトエッ
チングによりゲート電極を形成する工程とを備える。
【００１５】
【作用】この発明における半導体不揮発性記憶素子は、
トンネルシリコン酸化膜上にトンネルシリコン窒化酸化
膜を設ける。このことにより、シリコン窒化膜の形成が
容易となりシリコン窒化膜の膜厚を薄く形成することが
できるため、書き込み電圧を改善できるようにしてい
る。
トンネルシリコン酸化膜上にトンネルシリコン窒化酸化
膜を設ける。このことにより、シリコン窒化膜の形成が
容易となりシリコン窒化膜の膜厚を薄く形成することが
できるため、書き込み電圧を改善できるようにしてい
る。
【００１６】
【実施例】以下図面を用いてこの発明の実施例を説明す
る。図１はこの発明の実施例における半導体不揮発性記
憶素子の構造を示す断面図である。まずこの図１を用い
て半導体不揮発性記憶素子の構造を説明する。
る。図１はこの発明の実施例における半導体不揮発性記
憶素子の構造を示す断面図である。まずこの図１を用い
て半導体不揮発性記憶素子の構造を説明する。
【００１７】図１に示すように、この発明の半導体不揮
発性記憶素子は半導体基板１１の表面に、トンネルシリ
コン酸化膜１２、トンネルシリコン窒化酸化膜１３、シ
リコン窒化膜１４、シリコン酸化膜１５、およびゲート
電極１６をこの順で積層した構造である。
発性記憶素子は半導体基板１１の表面に、トンネルシリ
コン酸化膜１２、トンネルシリコン窒化酸化膜１３、シ
リコン窒化膜１４、シリコン酸化膜１５、およびゲート
電極１６をこの順で積層した構造である。
【００１８】半導体不揮発性記憶素子の集積化は、この
半導体不揮発性記憶素子と、アドレス選択用のＭＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）素子と、ソース電極と、ドレイン電極とからなるメ
モリセルを、複数個マトリクス状に配列することにより
行なう。
半導体不揮発性記憶素子と、アドレス選択用のＭＯＳ
（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）素子と、ソース電極と、ドレイン電極とからなるメ
モリセルを、複数個マトリクス状に配列することにより
行なう。
【００１９】次に、図２〜図１０を用いてこの発明にお
ける半導体不揮発性記憶素子の製造方法を説明する。図
２〜図１０は、この発明の実施例における半導体不揮発
性記憶素子の製造方法を工程順に示す断面図である。
ける半導体不揮発性記憶素子の製造方法を説明する。図
２〜図１０は、この発明の実施例における半導体不揮発
性記憶素子の製造方法を工程順に示す断面図である。
【００２０】まず、図２に示すように、半導体不揮発性
記憶素子の形成領域以外の半導体基板１１の表面に、Ｌ
ＯＣＯＳ法によりフィールド酸化膜１７を形成する。半
導体基板１１は単結晶シリコン基板を用いる。
記憶素子の形成領域以外の半導体基板１１の表面に、Ｌ
ＯＣＯＳ法によりフィールド酸化膜１７を形成する。半
導体基板１１は単結晶シリコン基板を用いる。
【００２１】次に図３に示すように、温度９５０℃の窒
素希釈酸素雰囲気で半導体基板１１を熱酸化することに
より、トンネルシリコン酸化膜１２を厚さ２ｎｍ〜３ｎ
ｍ形成する。
素希釈酸素雰囲気で半導体基板１１を熱酸化することに
より、トンネルシリコン酸化膜１２を厚さ２ｎｍ〜３ｎ
ｍ形成する。
【００２２】このトンネルシリコン酸化膜１２は、トン
ネルシリコン窒化酸化膜１３を形成する時に厚さが減少
するため、この減少する厚さ分を従来より厚く形成す
る。このことにより、トンネル酸化膜の厚さが従来と同
じとなるため、従来と同等の書き込みデータの保持能力
となる。
ネルシリコン窒化酸化膜１３を形成する時に厚さが減少
するため、この減少する厚さ分を従来より厚く形成す
る。このことにより、トンネル酸化膜の厚さが従来と同
じとなるため、従来と同等の書き込みデータの保持能力
となる。
【００２３】次に図４に示すように、温度１０００℃の
アンモニア雰囲気または窒素希釈アンモニア雰囲気で、
トンネルシリコン酸化膜１２の上部を窒化することによ
り、トンネルシリコン窒化酸化膜１３を厚さ１ｎｍ形成
する。
アンモニア雰囲気または窒素希釈アンモニア雰囲気で、
トンネルシリコン酸化膜１２の上部を窒化することによ
り、トンネルシリコン窒化酸化膜１３を厚さ１ｎｍ形成
する。
【００２４】なお、窒化処理する時間を長くするとトン
ネルシリコン酸化膜１２が全て窒化されるため、データ
書き込みでシリコン窒化膜１４に蓄積したキャリアの放
出が起こりやすくなり、書き込みデータの保持能力が低
下する。したがって、窒化する時間は１０分以内と短く
する。
ネルシリコン酸化膜１２が全て窒化されるため、データ
書き込みでシリコン窒化膜１４に蓄積したキャリアの放
出が起こりやすくなり、書き込みデータの保持能力が低
下する。したがって、窒化する時間は１０分以内と短く
する。
【００２５】また、トンネルシリコン窒化酸化膜１３
は、酸素を含まない化学組成が最もシリコン窒化膜１４
の形成が容易なため、最もこの発明の効果があり望まし
いが、酸素を含む化学組成でも従来より改善されるた
め、どちらの化学組成でも良い。
は、酸素を含まない化学組成が最もシリコン窒化膜１４
の形成が容易なため、最もこの発明の効果があり望まし
いが、酸素を含む化学組成でも従来より改善されるた
め、どちらの化学組成でも良い。
【００２６】次に図５に示すように、温度７５０℃で、
反応ガスとしてアンモニアとジクロルシランとを用いた
化学的気相成長法により、トンネルシリコン窒化酸化膜
１３上にシリコン窒化膜１４を厚さ２ｎｍ〜５ｎｍ形成
する。
反応ガスとしてアンモニアとジクロルシランとを用いた
化学的気相成長法により、トンネルシリコン窒化酸化膜
１３上にシリコン窒化膜１４を厚さ２ｎｍ〜５ｎｍ形成
する。
【００２７】従来の半導体不揮発性記憶素子では、前記
の理由によってシリコン窒化膜１４の厚さを５ｎｍ以下
と薄くすることは困難である。この発明の半導体不揮発
性記憶素子の製造方法を用いれば、シリコン窒化膜１４
はトンネルシリコン窒化酸化膜１３上に形成するため、
形成初期においてもトンネルシリコン窒化酸化膜１３が
均一な膜厚で形成でき、厚さ５ｎｍ以下のシリコン窒化
膜１４を容易に形成することができる。
の理由によってシリコン窒化膜１４の厚さを５ｎｍ以下
と薄くすることは困難である。この発明の半導体不揮発
性記憶素子の製造方法を用いれば、シリコン窒化膜１４
はトンネルシリコン窒化酸化膜１３上に形成するため、
形成初期においてもトンネルシリコン窒化酸化膜１３が
均一な膜厚で形成でき、厚さ５ｎｍ以下のシリコン窒化
膜１４を容易に形成することができる。
【００２８】次に図６に示すように、温度９５０℃の酸
素雰囲気または窒素希釈酸素雰囲気でシリコン窒化膜１
４を熱酸化することにより、シリコン窒化膜１４上にシ
リコン酸化膜１５を厚さ１ｎｍ〜３ｎｍ形成する。
素雰囲気または窒素希釈酸素雰囲気でシリコン窒化膜１
４を熱酸化することにより、シリコン窒化膜１４上にシ
リコン酸化膜１５を厚さ１ｎｍ〜３ｎｍ形成する。
【００２９】次に図７に示すように、温度６００℃で、
反応ガスとしてモノシランを用いた化学的気相成長法に
より、シリコン酸化膜１５上に導電性のゲート電極材料
１８となるポリシリコン膜を形成する。
反応ガスとしてモノシランを用いた化学的気相成長法に
より、シリコン酸化膜１５上に導電性のゲート電極材料
１８となるポリシリコン膜を形成する。
【００３０】次に図８に示すように、ホトエッチング処
理を行うことにより、ゲート電極材料１８からなるゲー
ト電極１６、およびそれぞれのゲート絶縁膜を所定のパ
ターンにエッチングする。
理を行うことにより、ゲート電極材料１８からなるゲー
ト電極１６、およびそれぞれのゲート絶縁膜を所定のパ
ターンにエッチングする。
【００３１】次に図９に示すように、半導体基板１１と
逆導電型の不純物イオンを注入拡散し、半導体不揮発性
記憶素子の両側にソース領域１９とドレイン領域２０と
を形成する。
逆導電型の不純物イオンを注入拡散し、半導体不揮発性
記憶素子の両側にソース領域１９とドレイン領域２０と
を形成する。
【００３２】半導体基板１１がＮ型シリコン基板の場合
は、Ｐ型不純物イオンとしてボロンイオン、半導体基板
１１がＰ型シリコン基板の場合は、Ｎ型不純物イオンと
してリンイオンまたは砒素イオンを用いる。
は、Ｐ型不純物イオンとしてボロンイオン、半導体基板
１１がＰ型シリコン基板の場合は、Ｎ型不純物イオンと
してリンイオンまたは砒素イオンを用いる。
【００３３】次に図１０に示すように、化学的気相成長
法により層間絶縁膜２１を形成し、ホトエッチング技術
により所定の部分の層間絶縁膜２１を除去してコンタク
トホールを形成し、アルミニウムからなるソース電極２
２とドレイン電極２３とをパターン形成して、それぞれ
ソース領域１９とドレイン領域２０と接続する。
法により層間絶縁膜２１を形成し、ホトエッチング技術
により所定の部分の層間絶縁膜２１を除去してコンタク
トホールを形成し、アルミニウムからなるソース電極２
２とドレイン電極２３とをパターン形成して、それぞれ
ソース領域１９とドレイン領域２０と接続する。
【００３４】上記実施例より、この発明によれば、従来
よりシリコン窒化膜１４を薄く形成することができるた
め、半導体不揮発性記憶素子の書き込み電圧を低くする
ことができる。
よりシリコン窒化膜１４を薄く形成することができるた
め、半導体不揮発性記憶素子の書き込み電圧を低くする
ことができる。
【００３５】なお、上記実施例では、シリコン窒化膜１
４の厚さを２ｎｍ〜５ｎｍとした場合について説明した
が、この発明の半導体不揮発性記憶素子を用いれば、シ
リコン窒化膜１４の厚さが５ｎｍ以上でも従来と比較し
て利点がある。すなわち、シリコン窒化膜１４の形成初
期段階でシリコン窒化膜１４が均一な膜厚で形成できる
ため、シリコン窒化膜１４の最終的な膜厚の均一性が向
上し、製造工程における収率が増大する利点がある。
４の厚さを２ｎｍ〜５ｎｍとした場合について説明した
が、この発明の半導体不揮発性記憶素子を用いれば、シ
リコン窒化膜１４の厚さが５ｎｍ以上でも従来と比較し
て利点がある。すなわち、シリコン窒化膜１４の形成初
期段階でシリコン窒化膜１４が均一な膜厚で形成できる
ため、シリコン窒化膜１４の最終的な膜厚の均一性が向
上し、製造工程における収率が増大する利点がある。
【００３６】なお上記実施例では、半導体基板として単
結晶シリコン基板を用いた場合について説明したが、半
導体基板として絶縁膜上のシリコン薄膜などの半導体薄
膜を用いて実施しても、同様の効果があることは以上の
説明から明かである。
結晶シリコン基板を用いた場合について説明したが、半
導体基板として絶縁膜上のシリコン薄膜などの半導体薄
膜を用いて実施しても、同様の効果があることは以上の
説明から明かである。
【００３７】
【発明の効果】以上の説明から明かなように、この発明
の半導体不揮発性記憶素子は従来に比較して、書き込み
データの保持能力を低下することなく、半導体不揮発性
記憶素子の書き込み電圧を低くすることが可能となり、
半導体不揮発性記憶素子をより高集積化することが可能
となる。さらに、この発明の半導体不揮発性記憶素子の
製造方法によれば、製造工程における収率を増大するこ
とが可能となる。
の半導体不揮発性記憶素子は従来に比較して、書き込み
データの保持能力を低下することなく、半導体不揮発性
記憶素子の書き込み電圧を低くすることが可能となり、
半導体不揮発性記憶素子をより高集積化することが可能
となる。さらに、この発明の半導体不揮発性記憶素子の
製造方法によれば、製造工程における収率を増大するこ
とが可能となる。
【図１】この発明の一実施例における半導体不揮発性素
子の構造を示す断面図である。
子の構造を示す断面図である。
【図２】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図３】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図４】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図５】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図６】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図７】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図８】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図９】この発明の一実施例における半導体不揮発性記
憶素子の製造方法を示す断面図である。
憶素子の製造方法を示す断面図である。
【図１０】この発明の一実施例における半導体不揮発性
記憶素子の製造方法を示す断面図である。
記憶素子の製造方法を示す断面図である。
１１ 半導体基板 １２ トンネルシリコン酸化膜 １３ トンネルシリコン窒化酸化膜 １４ シリコン窒化膜 １５ シリコン酸化膜 １６ ゲート電極
Claims (2)
- 【請求項１】 一導電型の半導体基板の表面領域に、第
１の絶縁膜として電荷注入可能なトンネル絶縁膜、第２
の絶縁膜としてシリコン窒化膜、第３の絶縁膜としてシ
リコン酸化膜を順次積層したゲート絶縁膜と、このゲー
ト絶縁膜上に設けたゲート電極とからなる半導体不揮発
性記憶素子にあって、トンネル絶縁膜はトンネルシリコ
ン酸化膜と、このトンネルシリコン酸化膜上に設けたト
ンネルシリコン窒化酸化膜とからなることを特徴とする
半導体不揮発性記憶素子。 - 【請求項２】 一導電型の半導体基板の表面領域に、半
導体基板を熱酸化してトンネルシリコン酸化膜を形成す
る工程と、トンネルシリコン酸化膜を窒化してトンネル
シリコン酸化膜の上部にトンネルシリコン窒化酸化膜を
形成する工程と、トンネルシリコン窒化酸化膜上に化学
的気相成長法によりシリコン窒化膜を形成する工程と、
シリコン窒化膜上にシリコン酸化膜を形成する工程と、
シリコン酸化膜上に導電性のゲート電極材料を形成する
工程と、ホトエッチングによりゲート電極を形成する工
程とを備えることを特徴とする半導体不揮発性記憶素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10622193A JPH06296029A (ja) | 1993-04-08 | 1993-04-08 | 半導体不揮発性記憶素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10622193A JPH06296029A (ja) | 1993-04-08 | 1993-04-08 | 半導体不揮発性記憶素子とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06296029A true JPH06296029A (ja) | 1994-10-21 |
Family
ID=14428094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10622193A Pending JPH06296029A (ja) | 1993-04-08 | 1993-04-08 | 半導体不揮発性記憶素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06296029A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002035610A1 (fr) * | 2000-10-26 | 2002-05-02 | Sony Corporation | Memoire non volatile semi-conductrice et procede de fabrication |
| JP2004040064A (ja) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | 不揮発性メモリとその製造方法 |
| JP2004519092A (ja) * | 2000-10-30 | 2004-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
| JP2004521483A (ja) * | 2000-10-30 | 2004-07-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
-
1993
- 1993-04-08 JP JP10622193A patent/JPH06296029A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002035610A1 (fr) * | 2000-10-26 | 2002-05-02 | Sony Corporation | Memoire non volatile semi-conductrice et procede de fabrication |
| US6906390B2 (en) | 2000-10-26 | 2005-06-14 | Sony Corporation | Nonvolatile semiconductor storage and method for manufacturing the same |
| US7259433B2 (en) * | 2000-10-26 | 2007-08-21 | Sony Corporation | Non-volatile semiconductor memory device and method for producing same |
| JP2004519092A (ja) * | 2000-10-30 | 2004-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
| JP2004521483A (ja) * | 2000-10-30 | 2004-07-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
| JP4944352B2 (ja) * | 2000-10-30 | 2012-05-30 | スパンション エルエルシー | フラッシュメモリセルの製造方法 |
| JP2004040064A (ja) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | 不揮発性メモリとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
| JP2003318290A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2007059872A (ja) | 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法 | |
| JP2003282748A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH07118511B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2829012B2 (ja) | 半導体不揮発性記憶装置とその製造方法 | |
| JP3272007B2 (ja) | 電荷トラップ膜の製造方法 | |
| JPH05343694A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| JPH06296028A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JP2004103902A (ja) | 不揮発性半導体メモリ装置、および、その製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH08213611A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1197561A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH05145081A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH098154A (ja) | 半導体メモリ装置及びその製造方法 | |
| JP3271671B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR19990055792A (ko) | 반도체 소자의 제조방법 | |
| KR0135069B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JPH05129629A (ja) | 電荷トラツプ膜の製造方法 | |
| JPH065875A (ja) | 不揮発性メモリ装置 | |
| JPH03218075A (ja) | 半導体記憶装置の製造方法 | |
| JPH0341775A (ja) | 半導体記憶装置の製造方法 |