JPH065875A

JPH065875A - 不揮発性メモリ装置

Info

Publication number: JPH065875A
Application number: JP4161569A
Authority: JP
Inventors: Hisashi Fukuda; 永福田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1992-06-22
Filing date: 1992-06-22
Publication date: 1994-01-14

Abstract

(57)【要約】【目的】トンネル絶縁膜にシリコン窒化膜及びシリコ
ン酸化膜を用いることにより消去動作側を低電圧にで
き、他方読み取り動作側を薄膜化できる不揮発性メモリ
装置を提供する。【構成】ｐ導電型半導体基板１０上にシリコン窒化膜
１２ａとシリコン酸化膜１２ｂからなるトンネル絶縁
膜、浮遊ゲート電極１４、層間絶縁膜１６及び制御ゲー
ト１８の積層部を含む電界効果トランジスタを有してい
る構成の不揮発性メモリ装置とする。【効果】書き込み時のトンネル絶縁膜にシリコン酸化
膜を用いると薄膜化でき電子の注入を容易にし、他方、
消去時のトンネル酸化膜にシリコン窒化膜を用いて低電
圧で電子の抜き取りを行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体不揮発性メモ
リ装置に関するものである。

【０００２】

【従来の技術】従来から半導体集積回路、特にシリコン
集積回路では、膜厚が極めて薄い酸化膜が用いられてき
た。とりわけ、１．０ｎｍ以下の設計ルールの不揮発性
メモリ（１Ｍビット以降のフラッシュメモリ）において
は、１００Ａ°以下の膜厚のシリコン酸化膜（Ｓｉ
Ｏ₂）がトンネル酸化膜として用いられている。

【０００３】上述のように薄い酸化膜を有するフラッシ
ュメモリは、書き換えによってトンネル酸化膜にダメー
ジを与え、最終的には絶縁破壊となってデータの書き換
え回数を制限することになる。このよう理由から、トン
ネル酸化膜の特性は、フラッシュメモリの動作、特に書
き換え回数及びデータ記憶保持時間を決定する上で極め
て重要な因子となる。

【０００４】従来の不揮発性メモリ装置については、文
献Ｉ（月刊、ＳｅｍｉｃｏｎｄｕｃｔｏｒＷｏｒｌ
ｄ、１９９１年、４月号、ｐ９４〜９８）に開示されて
いる。図７の（Ａ）及び（Ｂ）は、従来の不揮発性メモ
リ装置を説明するための構造図を示している。

【０００５】図７の（Ａ）の構造では、ｐ型半導体基板
１０の表面部分にｎ⁺導電型のソース領域２０とｎ⁺導
電型のドレイン領域２２とが形成されている。また、ソ
ース領域の下には、バンド間トンネルリーク抑制のため
に、低濃度のｎ^-層２４が設けられており、一方、ドレ
イン領域２２の下には、書き込み効率の向上を図るため
に、ｐ⁺層２６が設けられている例である。

【０００６】また、ｐ型半導体基板１０上には、ソース
領域２０及びドレイン領域２２間にわたる範囲において
トンネル酸化膜１２、浮遊ゲート電極１４、絶縁膜１６
及び制御ゲート１８が積層された構造が設けられてい
る。

【０００７】次に、図７の（Ｂ）は、ｐ型半導体基板の
表面にｎ^-層２４及びｐ⁺層２６を具えていない例であ
る。その他は、図７の（Ａ）と同様な構成になってい
る。すなわち、基板上にトンネル酸化膜１２、浮遊ゲー
ト電極１４、絶縁膜１６及び制御ゲート１８を形成して
いる。

【０００８】次に、従来の不揮発性メモリ装置の動作方
法について図７の（Ａ）の構造を例にとって説明する。

【０００９】まず、情報の読み出しは、浮遊ゲート電極
１４に電子が多数注入されている状態のときは、チャン
ネルが反転しないためチャンネル領域に電子が流れな
い。このため、ソース・ドレイン領域間に電流は流れな
い。すなわち、ＯＦＦ状態となる。

【００１０】一方、浮遊ゲート電極１４に電子が注入さ
れていない状態のとき、チャンネルは容易に反転してソ
ース・ドレイン領域間に電流を流すことができる。すな
わち、ＯＮ状態となる。

【００１１】このように不揮発性メモリ装置は、浮遊ゲ
ートに注入されている電子の量によってＯＮまたはＯＦ
Ｆの動作を繰り返して動作する。

【００１２】次に、ドレイン領域２２から浮遊ゲート電
極１４への電子の注入（書き込み）及び浮遊ゲート電極
１４からソース領域２０への電子の抜き取り（消去）に
ついて説明する。

【００１３】まず、ドレイン領域２２から浮遊ゲート電
極１４への電子の注入は、ドレイン領域２２に基板１０
に対して逆バイアスの正の電圧（約５Ｖ）を印加して浮
遊ゲートの電位が約１０Ｖになるように制御ゲートに電
圧を印加する。このときソース領域２０から流出した電
子は、ソース領域電位からドレイン領域電位へと加速さ
れて、その一部は浮遊ゲート電極１４に注入される。

【００１４】次に、浮遊ゲート電極１４から電子を抜き
取る場合は、ソース領域２０に正の高電圧を印加するこ
とによってトンネル酸化膜１２を通してトンネル電流が
ソース領域２０側に流れ浮遊ゲート中の電子がソース領
域２０に抜き取られる。

【００１５】上述したように、フラッシュメモリへの情
報の書き込み及び消去はトンネル酸化膜を通して行われ
る。

【００１６】

【発明が解決しようとする課題】しかしながら、図２の
（Ａ）及び（Ｂ）を用いて説明した従来の不揮発性メモ
リ装置では、情報の書き込み及び消去を繰り返し行うた
めトンネル酸化膜にかかるストレスも情報の書き換え回
数に比例して増加する。

【００１７】また、このストレスは、膜厚とデータ保持
期間の間に相関関係を有しており、例えば、ストレスが
大きくなる程データの保持特性が劣化する。

【００１８】動作特性の劣化は、トンネル酸化膜の絶縁
破壊及びリーク電流の増加という形であらわれる。ま
た、このトンネル酸化膜の劣化は、浮遊ゲートからソ−
ス領域に電子を抜き取るときに顕著に発生し、トンネル
酸化膜が薄くなるにしたがって絶縁破壊の低下、また、
リーク電流の増加となって現れる。

【００１９】これに対してトンネル酸化膜の膜厚を厚く
すれば、トンネル酸化膜に加わる電界は小さくできる。
また、書き換え回数を増加させ、かつ、データ保持期間
を長くできる。

【００２０】しかし、既に説明した通り、デバイスを動
作させたとき特に消去動作のときにはトンネル電流を用
いている。従って、トンネル酸化膜を厚くすると、消去
のときソース・浮遊ゲート間に高電圧を印加しなけれ
ば、このトンネル電流を生じさせることができない。こ
のため、大きい面積の昇圧回路を半導体回路内に形成す
る必要が生じるという問題があった。また、トンネル酸
化膜の薄膜化にはおのずと限界があり、その限界値は一
般に８０〜９０Ａ°の膜厚と予想される。

【００２１】この発明は、上述した問題点に鑑みなされ
たもであり、この発明の目的は、特に、消去のときソー
ス浮遊ゲート間に印加される電圧を低くなるようなトン
ネル酸化膜を形成し、また、書き込み及び消去のときト
ンネル酸化膜の信頼性が向上するようなトンネル酸化膜
を形成する半導体不揮発性メモリを提供することにあ
る。

【００２２】

【課題を解決するための手段】この目的の達成を図るた
めに、この発明によれば、第１導電型の半導体基板と、
該半導体基板に設けられ、互いに離間している第２導電
型の第１及び第２不純物領域と、前記半導体基板の、前
記第１及び第２不純物領域間にわたって、前記半導体基
板上に形成されている第１絶縁膜と、該第１絶縁膜上に
設けられた第１導電体層と、該第１導電体層上に設けら
れた第２絶縁膜と、該第２絶縁膜上に設けられた第２導
電体層とを有する不揮発性メモリ装置において、第１絶
縁膜を前記第１不純物領域側のシリコン窒化膜と、前記
第２不純物領域側のシリコン酸化膜とを以って構成して
あることを特徴とする。

【００２３】

【作用】この発明の構成によれば、第１絶縁膜（この絶
縁膜をトンネル絶縁膜と称する）は互いに並置させたシ
リコン酸化膜（ＳｉＯ₂膜）とシリコン窒化膜（Ｓｉ₃
Ｎ₄膜）とを具えている。そして、情報の消去のとき
は、第１の導電体層（浮遊ゲート）からシリコン窒化膜
を経て第２不純物領域（ソース領域）に電子を引き抜
く。このために要する電界強度をシリコン酸化膜（Ｓｉ
Ｏ₂膜）の場合よりも低くできる。また、情報の消去の
とき、シリコン窒化膜は、シリコン酸化膜に比べてリー
ク電流が大きいため電子を容易にソース領域側に引き抜
くことができる。

【００２４】一方、情報の書き込みのとき、第２不純物
領域（ドレイン領域）からシリコン酸化膜を経て第１の
導電体層（浮遊ゲート）へ電子を注入する。従って、シ
リコン窒化膜に比べてシリコン酸化膜を薄くしても絶縁
破壊電荷を大きくできる。

【００２５】

【実施例】以下、図を参照しこの発明の実施例につき説
明する。尚、ここでは、この発明の不揮発性メモリ装置
につき説明を行なう。しかし、これらの図１〜４におい
てはこの発明を理解できる程度に、各構成成分の形状、
大きさおよび配置関係を概略的に示してあるにすぎな
い。また、これらの図において従来と同様な構成成分に
ついては同一の番号を付して示し、また、以下の説明に
おいてはこれらの説明を一部省略する。

【００２６】図１は、この発明の説明に供する不揮発性
メモリ装置の主要部の構造を示した断面図である。

【００２７】この不揮発性メモリ装置では、第１導電型
の半導体基板１０、例えば、ｐ導電型、比抵抗が５Ω・
ｃｍ、面方位（１００）のシリコン基板（以下、ｐ導電
型半導体基板と呼ぶ。）上に第１絶縁膜１２ａ及び１２
ｂ（以下、１２ａをシリコン窒化膜及び１２ｂをシリコ
ン酸化膜と呼ぶ。また、シリコン窒化膜とシリコン酸化
膜を合わせたものをトンネル絶縁膜と呼ぶ。）、第１導
電体層１４（以下、浮遊ゲート電極と呼ぶ。）、第２絶
縁膜１６（以下、層間絶縁膜と呼ぶ。）、及び第２導電
体層１８（以下、制御ゲート電極と呼ぶ。）が順に積層
してある。

【００２８】また、ｐ導電型半導体基板には、第１およ
び第２不純物領域２０及び２２を有している。ここで、
第２導電型の不純物領域２０をソース領域、他の第２導
電型の不純物領域２２をドレイン領域と呼ぶこともあ
る。更に、ソース領域２０の下には、ｎ^ー層２４が設け
られ、他方、ドレイン領域２４の下にはｐ^ー層２６が設
けられている。そして、この発明では、トンネル絶縁膜
１２を第２導電型の第１及び第２不純物領域２０、２２
間にわたって基板１０上に設けた構造となっている。そ
して、この実施例では、シリコン窒化膜を第１不純物領
域２０側に設け、シリコン酸化膜を第２不純物領域２２
側に位置させて、両者１２ａ及び１２ｂを平面的に並置
させた状態にある。

【００２９】次に、図２〜図４を参照してこの発明の製
造工程につき説明する。

【００３０】ｐ導電型半導体基板１０（図２の（Ａ））
上に、アンモニヤ（ＮＨ₃）ガスの雰囲気中で、１２０
０℃、１００分熱窒化処理を行い、膜厚を５０Ａ°（オ
ングストローム）のシリコン窒化膜（Ｓｉ₃Ｎ₄膜）の
第１予備層１１を形成する（図２の（Ｂ））。その後、
レジスト材料をシリコン窒化膜の第１予備層１１上に塗
布してレジスト層を形成する（図２の（Ｃ））。

【００３１】次に、公知技術であるホットエッチング技
術を用いて、シリコン窒化膜の第１予備層１１は残存さ
せた状態でレジスト層１３をパターニングし、レジスト
パターン１３ａを形成する（図２の（Ｄ））。

【００３２】次に、レジストパターン１３ａをマスクと
して、シリコン窒化膜の第１予備層１１の露出部分を除
去し、シリコン窒化膜の第２予備層１１ａを形成して基
板１０の表面の一部を露出させる（図３の（Ａ））。

【００３３】その後、レジストパターン１３ａを除去
し、パターニングされたシリコン窒化膜の第２予備層１
１ａを露出させる（図示せず）。

【００３４】次に、基板１０上に形成されている状態の
構造体に対して酸化性ガスの雰囲気中で熱処理酸化を行
う。このときの酸化性ガスを、好ましくは、例えば、酸
素（Ｏ₂）ガスと窒素（Ｎ₂）ガスの流量比を１：１に
して形成する。このときの熱処理条件は１０００℃、１
５分とする。また、このときの酸化過程で、第２予備層
１１ａは殆ど酸化されないが、基板１０の露出した部分
のみが酸化されて、約５０Ａ°の膜厚のシリコン酸化膜
（ＳｉＯ₂膜）の第１予備層１１ｂが第２予備層１１ａ
の横に並んで形成される（図３の（Ｂ））。

【００３５】尚、このときの膜厚を第２予備層１１ａと
実質的に同一となるように熱酸化処理を制御するのが良
い。

【００３６】その後、基板１０を速やかにシリコン薄膜
形成装置に移して、例えば、通常のＣＶＤ技術を用い
て、シリコン窒化膜の第２予備層１１ａ及びシリコン酸
化膜の第１予備層１１ｂ上に多結晶シリコン薄膜層１４
を形成する。続いて、多結晶シリコン薄膜層１４にリン
（Ｐ）を拡散させてｎ⁺導電型の浮遊ゲート電極を形成
するための予備電極層１４ａを形成する（図３の
（Ｃ））。

【００３７】次に、予備電極層１４ａ上に、膜厚３５ｎ
ｍ程度の第２絶縁膜用の予備絶縁層１６ａを高温酸化法
によって形成し、次に、この絶縁膜上に、予備電極層１
４ａの形成と同一の方法を用いて、制御ゲート電極形成
のための予備ゲート電極層１８ａを形成する（図３の
（Ｄ））。

【００３８】その後、予備ゲート電極層１８ａ上にマス
ク用の予備絶縁膜を形成して、電極となる部分に相当す
る予備絶縁膜が残るようにパターニングを行い、マスク
１９を形成し、このマスクを利用してホットエッチング
技術及びドライエッチング技術を用いて、基板１０の表
面に達するまでエッチングして図４の（Ａ）に示すよう
な構造体を得る。このエッチング後に残存している層が
それぞれ、シリコン窒化膜１２ａ、シリコン酸化膜１２
ｂ、浮遊ゲート電極１４、第２絶縁膜１６、制御ゲート
電極１８となる。そして、両膜１２ａ及び１２ｂが、ト
ンネル絶縁膜１２を形成している。これら両膜１２ａ、
１２ｂは基板上方から見たとき基板１０上に隣接して横
方向に並置して設けた状態にある（図４の（Ａ））。

【００３９】次に、シリコン窒化膜１２ａ及びシリコン
酸化膜１２ｂ、浮遊ゲート電極１４、層間絶縁膜１６、
制御ゲート電極１８の周辺を、例えば、レジスト材料な
どを用いてマスキングし（図示せず）た後、イオン注入
及び活性化を行って、基板１０にｎ⁺導電層のソース領
域２０及びドレイン領域２２を形成する。また、注入効
率を上げるため、例えばボロン（Ｂ）イオンを注入して
ソース領域２０の下にｐ^-層２４を形成し、また、更
に、例えば、砒素（Ａｓ）イオンなどを注入してドレイ
ン領域の下にｎ^-層２６を形成する（図４の（Ｂ））。

【００４０】上述したような製造工程を経て不揮発性メ
モリ素子の主要部が形成される。

【００４１】この発明では、第１絶縁膜を形成している
シリコン窒化膜とシリコン酸化膜の長さｍ及びｎの比率
を５０：５０としたが、ソース領域２０側に僅かのシリ
コン窒化膜を形成してあれば、素子の機能を十分果たす
ことができる。なぜなら、情報の消去を行うとき浮遊ゲ
ート電極１４からソース領域２０に抜ける電子はトンネ
ル絶縁膜のごく一部分で行われるためである。

【００４２】次に、シリコン窒化膜及びシリコン酸化膜
の電圧ー電流特性について説明する。図５は横軸に電界
強度（ＭＶ／ｃｍの単位）をとり、縦軸にリーク電流密
度（Ａ／ｃｍ²の単位）を取ってシリコン窒化膜とシリ
コン酸化膜の特性を表した曲線である。ここで曲線Ｉ
は、シリコン窒化膜、また、曲線IIは、シリコン酸化膜
を表している。ただし、曲線Ｉ及び曲線IIは、膜厚を
４．５ｎｍにしたときの値である。この図からも理解で
きるように、リーク電流密度１０^-6Ａ／ｃｍ²のときシ
リコン酸化膜の電界強度は約８ＭＶ／ｃｍであるのに対
してシリコン窒化膜は約４ＭＶ／ｃｍと低下する。この
ため、消去動作するソース領域側に窒化膜を具えること
によって、従来より低い電圧で消去を行うことができ
る。従って、この発明では、シリコン窒化膜をソース側
に用いるため、プールフレンケル伝導によって電流が流
れ、シリコン酸化膜に比べ、より低い電圧のもとで同一
の電流を抜き取ることができる。また、シリコン窒化膜
は、シリコン酸化膜に比べ高電界で誘起されるリーク電
流密度は大きいため、電子の引き抜きが容易となり、そ
の結果長期間の信頼性を確保できる。

【００４３】次に、トンネル絶縁膜における絶縁破壊電
荷特性について説明する。

【００４４】図６は、横軸にトンネル絶縁膜の厚さ（Ａ
°単位：Ａ°はオングソトロームを表す記号）を取り、
縦軸に絶縁破壊電荷Ｑ_BD（Ｃ／ｃｍ²の単位）をとり、
膜厚に依存性によるゲート正極性とゲート負極性の特性
を表わした図である。ここで、曲線Ｉは、シリコン酸化
膜のゲート正電極特性、曲線IIはシリコン酸化膜の負電
極特性、III はシリコン窒化膜のゲート正電極特性およ
びIVはシリコン窒化膜の負電極を表している。ただし、
注入電流密度は、±１００Ａ／ｃｍ²とする。

【００４５】この図からも理解できるように、ゲート正
電極を印加した場合、すなわち、書き込み動作のとき、
シリコン酸化膜の絶縁破壊電荷特性は、膜厚を薄くする
と増大する。一方、ゲート負電極を印加した場合、すな
わち、消去動作のとき、シリコン酸化膜の絶縁破壊電荷
特性は、膜厚を薄くすると極端に低下する。

【００４６】これに対して、シリコン窒化膜の膜厚依存
性をみると膜厚６０Ａ°で、正電極及び負電極に対する
絶縁破壊電荷は４０〜３０Ａ°を示している。

【００４７】この事実から、書き込みする側にシリコン
酸化膜を用いたとき、すなわち正極性の電位をドレイン
領域側に与えたとき、トンネル酸化膜の厚さを薄くして
もシリコン窒化膜に比べて、絶縁破壊電荷値は増加す
る。従って、トンネル酸化膜の寿命特性を伸ばすことが
できる。

【００４８】一方、消去する側にシリコン窒化膜を用い
たとき、すなわち負電極の電位をソース領域に与えたと
き、トンネル酸化膜厚６０Ａ°の負極性で絶縁破壊電界
値は３０Ｃ／ｃｍ²となり、シリコン酸化膜の７Ｃ／ｃ
ｍ²に比べて、その差２３Ｃ／ｃｍ²改善される。この
結果より、情報の消去にシリコン窒化膜を用いれば、ト
ンネル酸化膜の厚さを薄くしても絶縁破壊電荷の低下に
は殆ど影響がないため消去動作が安定する。

【００４９】

【発明の効果】上述した説明からも明らかなように、こ
の発明の不揮発性メモリ装置によれば、トンネル絶縁膜
の一部分としてシリコン酸化膜を用いているので情報の
書き込みの場合、ドレイン領域から浮遊ゲートに電子を
注入する際の、薄膜化による絶縁破壊電荷を、シリコン
窒化膜の場合よりも、増加できる。このため、情報の長
期信頼性の向上をはかることができる。

【００５０】一方、この発明の構造によればトンネル絶
縁膜の一部分としてシリコン窒化膜を用いるため、情報
の消去のとき、浮遊ゲートからソース領域に電子を抜く
ときの、シリコン酸化膜に比べ電界強度を低くできる。
このため、消去動作のときソース領域に負電位を印加し
て浮遊ゲートからソース領域に電子を抜き取る場合、低
電圧で消去動作が可能になる。

【００５１】従って、この発明の不揮発性メモリ装置を
用いることによって、データの書き込み及び消去は低電
圧化ができ、また、情報の読み取り特性の信頼性を図る
ことができる。また、データの保持時間を伸ばすことが
できる。

【図面の簡単な説明】

【図１】実施例の不揮発性メモリ装置の要部を示す断面
図である。

【図２】この発明の製造工程の説明に供する図である。

【図３】図２に続く、この発明の製造工程の説明に供す
る図である。

【図４】図３に続く、この発明の製造工程の説明に供す
る図である。

【図５】この発明に用いたトンネル絶縁膜の種類による
電流ー電圧特性を示した図である。

【図６】この発明に用いたトンネル絶縁膜における絶縁
破壊電荷特性を示した図である。

【図７】従来の不揮発性メモリ装置の断面図である。

【符号の説明】

１０：ｐ導電型半導体基板１２：第１絶縁膜（トンネル絶縁膜）１２ａ、１２ｂ：シリコン窒素化膜及びシリコン酸化膜
（Ｓｉ₃Ｎ₄膜とＳｉＯ₂膜）１４：浮遊ゲート電極１６：層間絶縁膜１８：制御ゲート電極２０：ソース領域２２：ドレイン領域２４：ｎ^-層２６：ｐ^-層

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ１１Ｃ 16/02 16/04 Ｈ０１Ｌ 27/115 29/62 Ｇ 9055−4Ｍ 8728−4ＭＨ０１Ｌ 27/10 ４３４

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板と、該半導体基
板に設けられ、互いに離間している第２導電型の第１及
び第２不純物領域と、前記半導体基板の、前記第１及び
第２不純物領域間にわたって、前記半導体基板上に形成
されている第１絶縁膜と、該第１絶縁膜上に設けられた
第１導電体層と、該第１導電体層上に設けられた第２絶
縁膜と、該第２絶縁膜上に設けられた第２導電体層とを
有する不揮発性メモリ装置において、第１絶縁膜を前記第１不純物領域側のシリコン窒化膜
と、前記第２不純物領域側のシリコン酸化膜とを以って
構成してあることを特徴とする不揮発性メモリ装置。