JPH06296033A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06296033A JPH06296033A JP8054493A JP8054493A JPH06296033A JP H06296033 A JPH06296033 A JP H06296033A JP 8054493 A JP8054493 A JP 8054493A JP 8054493 A JP8054493 A JP 8054493A JP H06296033 A JPH06296033 A JP H06296033A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- anodic bonding
- silicon substrate
- anodic
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【目的】 この発明は、回路破損を招くことなく陽極接
合部を横切る配線取り出しを可能ならしめることを目的
とする。 【構成】 この発明は、ｎ型基板１とガラス基板２とを
高電圧電源７、針状電極３を用いて陽極接合して得られ
る陽極接合部を横切る配線としてｐ+ 拡散配線４を用い
て構成される。
合部を横切る配線取り出しを可能ならしめることを目的
とする。 【構成】 この発明は、ｎ型基板１とガラス基板２とを
高電圧電源７、針状電極３を用いて陽極接合して得られ
る陽極接合部を横切る配線としてｐ+ 拡散配線４を用い
て構成される。
Description
【０００１】
【産業上の利用分野】この発明は、インテリジェントセ
ンサに代表される半導体装置に関し、詳しくは、陽極接
合を用いて形成される半導体装置に関する。
ンサに代表される半導体装置に関し、詳しくは、陽極接
合を用いて形成される半導体装置に関する。
【０００２】
【従来の技術】従来のインテリジェントセンサとして
は、例えば図１３に示すようなものがある。（詳しく
は、Y.Matsumoto, S.Shoji and M.Esashi; Ext.Abstr.2
2th(1990Int.)Conf. Solid State Devices and Materia
ls, Sendai, 1990, p.701 に記載されている。）図１３
において、本例は絶対圧センサで、センサ内部に基準圧
室１０１を有し、そのため、機密封止しなければならな
い例である。
は、例えば図１３に示すようなものがある。（詳しく
は、Y.Matsumoto, S.Shoji and M.Esashi; Ext.Abstr.2
2th(1990Int.)Conf. Solid State Devices and Materia
ls, Sendai, 1990, p.701 に記載されている。）図１３
において、本例は絶対圧センサで、センサ内部に基準圧
室１０１を有し、そのため、機密封止しなければならな
い例である。
【０００３】構成を説明すると、圧力によって可動する
ダイアフラム１０２と、該ダイアフラム１０２に設けら
れた拡散電極１０３と、容量変化より圧力を演算するＣ
ＭＯＳ回路１０４が形成されたシリコン基板１００と、
上記拡散電極１０３とコンデンサーを形成する金属電極
１０５が形成されたガラス基板１０６とを周辺部（図中
＊印部）で陽極接合し、気密封止された基準圧室１０１
を形成している。外部への配線取り出しは、ガラス基板
１０６に放電加工で開口された穴１１０にリード線１０
７をさし込み導電エポキシ１０８で封止する。穴１１０
の底部は、シリコン基板１００上の電極１０９に位置
し、この位置でリード線１０１は、導電エポキシ１０８
を介して電極１０９と電気接続を取る。
ダイアフラム１０２と、該ダイアフラム１０２に設けら
れた拡散電極１０３と、容量変化より圧力を演算するＣ
ＭＯＳ回路１０４が形成されたシリコン基板１００と、
上記拡散電極１０３とコンデンサーを形成する金属電極
１０５が形成されたガラス基板１０６とを周辺部（図中
＊印部）で陽極接合し、気密封止された基準圧室１０１
を形成している。外部への配線取り出しは、ガラス基板
１０６に放電加工で開口された穴１１０にリード線１０
７をさし込み導電エポキシ１０８で封止する。穴１１０
の底部は、シリコン基板１００上の電極１０９に位置
し、この位置でリード線１０１は、導電エポキシ１０８
を介して電極１０９と電気接続を取る。
【０００４】以上説明したような、ガラス基板に放電加
工で穴を開け、リード線を導電エポキシで接着するとい
う配線取り出し方法は、配線取り出し部での段差により
陽極接合による気密封止が完全でなくなることをさける
ための手法であるが、生産性の高い手法とは言い難い。
工で穴を開け、リード線を導電エポキシで接着するとい
う配線取り出し方法は、配線取り出し部での段差により
陽極接合による気密封止が完全でなくなることをさける
ための手法であるが、生産性の高い手法とは言い難い。
【０００５】また、陽極接合部を横切って配線を取り出
すことに対して、配線取り出し部での段差の問題に関し
ては、ＬＳＩにおける多層配線技術の平坦化プロセス、
例えば層間絶縁膜のリフローあるいは、埋め込み配線と
いった手法によって対処可能である。例えば、絶縁膜中
に配線を埋め込み完全平坦化を図る手法として、選択メ
ッキによる完全平坦化プロセスがある。
すことに対して、配線取り出し部での段差の問題に関し
ては、ＬＳＩにおける多層配線技術の平坦化プロセス、
例えば層間絶縁膜のリフローあるいは、埋め込み配線と
いった手法によって対処可能である。例えば、絶縁膜中
に配線を埋め込み完全平坦化を図る手法として、選択メ
ッキによる完全平坦化プロセスがある。
【０００６】しかしながら、陽極接合部を横切って配線
を引き出すことは、陽極接合時の高電圧印加により、陽
極接合部を横切る配線にも高電圧が誘起され、ＣＭＯＳ
回路のゲート酸化膜破壊等の不具合を発生しうる。セン
シング部の機構部を陽極接合等のマイクロマシーニング
で作製し、回路を外付けとする場合には問題ないが、セ
ンシング部と演算回路とをモノリシックに有するインテ
クジェントセンサ等に関し、上記の問題は極めて深刻で
ある。
を引き出すことは、陽極接合時の高電圧印加により、陽
極接合部を横切る配線にも高電圧が誘起され、ＣＭＯＳ
回路のゲート酸化膜破壊等の不具合を発生しうる。セン
シング部の機構部を陽極接合等のマイクロマシーニング
で作製し、回路を外付けとする場合には問題ないが、セ
ンシング部と演算回路とをモノリシックに有するインテ
クジェントセンサ等に関し、上記の問題は極めて深刻で
ある。
【０００７】図１４及び図１５は上述したような陽極接
合構造に高電圧を印加した際の内部電圧の様子を示す図
である。図１４において、構成を説明すると、第１のシ
リコン基板２０１の主面に酸化膜２０２、配線２０３、
層間絶縁膜２０４が形成されており、さらに陽極接合の
ための低融点ガラス２０５がスパッタ等により形成され
ている。上記構造物と第２のシリコン基板２０６との間
に高電圧電源２０７を用いて高電圧を印加し陽極接合す
る。図１４では、第２のシリコン基板２０６と低融点ガ
ラス２０５とを離して描いてあるが、わかり易くするた
めであり、実際には完全に接触させる。
合構造に高電圧を印加した際の内部電圧の様子を示す図
である。図１４において、構成を説明すると、第１のシ
リコン基板２０１の主面に酸化膜２０２、配線２０３、
層間絶縁膜２０４が形成されており、さらに陽極接合の
ための低融点ガラス２０５がスパッタ等により形成され
ている。上記構造物と第２のシリコン基板２０６との間
に高電圧電源２０７を用いて高電圧を印加し陽極接合す
る。図１４では、第２のシリコン基板２０６と低融点ガ
ラス２０５とを離して描いてあるが、わかり易くするた
めであり、実際には完全に接触させる。
【０００８】このような構造においては、第１のシリコ
ン基板２０１が導電性の下部電極、第２のシリコン基板
２０６が導電性の上部電極、酸化膜２０２、層間絶縁膜
２０４、低融点ガラス２０５を誘電体とするコンデンサ
が形成される。上記コンデンサ内部に配線２０３が挿入
された構成となっている。陽極接合時には、下部電極で
ある第１のシリコン基板２０１と上部電極である第２の
シリコン基板２０６との間に約７００Ｖ〜１０００Ｖの
高電圧が印加され、図１４のＡ−Ａ´の電位変化は図１
５に示すようになる。この時、例えば配線２０３が上記
コンデンサの中点を通っていた場合、配線２０３の電位
は、第１シリコン基板２０１に対して約３５０〜５００
Ｖとなる。
ン基板２０１が導電性の下部電極、第２のシリコン基板
２０６が導電性の上部電極、酸化膜２０２、層間絶縁膜
２０４、低融点ガラス２０５を誘電体とするコンデンサ
が形成される。上記コンデンサ内部に配線２０３が挿入
された構成となっている。陽極接合時には、下部電極で
ある第１のシリコン基板２０１と上部電極である第２の
シリコン基板２０６との間に約７００Ｖ〜１０００Ｖの
高電圧が印加され、図１４のＡ−Ａ´の電位変化は図１
５に示すようになる。この時、例えば配線２０３が上記
コンデンサの中点を通っていた場合、配線２０３の電位
は、第１シリコン基板２０１に対して約３５０〜５００
Ｖとなる。
【０００９】インテリジェントセンサ等においては、通
常この配線２０３は、第１のシリコン基板２０１に形成
されている回路に接続されており、従って該回路に約３
５０〜５００Ｖの高電圧が陽極接合の間、約数十分間に
わたって印加されることとなる。このような高電圧の印
加に対し、最も破損し易いのは、ＣＭＯＳのゲート酸化
膜である。
常この配線２０３は、第１のシリコン基板２０１に形成
されている回路に接続されており、従って該回路に約３
５０〜５００Ｖの高電圧が陽極接合の間、約数十分間に
わたって印加されることとなる。このような高電圧の印
加に対し、最も破損し易いのは、ＣＭＯＳのゲート酸化
膜である。
【００１０】
【発明が解決しようとする課題】上記従来例は説明のた
めの一例にすぎないが、陽極接合は、本質的に誘電体を
導電性の部材ではさみ込んだコンデンサーに高電圧を印
加するものであり、配線は本質的に誘電体分離された金
属（アルミ）である以上、陽極接合部、ないしは高電界
のかかる部位を横切って配線を引き出すことは、さけざ
るを得ない。このため、回路の破損が生じ易いという不
具合を招いていた。
めの一例にすぎないが、陽極接合は、本質的に誘電体を
導電性の部材ではさみ込んだコンデンサーに高電圧を印
加するものであり、配線は本質的に誘電体分離された金
属（アルミ）である以上、陽極接合部、ないしは高電界
のかかる部位を横切って配線を引き出すことは、さけざ
るを得ない。このため、回路の破損が生じ易いという不
具合を招いていた。
【００１１】そこで、この発明は、このような従来の問
題点に着目してなされたもので、陽極接合部を横切る配
線取り出しを可能ならしめることにより、上記問題点を
解決することを目的としている。
題点に着目してなされたもので、陽極接合部を横切る配
線取り出しを可能ならしめることにより、上記問題点を
解決することを目的としている。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、陽極接合される第１の部材および第２の部材と、陽
極接合される第１の部材及び第２の部材の陽極接合部を
横切る配線とから構成される半導体装置において、請求
項１記載の発明は、前記陽極接合部を横切る配線が、前
記陽極接合される第１の部材又は第２の部材の表面ある
いは内部にｐ−ｎ接合分離されて形成された拡散配線か
らなる。
に、陽極接合される第１の部材および第２の部材と、陽
極接合される第１の部材及び第２の部材の陽極接合部を
横切る配線とから構成される半導体装置において、請求
項１記載の発明は、前記陽極接合部を横切る配線が、前
記陽極接合される第１の部材又は第２の部材の表面ある
いは内部にｐ−ｎ接合分離されて形成された拡散配線か
らなる。
【００１３】陽極接合される第１の部材及び第２の部材
と、陽極接合される第１の部材及び第２の部材の陽極接
合部を横切る配線とから構成される半導体装置におい
て、請求項２記載の発明は、前記陽極接合部を横切る配
線の上面に、陽極接合のための導電性部材を設けてな
る。
と、陽極接合される第１の部材及び第２の部材の陽極接
合部を横切る配線とから構成される半導体装置におい
て、請求項２記載の発明は、前記陽極接合部を横切る配
線の上面に、陽極接合のための導電性部材を設けてな
る。
【００１４】陽極接合される第１の部材及び第２の部材
と、陽極接合される第１の部材及び第２の部材の陽極接
合部を横切る配線とから構成される半導体装置におい
て、請求項３記載の発明は、陽極接合時の高電圧印加に
際して、前記陽極接合部を横切る配線を陽極接合される
第１の部材ないしは第２の部材に同電位接続させる手段
を設けてなる。
と、陽極接合される第１の部材及び第２の部材の陽極接
合部を横切る配線とから構成される半導体装置におい
て、請求項３記載の発明は、陽極接合時の高電圧印加に
際して、前記陽極接合部を横切る配線を陽極接合される
第１の部材ないしは第２の部材に同電位接続させる手段
を設けてなる。
【００１５】
【作用】上記構成において、請求項１記載の発明は、陽
極接合される一方の部材の表面又は内部にｐ−ｎ接合分
離された拡散配線により、陽極接合部から配線を引き出
すようにしている。
極接合される一方の部材の表面又は内部にｐ−ｎ接合分
離された拡散配線により、陽極接合部から配線を引き出
すようにしている。
【００１６】請求項２記載の発明は、陽極接合のための
導電性部材を陽極接合部を横切る配線の上面に設けるこ
とにより、陽極接合部から配線を引き出すようにしてい
る。請求項３記載の発明は、陽極接合時の高電圧印加時
に、陽極接合される第１の部材ないしは第２の部材と陽
極接合部を横切る配線とを同電位にするようにしてい
る。
導電性部材を陽極接合部を横切る配線の上面に設けるこ
とにより、陽極接合部から配線を引き出すようにしてい
る。請求項３記載の発明は、陽極接合時の高電圧印加時
に、陽極接合される第１の部材ないしは第２の部材と陽
極接合部を横切る配線とを同電位にするようにしてい
る。
【００１７】
【実施例】以下、この発明を図面に基づいて説明する。
【００１８】図１は請求項１記載の発明の一実施例を示
す図である。
す図である。
【００１９】図１において、ｎ型基板１とガラス基板２
とを、高電圧電源７、針状電極３を用いて陽極接合す
る。陽極接合部を横切る配線としてｐ+ 拡散配線４を用
いる。なお、ｐ型基板であればｎ+ 拡散配線となる。
とを、高電圧電源７、針状電極３を用いて陽極接合す
る。陽極接合部を横切る配線としてｐ+ 拡散配線４を用
いる。なお、ｐ型基板であればｎ+ 拡散配線となる。
【００２０】上記構造において、針状電極３を上部電
極、ｎ型基板１およびｐ+ 拡散層配線４を下部電極、ガ
ラス基板２を誘電体とするコンデンサが形成される。こ
の時、ｎ型基板１の接合面には反転層、ｐ+ 拡散層配線
４の接合面には蓄積層が形成され、従ってｐ+ 拡散層配
線４とｎ型基板１とは導電状態となっている。接合部を
横切る配線、すなわち、ｐ+ 拡散層配線４は、高電圧が
印加されるコンデンサの下部電極表面に存在する。
極、ｎ型基板１およびｐ+ 拡散層配線４を下部電極、ガ
ラス基板２を誘電体とするコンデンサが形成される。こ
の時、ｎ型基板１の接合面には反転層、ｐ+ 拡散層配線
４の接合面には蓄積層が形成され、従ってｐ+ 拡散層配
線４とｎ型基板１とは導電状態となっている。接合部を
横切る配線、すなわち、ｐ+ 拡散層配線４は、高電圧が
印加されるコンデンサの下部電極表面に存在する。
【００２１】図２は請求項１記載の発明の他の実施例を
示す図である。
示す図である。
【００２２】図２において、ｎ型基板１とガラス基板２
とを、高電圧電源７、針状電極３を用いて陽極接合す
る。陽極接合部を横切る配線として上記ｎ型基板１の主
面に形成されたｐ層５内のｎ+ 拡散配線６を用いる。な
お、ｐ型基板であれば、ｎ領域内のｐ+ 拡散配線とな
る。
とを、高電圧電源７、針状電極３を用いて陽極接合す
る。陽極接合部を横切る配線として上記ｎ型基板１の主
面に形成されたｐ層５内のｎ+ 拡散配線６を用いる。な
お、ｐ型基板であれば、ｎ領域内のｐ+ 拡散配線とな
る。
【００２３】このような構造において、針状電極３を上
部電極、ｎ型基板１、ｐ層５およびｎ+ 拡散配線６を下
部電極、ガラス基板２を誘電体とするコンデンサが形成
される。この時、ｎ型基板１とｎ+ 拡散層配線６の接合
面には反転層、ｐ層５の接合面には蓄積層が形成され、
従ってｎ+ 拡散層配線６とｎ型基板１とは導電状態とな
っている。接合部を横切る配線、すなわち、ｎ+ 拡散層
配線６は、高電圧の印加されるコンデンサの下部電極表
面に存在する。
部電極、ｎ型基板１、ｐ層５およびｎ+ 拡散配線６を下
部電極、ガラス基板２を誘電体とするコンデンサが形成
される。この時、ｎ型基板１とｎ+ 拡散層配線６の接合
面には反転層、ｐ層５の接合面には蓄積層が形成され、
従ってｎ+ 拡散層配線６とｎ型基板１とは導電状態とな
っている。接合部を横切る配線、すなわち、ｎ+ 拡散層
配線６は、高電圧の印加されるコンデンサの下部電極表
面に存在する。
【００２４】図３は請求項１記載の発明の他の実施例を
示す図である。
示す図である。
【００２５】図３において、第１のシリコン基板１０と
第２のシリコン基板１１と、高電圧電源７を用いて陽極
接合する。陽極接合部を横切る配線として第１のシリコ
ン基板１０の主面に形成された拡散配線１３を用いる。
陽極接合のための低融点ガラス１２が、第１のシリコン
基板１０あるいは第２のシリコン基板１１の陽極接合面
（図３では第２のシリコン基板１１）にスパッタ等の手
法により形成されている。第２のシリコン基板１１はシ
リコンに限らず導電性の基板であればよい。
第２のシリコン基板１１と、高電圧電源７を用いて陽極
接合する。陽極接合部を横切る配線として第１のシリコ
ン基板１０の主面に形成された拡散配線１３を用いる。
陽極接合のための低融点ガラス１２が、第１のシリコン
基板１０あるいは第２のシリコン基板１１の陽極接合面
（図３では第２のシリコン基板１１）にスパッタ等の手
法により形成されている。第２のシリコン基板１１はシ
リコンに限らず導電性の基板であればよい。
【００２６】このような構造において、第２のシリコン
基板１１を上部電極、第１のシリコン基板１０および拡
散配線１３を下部電極、低融点ガラス１２を誘電体とす
るコンデンサが形成される。第１のシリコン基板１０を
ｎ型、拡散配線１３をｐ型とすると、第１のシリコン基
板１０の接合面のｎ型領域には反転層、拡散配線１３の
接合面のｐ型領域には蓄積層が形成され、従って拡散配
線１３と第１のシリコン基板１０とは導電状態となる。
陽極接合部を横切る配線、すなわち、拡散配線１３は高
電圧の印加されるコンデンサの下部電極表面に存在す
る。
基板１１を上部電極、第１のシリコン基板１０および拡
散配線１３を下部電極、低融点ガラス１２を誘電体とす
るコンデンサが形成される。第１のシリコン基板１０を
ｎ型、拡散配線１３をｐ型とすると、第１のシリコン基
板１０の接合面のｎ型領域には反転層、拡散配線１３の
接合面のｐ型領域には蓄積層が形成され、従って拡散配
線１３と第１のシリコン基板１０とは導電状態となる。
陽極接合部を横切る配線、すなわち、拡散配線１３は高
電圧の印加されるコンデンサの下部電極表面に存在す
る。
【００２７】図４は請求項１記載の発明の他の実施例を
示す図である。
示す図である。
【００２８】図４において、ｎ型基板１４の主面に形成
されたｎ型エピタキシャル層１５とガラス基板１６と
を、針状電極３、高電圧電源７を用いて陽極接合する。
陽極接合部を横切る配線としてｐ+ 埋込層配線１７を用
いる。
されたｎ型エピタキシャル層１５とガラス基板１６と
を、針状電極３、高電圧電源７を用いて陽極接合する。
陽極接合部を横切る配線としてｐ+ 埋込層配線１７を用
いる。
【００２９】なお、ｐ型基板にｐ型エピタキシャル層で
あれば、ｎ+ 埋込層配線となる。また、ｎ型（ｐ型）基
板に、ｐ型（ｎ型）埋込層を形成し、該ｐ型（ｎ型）埋
込層内部にｎ+ （ｐ+ ）埋込層配線を形成してもよい。
さらに、ガラス基板１６は、第２のシリコン基板であっ
てもよく、この場合、ｎ型エピタキシャル層１５あるい
は第２のシリコン基板の陽極接合部に低融点ガラスをス
パッタ等により成膜する。
あれば、ｎ+ 埋込層配線となる。また、ｎ型（ｐ型）基
板に、ｐ型（ｎ型）埋込層を形成し、該ｐ型（ｎ型）埋
込層内部にｎ+ （ｐ+ ）埋込層配線を形成してもよい。
さらに、ガラス基板１６は、第２のシリコン基板であっ
てもよく、この場合、ｎ型エピタキシャル層１５あるい
は第２のシリコン基板の陽極接合部に低融点ガラスをス
パッタ等により成膜する。
【００３０】このような構造において、針状電極３を上
部電極、ｎ型基板１４およびｎ型エピタキシャル層１５
を下部電極、ガラス基板１６を誘電体とするコンデンサ
が形成される。陽極接合部を横切る配線、すなわち、ｐ
+ 埋込層配線１７は、高電圧の印加されるコンデンサの
下部電極内部に存在する。
部電極、ｎ型基板１４およびｎ型エピタキシャル層１５
を下部電極、ガラス基板１６を誘電体とするコンデンサ
が形成される。陽極接合部を横切る配線、すなわち、ｐ
+ 埋込層配線１７は、高電圧の印加されるコンデンサの
下部電極内部に存在する。
【００３１】上記実施例のいずれの場合において、陽極
接合部を横切る配線は、高電圧の印加されるコンデンサ
の下部電極表面ないしは内部を横切っているため、回路
等の形成される第１のシリコン基板（下部電極に相当）
と、陽極接合部を横切る配線との間に高電圧が誘起され
ることはなく、従って陽極接合時の高電圧印加に際し
て、ゲート酸化膜の破壊といった回路破壊を防ぐことが
できる。
接合部を横切る配線は、高電圧の印加されるコンデンサ
の下部電極表面ないしは内部を横切っているため、回路
等の形成される第１のシリコン基板（下部電極に相当）
と、陽極接合部を横切る配線との間に高電圧が誘起され
ることはなく、従って陽極接合時の高電圧印加に際し
て、ゲート酸化膜の破壊といった回路破壊を防ぐことが
できる。
【００３２】図５は請求項１記載の発明の他の実施例を
示す図である。
示す図である。
【００３３】本実施例は、本発明によるインテリジェン
トセンサの構成例である。
トセンサの構成例である。
【００３４】構成を説明すると、シリコン基板１８上
に、センシング部１９、回路２０、センシング部２１と
回路２２とを陽極接合部を横切って電気接続する拡散配
線２３、ワイヤーボンディングのためのパッド２４が形
成されている。センシング部１９としては、例えば圧力
センサであれば圧力によって可動する電極（従来例）あ
るいは圧力によって可動するダイヤフラムと、該ダイヤ
フラムの応力検出のためのピエゾ抵抗といったものにな
る。また、例えばフローメータであれば、熱分離構造部
に形成されたヒーターと抵抗といったものになる。
に、センシング部１９、回路２０、センシング部２１と
回路２２とを陽極接合部を横切って電気接続する拡散配
線２３、ワイヤーボンディングのためのパッド２４が形
成されている。センシング部１９としては、例えば圧力
センサであれば圧力によって可動する電極（従来例）あ
るいは圧力によって可動するダイヤフラムと、該ダイヤ
フラムの応力検出のためのピエゾ抵抗といったものにな
る。また、例えばフローメータであれば、熱分離構造部
に形成されたヒーターと抵抗といったものになる。
【００３５】上記センシング部２１を取り囲むように陽
極接合のためのシリコンむき出し部２５が形成され、パ
イレックスガラス基板２６と陽極接合され、上記センシ
ング部２１を囲むキャビティ２７が形成される。
極接合のためのシリコンむき出し部２５が形成され、パ
イレックスガラス基板２６と陽極接合され、上記センシ
ング部２１を囲むキャビティ２７が形成される。
【００３６】プロセス整合性のない異種のセンサ類、例
えばフローメータの形成された第１のシリコン基板と、
圧力センサの形成された第２のシリコン基板とを陽極接
合し、圧力補正付フローメータを作製する、といったよ
うな多層集積化されたマルチアナリシスシステムを組む
ことも、本発明によって可能となる。この場合、第１の
シリコン基板ないしは第２のシリコン基板のいずれか片
方の陽極接合部に低融点ガラスを、スパッタ等の手法に
より成膜する。
えばフローメータの形成された第１のシリコン基板と、
圧力センサの形成された第２のシリコン基板とを陽極接
合し、圧力補正付フローメータを作製する、といったよ
うな多層集積化されたマルチアナリシスシステムを組む
ことも、本発明によって可能となる。この場合、第１の
シリコン基板ないしは第２のシリコン基板のいずれか片
方の陽極接合部に低融点ガラスを、スパッタ等の手法に
より成膜する。
【００３７】このような実施例にあっては、陽極接合面
がシリコンむき出し部となるため、陽極接合面に酸化工
程を行なわない限り、平坦化プロセスが不要となる。ま
た、静電気ノイズ、高周波誘導電圧といった電気的外乱
に対する回路の耐量が上がる。
がシリコンむき出し部となるため、陽極接合面に酸化工
程を行なわない限り、平坦化プロセスが不要となる。ま
た、静電気ノイズ、高周波誘導電圧といった電気的外乱
に対する回路の耐量が上がる。
【００３８】図６は請求項２記載の発明の一実施例を示
す図である。
す図である。
【００３９】図６に示す実施例は、陽極接合部を横切る
配線の上部に、陽極接合のための電極を設けることによ
り、陽極接合部を横切る配線取り出しを可能ならしめる
ようにしたものである。
配線の上部に、陽極接合のための電極を設けることによ
り、陽極接合部を横切る配線取り出しを可能ならしめる
ようにしたものである。
【００４０】図６において、構成を説明すると、回路、
センシング部等の形成された第１のシリコン基板２８の
主面に酸化膜２９、配線３０、層間絶縁膜３１が形成さ
れている。上記構造体の主面上にさらに陽極接合用電極
３２がめっき、蒸着等の手法により形成され、該陽極接
合用電極３２上に、低融点ガラス３３がスパッタ等の手
法により形成されている。上記構造体の陽極接合用電極
３２と第２のシリコン基板３４との間に高電圧電源７を
用いて高電圧を印加し陽極接合を行う。図６では、第１
のシリコン基板２８と陽極接合用電極３２とをリード線
３５で接続し、第１のシリコン基板２８と陽極接合用電
極３２とが同電位となるようにしてある。陽極接合用電
極３２は導電性の材料であれば、金属に限らず、例えば
ポリシリコン等でもよい。
センシング部等の形成された第１のシリコン基板２８の
主面に酸化膜２９、配線３０、層間絶縁膜３１が形成さ
れている。上記構造体の主面上にさらに陽極接合用電極
３２がめっき、蒸着等の手法により形成され、該陽極接
合用電極３２上に、低融点ガラス３３がスパッタ等の手
法により形成されている。上記構造体の陽極接合用電極
３２と第２のシリコン基板３４との間に高電圧電源７を
用いて高電圧を印加し陽極接合を行う。図６では、第１
のシリコン基板２８と陽極接合用電極３２とをリード線
３５で接続し、第１のシリコン基板２８と陽極接合用電
極３２とが同電位となるようにしてある。陽極接合用電
極３２は導電性の材料であれば、金属に限らず、例えば
ポリシリコン等でもよい。
【００４１】図６に示された配線３０の上部に陽極接合
用電極３２を設けた構成にあっては、陽極接合用電極３
２を下部電極、第２のシリコン基板３４を上部電極、低
融点ガラス３３を誘電体とするコンデンサが形成され、
該コンデンサに高電圧が印加される。したがって、配線
３０は、該コンデンサの外部となるため高電圧が誘起さ
れることはなく、第１のシリコン基板２８と配線３０と
の間の電位差の発生はない。従って第１のシリコン基板
２８に形成された回路に高電圧が印加されることはな
く、陽極接合時の高電圧印加によるゲ−ト酸化膜破損等
の不具合を回避することができる。
用電極３２を設けた構成にあっては、陽極接合用電極３
２を下部電極、第２のシリコン基板３４を上部電極、低
融点ガラス３３を誘電体とするコンデンサが形成され、
該コンデンサに高電圧が印加される。したがって、配線
３０は、該コンデンサの外部となるため高電圧が誘起さ
れることはなく、第１のシリコン基板２８と配線３０と
の間の電位差の発生はない。従って第１のシリコン基板
２８に形成された回路に高電圧が印加されることはな
く、陽極接合時の高電圧印加によるゲ−ト酸化膜破損等
の不具合を回避することができる。
【００４２】図７は請求項２記載の発明の他の実施例を
示す図である。
示す図である。
【００４３】この実施例は、図６に示す実施例によるイ
ンテリジェントセンサの構成例である。構成を説明する
と、第１のシリコン基板３６上に、センシング部３７、
回路３８、センシング部３７と回路３８とを陽極接合部
を横切って電気接続する配線３９、ワイヤーボンディン
グのためのパッド４０が形成されている。センシング部
３７としては、例えば、圧力センサであれば圧力によっ
て可動する電極（従来例）あるいは圧力によって可動す
るダイヤフラムと、該ダイヤフラムの応力検出のための
ピエゾ抵抗といったものになる。また、例えばフローメ
ータであれば、熱分離構造部に形成されたヒーターと抵
抗といったものになる。
ンテリジェントセンサの構成例である。構成を説明する
と、第１のシリコン基板３６上に、センシング部３７、
回路３８、センシング部３７と回路３８とを陽極接合部
を横切って電気接続する配線３９、ワイヤーボンディン
グのためのパッド４０が形成されている。センシング部
３７としては、例えば、圧力センサであれば圧力によっ
て可動する電極（従来例）あるいは圧力によって可動す
るダイヤフラムと、該ダイヤフラムの応力検出のための
ピエゾ抵抗といったものになる。また、例えばフローメ
ータであれば、熱分離構造部に形成されたヒーターと抵
抗といったものになる。
【００４４】上記センシング部３７を取り囲むように接
合部位には低融点ガラスが成膜されている陽極接合用電
極４１が形成され、第２のシリコン基板４２と陽極接合
され、上記センシング部３７を囲むキャビティ４３が形
成される。
合部位には低融点ガラスが成膜されている陽極接合用電
極４１が形成され、第２のシリコン基板４２と陽極接合
され、上記センシング部３７を囲むキャビティ４３が形
成される。
【００４５】プロセス整合性のない異種のセンサ類、例
えばフローメータの形成された第１のシリコン基板と、
圧力センサの形成された第２のシリコン基板とを陽極接
合し、圧力補正付フローメータを作製する、といったよ
うな多層集積化されたマルチアナリシスシステムを組む
ことも、本実施例によって可能となる。
えばフローメータの形成された第１のシリコン基板と、
圧力センサの形成された第２のシリコン基板とを陽極接
合し、圧力補正付フローメータを作製する、といったよ
うな多層集積化されたマルチアナリシスシステムを組む
ことも、本実施例によって可能となる。
【００４６】以上説明してきたように、請求項２記載の
発明による図６又は図７に示す実施例によれば、その構
成を陽極接合部を横切る配線の上部に陽極接合のための
電極を設けたために、陽極接合時の高電圧印加に際し回
路破損がないという効果が得られる。従って、配線引き
出しが自由となり、プロセスの整合性のまったくない異
種のセンサ類を陽極接合によって一体化することが可能
となる。
発明による図６又は図７に示す実施例によれば、その構
成を陽極接合部を横切る配線の上部に陽極接合のための
電極を設けたために、陽極接合時の高電圧印加に際し回
路破損がないという効果が得られる。従って、配線引き
出しが自由となり、プロセスの整合性のまったくない異
種のセンサ類を陽極接合によって一体化することが可能
となる。
【００４７】図８は請求項３記載の発明の一実施例を示
す図である。
す図である。
【００４８】図８に示す実施例は、陽極接合時の高電圧
印加に際し、陽極接合部を横切る配線をシリコン基板に
電気接続する半導体素子ないしは、アモルファスＳｉ等
の部材を設けるようにしたものである。
印加に際し、陽極接合部を横切る配線をシリコン基板に
電気接続する半導体素子ないしは、アモルファスＳｉ等
の部材を設けるようにしたものである。
【００４９】図８の構成を説明すると、第１のシリコン
基板（ｎ型）４４の主面に酸化膜４５、配線４６、層間
絶縁膜（ゲート酸化膜）４７が形成されており、さらに
陽極接合のための低融点ガラス４８がスパッタ等の手法
により形成されている。図８においては、ｎ+ 拡散層４
９とｐ型拡散層５０を介して配線４６が第１のシリコン
基板４４に接続されている。上記構造体と第２のシリコ
ン基板５１との間に高電圧電源７を用いて高電圧を印加
し陽極接合する。
基板（ｎ型）４４の主面に酸化膜４５、配線４６、層間
絶縁膜（ゲート酸化膜）４７が形成されており、さらに
陽極接合のための低融点ガラス４８がスパッタ等の手法
により形成されている。図８においては、ｎ+ 拡散層４
９とｐ型拡散層５０を介して配線４６が第１のシリコン
基板４４に接続されている。上記構造体と第２のシリコ
ン基板５１との間に高電圧電源７を用いて高電圧を印加
し陽極接合する。
【００５０】図９は図８に示す構造における半導体の導
電型を逆として、ｐ型の第１のシリコン基板５２、ｐ+
拡散層５３、ｎ型拡散層５４とした実施例を示してい
る。
電型を逆として、ｐ型の第１のシリコン基板５２、ｐ+
拡散層５３、ｎ型拡散層５４とした実施例を示してい
る。
【００５１】図８に示すような構造において、陽極接合
時の高電圧印加に際し、第１のシリコン基板４４と、酸
化膜４５の界面のｎ型領域には蓄積層５５が、ｐ型領域
には反転層５６が形成される。従って、配線４６および
ｎ+ 層４９，ｐ層５０をソース、第１のシリコン基板４
４をドレイン、酸化膜４５、層間絶縁膜４７および低融
点ガラス４８をゲート酸化膜、第２のシリコン基板５１
をゲート電極とする寄生ＭＯＳは、ソースドレイン間が
導通状態となる。従って、配線４６と第１のシリコン基
板４４との間には、高電圧が印加されることはなく、回
路に高電圧が印加されることなく陽極接合を行うことが
できる。
時の高電圧印加に際し、第１のシリコン基板４４と、酸
化膜４５の界面のｎ型領域には蓄積層５５が、ｐ型領域
には反転層５６が形成される。従って、配線４６および
ｎ+ 層４９，ｐ層５０をソース、第１のシリコン基板４
４をドレイン、酸化膜４５、層間絶縁膜４７および低融
点ガラス４８をゲート酸化膜、第２のシリコン基板５１
をゲート電極とする寄生ＭＯＳは、ソースドレイン間が
導通状態となる。従って、配線４６と第１のシリコン基
板４４との間には、高電圧が印加されることはなく、回
路に高電圧が印加されることなく陽極接合を行うことが
できる。
【００５２】一方、通常の回路動作時には、配線４６は
ｐ−ｎ接合で分離されている。本実施例は、陽極接合時
の高電圧印加に際して、陽極接合部を横切る配線をシリ
コン基板に電気接続する素子として、寄生ＭＯＳのチャ
ネル形成を利用しているが、素子はＭＯＳに限られるわ
けではなく、ｐ−ｎダイオード、バイポーラトランジス
タ、サイリスタ等が利用可能である。
ｐ−ｎ接合で分離されている。本実施例は、陽極接合時
の高電圧印加に際して、陽極接合部を横切る配線をシリ
コン基板に電気接続する素子として、寄生ＭＯＳのチャ
ネル形成を利用しているが、素子はＭＯＳに限られるわ
けではなく、ｐ−ｎダイオード、バイポーラトランジス
タ、サイリスタ等が利用可能である。
【００５３】図１０は請求項３記載の発明の他の実施例
を示す図である。
を示す図である。
【００５４】本実施例は、本発明によるインテリジェン
トセンサの構成例である。
トセンサの構成例である。
【００５５】構成を説明すると、第１シリコン基板５７
上にセンシング部５８、回路５９、センシング部５８と
回路５９とを陽極接合部を横切って電気接続する配線６
０（直下に寄生ＭＯＳが形成される）、ワイヤーボンデ
ィングのためのパッド６１が形成されている。センシン
グ部５８としては、例えば圧力センサであれば圧力によ
って可動する電極（従来例）あるいは圧力によって可動
するダイヤフラムと、該ダイヤフラムの応力検出のため
のピエゾ抵抗といったものになる。また、例えばフロー
メータであれば、熱分離構造部に形成されたヒーターと
抵抗といったものになる。上記センシング部５８を取り
囲むように低融点ガラス６２が形成され、第２のシリコ
ン基板６３と陽極接合され、上記センシング部５８を囲
むキャビティ６４が形成される。
上にセンシング部５８、回路５９、センシング部５８と
回路５９とを陽極接合部を横切って電気接続する配線６
０（直下に寄生ＭＯＳが形成される）、ワイヤーボンデ
ィングのためのパッド６１が形成されている。センシン
グ部５８としては、例えば圧力センサであれば圧力によ
って可動する電極（従来例）あるいは圧力によって可動
するダイヤフラムと、該ダイヤフラムの応力検出のため
のピエゾ抵抗といったものになる。また、例えばフロー
メータであれば、熱分離構造部に形成されたヒーターと
抵抗といったものになる。上記センシング部５８を取り
囲むように低融点ガラス６２が形成され、第２のシリコ
ン基板６３と陽極接合され、上記センシング部５８を囲
むキャビティ６４が形成される。
【００５６】プロセス整合性のない異種のセンサ類、例
えばフローメータの形成された第１のシリコン基板と、
圧力センサの形成された第２のシリコン基板とを陽極接
合し、圧力補正付フローメータを作製する、といったよ
うな多層集積化されたマルチアナリシスシステムを組む
ことも、本実施例によって可能となる。
えばフローメータの形成された第１のシリコン基板と、
圧力センサの形成された第２のシリコン基板とを陽極接
合し、圧力補正付フローメータを作製する、といったよ
うな多層集積化されたマルチアナリシスシステムを組む
ことも、本実施例によって可能となる。
【００５７】また、図１０では、第１のシリコン基板も
第２のシリコン基板もチップ状態で描いてあるが、各々
ウエハ状態で陽極接合し、しかる後にチップ分割しても
よい。
第２のシリコン基板もチップ状態で描いてあるが、各々
ウエハ状態で陽極接合し、しかる後にチップ分割しても
よい。
【００５８】図１１は請求項３記載の発明の他の実施例
を示す図である。
を示す図である。
【００５９】図１１において、構成を説明すると、回
路、センシング部等の形成された第１のシリコン基板６
５の主面に酸化膜６６、配線６７、多層絶縁膜６８が形
成されていることは、通常のＩＣ，ＬＳＩと同様であ
る。配線６７は、アモルファスシリコン６９によって第
１のシリコン基板６５と接続されている。さらに、上記
構造体の主面には、陽極接合のための低融点ガラス７０
がスパッタ等の手法により形成されている。上記構造体
と第２のシリコン基板７０とを重ね、高電圧電源７によ
り第１のシリコン基板６５と第２のシリコン基板７１と
の間に高電圧を印加し、陽極接合する。陽極接合時の加
熱はヒータ７２による。
路、センシング部等の形成された第１のシリコン基板６
５の主面に酸化膜６６、配線６７、多層絶縁膜６８が形
成されていることは、通常のＩＣ，ＬＳＩと同様であ
る。配線６７は、アモルファスシリコン６９によって第
１のシリコン基板６５と接続されている。さらに、上記
構造体の主面には、陽極接合のための低融点ガラス７０
がスパッタ等の手法により形成されている。上記構造体
と第２のシリコン基板７０とを重ね、高電圧電源７によ
り第１のシリコン基板６５と第２のシリコン基板７１と
の間に高電圧を印加し、陽極接合する。陽極接合時の加
熱はヒータ７２による。
【００６０】図１１に示された、配線６７がアモルファ
スシリコン６９によって第１のシリコン基板６５に接続
された構成にあっては、陽極接合時のヒーター７２によ
る加熱（〜４００℃）により、アモルファスシリコン６
９は導電状態となり、従って、第１のシリコン基板６
５、アモルファスシリコン６９、配線６７とが下部電
極、第２のシリコン基板７１が上部電極、酸化膜６６、
層間絶縁膜６８、低融点ガラス７０が誘電体となるコン
デンサが形成され、該コンデンサの上部電極と下部電極
とに高電圧が印加される。従って、同一の下部電極を形
成する第１のシリコン基板６５と配線６７との間に電位
差は発生せず、従って、第１のシリコン基板６５に形成
された回路に高電圧が印加されることはなく、陽極接合
時の高電圧印加によるゲート酸化膜破壊等の不具合を回
避することができる。
スシリコン６９によって第１のシリコン基板６５に接続
された構成にあっては、陽極接合時のヒーター７２によ
る加熱（〜４００℃）により、アモルファスシリコン６
９は導電状態となり、従って、第１のシリコン基板６
５、アモルファスシリコン６９、配線６７とが下部電
極、第２のシリコン基板７１が上部電極、酸化膜６６、
層間絶縁膜６８、低融点ガラス７０が誘電体となるコン
デンサが形成され、該コンデンサの上部電極と下部電極
とに高電圧が印加される。従って、同一の下部電極を形
成する第１のシリコン基板６５と配線６７との間に電位
差は発生せず、従って、第１のシリコン基板６５に形成
された回路に高電圧が印加されることはなく、陽極接合
時の高電圧印加によるゲート酸化膜破壊等の不具合を回
避することができる。
【００６１】図１２には請求項３記載の発明の他の実施
例を示す。
例を示す。
【００６２】本実施例は、本発明によるインテリジェン
トセンサの構成例である。
トセンサの構成例である。
【００６３】構成を説明すると、第１のシリコン基板７
３上に、センシング部７４、回路７５、センシング部７
４と回路７５とを陽極接合部を横切って電気接続する配
線７６、ワイヤーボンディングのためのパッド７７が形
成されている。センシング部７４としては、例えば圧力
センサであれば圧力によって可動する電極（従来例）あ
るいは圧力によって可動するダイヤフラムと、該ダイヤ
フラムの応力検出のためのピエゾ抵抗といったものにな
る。また、例えばフローメータであれば、熱分離構造部
に形成されたヒーターと抵抗といったものになる。上記
センシング部７４を取り囲むように低融点ガラス７８が
形成され、第２のシリコン基板７９と陽極接合され、上
記センシング部７４を囲むキャビティ８０が形成され
る。
３上に、センシング部７４、回路７５、センシング部７
４と回路７５とを陽極接合部を横切って電気接続する配
線７６、ワイヤーボンディングのためのパッド７７が形
成されている。センシング部７４としては、例えば圧力
センサであれば圧力によって可動する電極（従来例）あ
るいは圧力によって可動するダイヤフラムと、該ダイヤ
フラムの応力検出のためのピエゾ抵抗といったものにな
る。また、例えばフローメータであれば、熱分離構造部
に形成されたヒーターと抵抗といったものになる。上記
センシング部７４を取り囲むように低融点ガラス７８が
形成され、第２のシリコン基板７９と陽極接合され、上
記センシング部７４を囲むキャビティ８０が形成され
る。
【００６４】プロセス整合性のない異種のセンサ類、例
えばフローメータの形成された第１のシリコン基板と、
圧力センサの形成された第２のシリコン基板とを陽極接
合し、圧力補正付フローメータを作製する、といったよ
うな多層集積化されたマルチアナリシスシステムを組む
ことも、本実施例によって可能となる。
えばフローメータの形成された第１のシリコン基板と、
圧力センサの形成された第２のシリコン基板とを陽極接
合し、圧力補正付フローメータを作製する、といったよ
うな多層集積化されたマルチアナリシスシステムを組む
ことも、本実施例によって可能となる。
【００６５】また、図１２では、第１のシリコン基板も
第２のシリコン基板もチップ状態で描いてあるが、各々
ウエハ状態で陽極接合し、しかる後にチップ分割しても
よい。
第２のシリコン基板もチップ状態で描いてあるが、各々
ウエハ状態で陽極接合し、しかる後にチップ分割しても
よい。
【００６６】以上説明してきたように、請求項３記載に
係わる上記実施例によれば、その構成を陽極接合部を横
切る配線を、陽極接合時の高電圧印加に際しシリコン基
板に電気接続する素子ないしは、アモルファスシリコン
等の部材を設けたため、陽極接合時の高電圧印加に際
し、回路破損がないという効果が得られる。従って、配
線の引き出しが自由に行うことができ、プロセス整合性
の全くない異種センサ類を陽極接合によって一体化でき
る。また、静電気ノイズ、高周波誘導電圧といった電気
的外乱に対する回路の耐量が上がる。
係わる上記実施例によれば、その構成を陽極接合部を横
切る配線を、陽極接合時の高電圧印加に際しシリコン基
板に電気接続する素子ないしは、アモルファスシリコン
等の部材を設けたため、陽極接合時の高電圧印加に際
し、回路破損がないという効果が得られる。従って、配
線の引き出しが自由に行うことができ、プロセス整合性
の全くない異種センサ類を陽極接合によって一体化でき
る。また、静電気ノイズ、高周波誘導電圧といった電気
的外乱に対する回路の耐量が上がる。
【００６７】
【発明の効果】以上説明してきたように、請求項１記載
の発明によれば、陽極接合部を横切る配線として、陽極
接合される第１の部材又は第２の部材の表面あるいは内
部にｐ−ｎ接合分離されて形成された拡散配線を用いた
ために、又は請求項２記載の発明によれば、陽極接合部
を横切る配線の上面に陽極接合のための導電性部材を設
けて陽極接合部から配線を引き出すようにしたので、あ
るいは請求項３記載の発明によれば、陽極接合時の高電
圧印加時に、陽極接合される第１の部材ないしは第２の
部材と陽極接合部を横切る配線とを同電位とするように
したので、陽極接合時の高電圧印加に際し、回路破損が
ないという効果が得られる。
の発明によれば、陽極接合部を横切る配線として、陽極
接合される第１の部材又は第２の部材の表面あるいは内
部にｐ−ｎ接合分離されて形成された拡散配線を用いた
ために、又は請求項２記載の発明によれば、陽極接合部
を横切る配線の上面に陽極接合のための導電性部材を設
けて陽極接合部から配線を引き出すようにしたので、あ
るいは請求項３記載の発明によれば、陽極接合時の高電
圧印加時に、陽極接合される第１の部材ないしは第２の
部材と陽極接合部を横切る配線とを同電位とするように
したので、陽極接合時の高電圧印加に際し、回路破損が
ないという効果が得られる。
【００６８】従って、配線の引き出しが自由に行うこと
ができ、プロセス整合性の全くない異種のセンサ類を陽
極接合によって一体化できるという効果が得られる。
ができ、プロセス整合性の全くない異種のセンサ類を陽
極接合によって一体化できるという効果が得られる。
【図１】請求項１記載の発明の一実施例に係わる半導体
装置の構造を示す図である。
装置の構造を示す図である。
【図２】請求項１記載の発明の他の実施例に係わる半導
体装置の構造を示す図である。
体装置の構造を示す図である。
【図３】請求項１記載の発明の他の実施例に係わる半導
体装置の構造を示す図である。
体装置の構造を示す図である。
【図４】請求項１記載の発明の他の実施例に係わる半導
体装置の構造を示す図である。
体装置の構造を示す図である。
【図５】請求項１記載の発明の他の実施例に係わる半導
体装置の構造を示す図である。
体装置の構造を示す図である。
【図６】請求項２記載の発明の一実施例に係わる半導体
装置の構造を示す図である。
装置の構造を示す図である。
【図７】請求項２記載の発明の他の実施例に係わる半導
体装置の構造を示す図である。
体装置の構造を示す図である。
【図８】請求項３記載の発明の一実施例に係わる半導体
装置の構造を示す図である。
装置の構造を示す図である。
【図９】請求項３記載の発明の他の実施例に係わる半導
体装置の構造を示す図である。
体装置の構造を示す図である。
【図１０】請求項３記載の発明の他の実施例に係わる半
導体装置の構造を示す図である。
導体装置の構造を示す図である。
【図１１】請求項３記載の発明の他の実施例に係わる半
導体装置の構造を示す図である。
導体装置の構造を示す図である。
【図１２】請求項３記載の発明の他の実施例に係わる半
導体装置の構造を示す図である。
導体装置の構造を示す図である。
【図１３】陽極接合構造を有する従来の半導体装置の構
造を示す図である。
造を示す図である。
【図１４】陽極接合構造の一従来構造を示す図である。
【図１５】図１４に示す構造の電位状態を示す図であ
る。
る。
１，１４ ｎ型基板 ２，１６ ガラス基板 ４，１３ ｐ+ 拡散層配線 ５ ｐ層 ６ ｎ+ 拡散層配線 １０ 第１のシリコン基板 １１ 第２のシリコン基板 １２ 低融点ガラス １３ ｐ+ 拡散層配線 １５ ｎ型エピタキシャル層 １７ ｐ+ 埋込層配線 １９ センシング部 ２３ 拡散配線 ２５ シリコンむき出し部 ２６ ガラス基板 ３２，４１ 接合用電極 ３９ 接合部を横切る配線 ４９ ｎ+ 拡散層 ５０ ｐ型拡散層 ５３ ｐ+ 拡散層 ５４ ｎ型拡散層 ５５ 蓄積層 ５６ 反転層 ６９ アモルファスシリコン
Claims (3)
- 【請求項１】 陽極接合される第１の部材及び第２の部
材と、陽極接合される第１の部材及び第２の部材の陽極
接合部を横切る配線とから構成される半導体装置におい
て、 前記陽極接合部を横切る配線が、前記陽極接合される第
１の部材又は第２の部材の表面あるいは内部にｐ−ｎ接
合分離されて形成された拡散配線からなることを特徴と
する半導体装置。 - 【請求項２】 陽極接合される第１の部材及び第２の部
材と、陽極接合される第１の部材及び第２の部材の陽極
接合部を横切る配線とから構成される半導体装置におい
て、 前記陽極接合部を横切る配線の上面に、陽極接合のため
の導電性部材を設けたことを特徴とする半導体装置。 - 【請求項３】 陽極接合される第１の部材及び第２の部
材と、陽極接合される第１の部材及び第２の部材の陽極
接合部を横切る配線とから構成される半導体装置におい
て、 陽極接合時の高電圧印加に際して、前記陽極接合部を横
切る配線を陽極接合される第１の部材ないしは第２の部
材に同電位接続させる手段を設けたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8054493A JPH06296033A (ja) | 1993-04-07 | 1993-04-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8054493A JPH06296033A (ja) | 1993-04-07 | 1993-04-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06296033A true JPH06296033A (ja) | 1994-10-21 |
Family
ID=13721295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8054493A Pending JPH06296033A (ja) | 1993-04-07 | 1993-04-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06296033A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8033009B2 (en) | 2006-08-24 | 2011-10-11 | Honda Motor Co., Ltd | Method for producing a force sensor |
| JP2015219037A (ja) * | 2014-05-14 | 2015-12-07 | 株式会社デンソー | 圧力センサ |
-
1993
- 1993-04-07 JP JP8054493A patent/JPH06296033A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8033009B2 (en) | 2006-08-24 | 2011-10-11 | Honda Motor Co., Ltd | Method for producing a force sensor |
| JP2015219037A (ja) * | 2014-05-14 | 2015-12-07 | 株式会社デンソー | 圧力センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4486229B2 (ja) | ウエハパッケージの製造方法 | |
| JP4420538B2 (ja) | ウェーハパッケージの製造方法 | |
| US4525766A (en) | Method and apparatus for forming hermetically sealed electrical feedthrough conductors | |
| JPS5873166A (ja) | 容量性圧力トランスジューサの製造方法 | |
| US6529062B2 (en) | Power module | |
| JPH0473621B2 (ja) | ||
| JP2008211061A (ja) | 半導体装置 | |
| CN100521161C (zh) | 半导体器件的制造方法以及半导体器件 | |
| CN105810678A (zh) | 半导体装置 | |
| JP2000323654A (ja) | 半導体装置 | |
| WO2009139958A2 (en) | Backside controlled mems capacitive sensor and interface and method | |
| JPH06296033A (ja) | 半導体装置 | |
| JP2752832B2 (ja) | 半導体集積回路装置 | |
| CN1862821B (zh) | 半导体器件 | |
| US6724093B2 (en) | Semiconductor devices and their manufacture | |
| JPS61201456A (ja) | 半導体集積装置及びその製法 | |
| US6433573B1 (en) | Method and apparatus for measuring parameters of an electronic device | |
| JP2002343855A (ja) | 絶縁分離型半導体装置及びその製造方法 | |
| JPH02216862A (ja) | 半導体装置 | |
| JPS6269656A (ja) | 半導体装置 | |
| JPH0735768A (ja) | 静電容量型センサ及びその製造方法 | |
| JP2000275129A (ja) | 静電容量型センサ | |
| TWI284420B (en) | Semiconductor chip with partially embedded decoupling capacitors | |
| JPH041737Y2 (ja) | ||
| JPH05315437A (ja) | 半導体装置の製造方法 |