JPH0629758A - 電流可変回路 - Google Patents
電流可変回路Info
- Publication number
- JPH0629758A JPH0629758A JP4184877A JP18487792A JPH0629758A JP H0629758 A JPH0629758 A JP H0629758A JP 4184877 A JP4184877 A JP 4184877A JP 18487792 A JP18487792 A JP 18487792A JP H0629758 A JPH0629758 A JP H0629758A
- Authority
- JP
- Japan
- Prior art keywords
- current
- bipolar transistor
- terminal
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】多様な出力電流値を設定できるカレントミラー
回路を、最小限の素子占有面積でかつレイアウトも容易
に実現する。 【構成】カレントミラー対の電流入力側及び電流出力側
にそれぞれ複数個のトランジスタを具備し、これを選択
して第１のカレントミラー回路１０を構成し、さらに第
１のカレントミラー回路１０を構成するトランジスタと
反対の極性のトランジスタを入力側の回路及び出力側の
回路にそれぞれ複数個具備し、各トランジスタの数を選
択出来るように各トランジスタのベースを制御回路３０
から制御して第２のカレントミラー回路２０を構成し、
入力端子Ｉｉｎと第１のカレントミラー回路１０の電流
入力端Ｉｉｎ１とを接続し、電流出力端Ｉｏｕｔ１を第
２のカレントミラー回路の電流入力端Ｉｉｎ２に接続
し、さらに第２のカレントミラー回路２０の電流出力端
Ｉｏｕｔ２を出力端子Ｉｏｕｔに接続して構成する。
回路を、最小限の素子占有面積でかつレイアウトも容易
に実現する。 【構成】カレントミラー対の電流入力側及び電流出力側
にそれぞれ複数個のトランジスタを具備し、これを選択
して第１のカレントミラー回路１０を構成し、さらに第
１のカレントミラー回路１０を構成するトランジスタと
反対の極性のトランジスタを入力側の回路及び出力側の
回路にそれぞれ複数個具備し、各トランジスタの数を選
択出来るように各トランジスタのベースを制御回路３０
から制御して第２のカレントミラー回路２０を構成し、
入力端子Ｉｉｎと第１のカレントミラー回路１０の電流
入力端Ｉｉｎ１とを接続し、電流出力端Ｉｏｕｔ１を第
２のカレントミラー回路の電流入力端Ｉｉｎ２に接続
し、さらに第２のカレントミラー回路２０の電流出力端
Ｉｏｕｔ２を出力端子Ｉｏｕｔに接続して構成する。
Description
【０００１】
【産業上の利用分野】本発明は電流可変回路に関し、特
に入力電流値に対して任意の出力電流値を得る電流可変
回路に関する。
に入力電流値に対して任意の出力電流値を得る電流可変
回路に関する。
【０００２】
【従来の技術】従来、出力電流値を可変する電流可変回
路においては、カレントミラー回路の出力側にバイポー
ラトランジスタ（以下、単にトランジスタと称す）を複
数個具備しておき、これを選択することにより入力電流
の整数倍の電流値を得ている。
路においては、カレントミラー回路の出力側にバイポー
ラトランジスタ（以下、単にトランジスタと称す）を複
数個具備しておき、これを選択することにより入力電流
の整数倍の電流値を得ている。
【０００３】図３は従来の電流可変回路の一例を示す回
路図である。
路図である。
【０００４】図３に示すように、従来の電流可変回路は
入力端子Ｉｉｎにベースとコレクタを接続するトランジ
スタＱ1 と，出力端子Ｉｏｕｔにコレクタを接続したト
ランジスタＱ2 からなるカレントミラー回路６０と、ト
ランジスタＱ1 ，Ｑ2 と同一のエミッタサイズをもつ複
数個のトランジスタＱ3 〜Ｑj を備え、また、トランジ
スタＱ3 〜Ｑj のエミッタはトランジスタＱ1 ，Ｑ2 の
エミッタと、コレクタはトランジスタＱ2 のコレクタと
それぞれ共通接続されており、ベースはスイッチＳ3 〜
Ｓj によって第１の電源とトランジスタＱ1 ，Ｑ2 のベ
ースとに共通接続され、スイッチＳ3 〜Ｓj の切換えを
制御信号Ｃ3 〜Ｃj により行なう構成になっている。
入力端子Ｉｉｎにベースとコレクタを接続するトランジ
スタＱ1 と，出力端子Ｉｏｕｔにコレクタを接続したト
ランジスタＱ2 からなるカレントミラー回路６０と、ト
ランジスタＱ1 ，Ｑ2 と同一のエミッタサイズをもつ複
数個のトランジスタＱ3 〜Ｑj を備え、また、トランジ
スタＱ3 〜Ｑj のエミッタはトランジスタＱ1 ，Ｑ2 の
エミッタと、コレクタはトランジスタＱ2 のコレクタと
それぞれ共通接続されており、ベースはスイッチＳ3 〜
Ｓj によって第１の電源とトランジスタＱ1 ，Ｑ2 のベ
ースとに共通接続され、スイッチＳ3 〜Ｓj の切換えを
制御信号Ｃ3 〜Ｃj により行なう構成になっている。
【０００５】次に第１の実施例の動作を図３を参照して
説明する。
説明する。
【０００６】かかる構成の電流可変回路においては、各
トランジスタＱ3 〜Ｑj のオン・オフを制御することに
より、入力端子Ｉｉｎからの入力電流に対して、整数倍
の出力電流を出力端子Ｉｏｕｔより得ることができる。
図３に示す例ではトランジスタＱ3 及びＱ4 がオンして
おり、トランジスタＱ5 〜Ｑj がオフしている。
トランジスタＱ3 〜Ｑj のオン・オフを制御することに
より、入力端子Ｉｉｎからの入力電流に対して、整数倍
の出力電流を出力端子Ｉｏｕｔより得ることができる。
図３に示す例ではトランジスタＱ3 及びＱ4 がオンして
おり、トランジスタＱ5 〜Ｑj がオフしている。
【０００７】ここで、トランジスタのコレクタ電流Ｉc
は Ｉc ＝Ｉs ・ｅｘｐ（ｇＶBE／ｋＴ）……………(1) Ｉs ：飽和電流 ＶBE：ベース・エミッタ間電圧 ｇ：電子の電荷量 ｋ：ボルツマン定数 Ｔ：絶対温度 Ｉs ＝ｇＡＤn Ｎpo／ＷB …………………………(2) Ａ：エミッタ面積 Ｄn ：電子の拡散定数 ＮPO：ベース中の電子の熱平衡度 ＷB ：ベース幅 で近似できる。また、飽和電流Ｉs はエミッタ面積に比
例する。図３の場合、各トランジスタのベータ・エミッ
タ間電圧が等しいので、このカレントミラー回路６０を
含む電流可変回路の出力電流は入力電流に対してエミッ
タ面積の比である３倍だけ大きい電流となる。
は Ｉc ＝Ｉs ・ｅｘｐ（ｇＶBE／ｋＴ）……………(1) Ｉs ：飽和電流 ＶBE：ベース・エミッタ間電圧 ｇ：電子の電荷量 ｋ：ボルツマン定数 Ｔ：絶対温度 Ｉs ＝ｇＡＤn Ｎpo／ＷB …………………………(2) Ａ：エミッタ面積 Ｄn ：電子の拡散定数 ＮPO：ベース中の電子の熱平衡度 ＷB ：ベース幅 で近似できる。また、飽和電流Ｉs はエミッタ面積に比
例する。図３の場合、各トランジスタのベータ・エミッ
タ間電圧が等しいので、このカレントミラー回路６０を
含む電流可変回路の出力電流は入力電流に対してエミッ
タ面積の比である３倍だけ大きい電流となる。
【０００８】また、出力電流に整数倍以外の多様性を持
たせる場合は、各トランジスタＱ1〜Ｑj のエミッタサ
イズを異なった大きさに設定することにより所望の出力
電流を得ることができる。
たせる場合は、各トランジスタＱ1〜Ｑj のエミッタサ
イズを異なった大きさに設定することにより所望の出力
電流を得ることができる。
【０００９】
【発明が解決しようとする課題】上述した従来の電流可
変回路は、カレントミラー回路６０の電流出力側に、電
流入力側のトランジスタＱ1 のエミッタサイズと同一の
エミッタサイズのトランジスタを並列に接続するととも
に、選択手段を介して電流可変回路を構成するトランジ
スタ数を選択することにより、カレントミラー回路の入
力電流に対する出力電流を可変するように構成してい
る。
変回路は、カレントミラー回路６０の電流出力側に、電
流入力側のトランジスタＱ1 のエミッタサイズと同一の
エミッタサイズのトランジスタを並列に接続するととも
に、選択手段を介して電流可変回路を構成するトランジ
スタ数を選択することにより、カレントミラー回路の入
力電流に対する出力電流を可変するように構成してい
る。
【００１０】しかしながら、かかる電流可変回路におい
ては、入力電流の整数倍の出力電流しか得られないとい
う欠点があった。
ては、入力電流の整数倍の出力電流しか得られないとい
う欠点があった。
【００１１】また、電流可変回路の所望する出力電流値
に多様性をもたせるには、多種類のエミッタサイズのト
ランジスタをカレントミラー回路６０の出力側に接続
し、これを選択して出力電流を可変することになるが、
この場合は多種類のエミッタサイズのトランジスタを備
える必要があるので、素子占有面積が大きくなる欠点が
ある。
に多様性をもたせるには、多種類のエミッタサイズのト
ランジスタをカレントミラー回路６０の出力側に接続
し、これを選択して出力電流を可変することになるが、
この場合は多種類のエミッタサイズのトランジスタを備
える必要があるので、素子占有面積が大きくなる欠点が
ある。
【００１２】本発明の目的は、多様な出力電流値を設定
できる電流可変回路を、最小限の素子占有面積で、かつ
レイアウトも容易に実現することにある。
できる電流可変回路を、最小限の素子占有面積で、かつ
レイアウトも容易に実現することにある。
【００１３】
【課題を解決するための手段】本発明の特徴は、外部か
ら入力信号を与える入力端子と、外部へ信号を出力する
出力端子と、入出力電流比の制御手段と、第１の電流入
力端と第１の電流出力端とを有し第１の極性のバイポー
ラトランジスタで構成された第１のカレントミラー回路
と、第２の電流入力端と第２の電流出力端とを有し第２
の極性のバイポーラトランジスタで構成された第２のカ
レントミラー回路とを備え、前記入力端子と前記第１の
電流入力端を接続し、前記第１の電流出力端を前記第２
の電流入力端に接続するとともに前記第２の電流出力端
を前記出力端子に接続して構成することにある。
ら入力信号を与える入力端子と、外部へ信号を出力する
出力端子と、入出力電流比の制御手段と、第１の電流入
力端と第１の電流出力端とを有し第１の極性のバイポー
ラトランジスタで構成された第１のカレントミラー回路
と、第２の電流入力端と第２の電流出力端とを有し第２
の極性のバイポーラトランジスタで構成された第２のカ
レントミラー回路とを備え、前記入力端子と前記第１の
電流入力端を接続し、前記第１の電流出力端を前記第２
の電流入力端に接続するとともに前記第２の電流出力端
を前記出力端子に接続して構成することにある。
【００１４】また、前記第１のカレントミラー回路は、
エミッタを第１の電源端子に、コレクタを前記第１の電
流入力端に共通接続する第１のバイポーラトランジスタ
群と、エミッタを第１の電源端子に、コレクタを前記第
１の電流出力端に共通接続する第２のバイポーラトラン
ジスタ群とからなり、前記第１のバイポーラトランジス
タ群の初段のバイポーラトランジスタのベースとコレク
タと前記第２のトランジスタ群の初段のバイポーラトラ
ンジスタのベースとを接続するとともに、前記第１およ
び前記第２のバイポーラトランジスタ群のうち、初段の
バイポーラトランジスタ以外のバイポーラトランジスタ
群のベースを前記第１の電源端子または前記第１の電流
入力端のどちらか一方に選択接続することがそれぞれ単
独に設定できる前記入出力電流比の制御手段を備える。
エミッタを第１の電源端子に、コレクタを前記第１の電
流入力端に共通接続する第１のバイポーラトランジスタ
群と、エミッタを第１の電源端子に、コレクタを前記第
１の電流出力端に共通接続する第２のバイポーラトラン
ジスタ群とからなり、前記第１のバイポーラトランジス
タ群の初段のバイポーラトランジスタのベースとコレク
タと前記第２のトランジスタ群の初段のバイポーラトラ
ンジスタのベースとを接続するとともに、前記第１およ
び前記第２のバイポーラトランジスタ群のうち、初段の
バイポーラトランジスタ以外のバイポーラトランジスタ
群のベースを前記第１の電源端子または前記第１の電流
入力端のどちらか一方に選択接続することがそれぞれ単
独に設定できる前記入出力電流比の制御手段を備える。
【００１５】さらに、前記第２のカレントミラー回路
は、エミッタを第２の電源端子に、コレクタを前記第２
の電流入力端に共通接続する第３のバイポーラトランジ
スタ群と、エミッタを第２の電源端子に、コレクタを前
記第２の電流出力端に共通接続する第４のバイポーラト
ランジスタ群とからなり、前記第３のバイポーラトラン
ジスタ群の初段のバイポーラトランジスタのベースとコ
レクタと前記第４のトランジスタ群の初段のバイポーラ
トランジスタのベースとを接続するとともに、前記第３
と前記第４のバイポーラトランジスタ群のうち、初段の
バイポーラトランジスタ以外のバイポーラトランジスタ
群のベースを前記第２の電源端子または前記第２の電流
入力端のどちらか一方に選択接続することがそれぞれ単
独に設定できる前記入出力電流比の制御手段を備える。
は、エミッタを第２の電源端子に、コレクタを前記第２
の電流入力端に共通接続する第３のバイポーラトランジ
スタ群と、エミッタを第２の電源端子に、コレクタを前
記第２の電流出力端に共通接続する第４のバイポーラト
ランジスタ群とからなり、前記第３のバイポーラトラン
ジスタ群の初段のバイポーラトランジスタのベースとコ
レクタと前記第４のトランジスタ群の初段のバイポーラ
トランジスタのベースとを接続するとともに、前記第３
と前記第４のバイポーラトランジスタ群のうち、初段の
バイポーラトランジスタ以外のバイポーラトランジスタ
群のベースを前記第２の電源端子または前記第２の電流
入力端のどちらか一方に選択接続することがそれぞれ単
独に設定できる前記入出力電流比の制御手段を備える。
【００１６】また、前記第１のカレントミラー回路は、
エミッタがそれぞれ抵抗を介して前記第１の電源端子に
接続されることでもよい。
エミッタがそれぞれ抵抗を介して前記第１の電源端子に
接続されることでもよい。
【００１７】またさらに、前記第２のカレントミラー回
路は、エミッタがそれぞれ抵抗を介して前記第２の電源
端子に接続されることでもよい。
路は、エミッタがそれぞれ抵抗を介して前記第２の電源
端子に接続されることでもよい。
【００１８】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１９】図１は本発明の第１の実施例を示す電流可
変回路の回路図である。入力側及び出力側に複数個のト
ランジスタを具備する第１のカレントミラー回路１０
と、第２のカレントミラー回路２０と、前記第１、第２
のカレントミラー回路の電流比を各々選択する制御回路
３０からなり、入力端子Ｉｉｎは、第１のカレントミラ
ー回路１０の（第１の）電流入力端Ｉｉｎ１と接続し、
第１のカレントミラー回路１０の（第１の）電流出力端
Ｉｏｕｔ１は第２のカレントミラー回路２０の電流入力
端Ｉｉｎ２に接続され、カレントミラー回路２０の（第
２の）電流出力端Ｉｏｕｔ２は出力端子Ｉｏｕｔに接続
されている。
変回路の回路図である。入力側及び出力側に複数個のト
ランジスタを具備する第１のカレントミラー回路１０
と、第２のカレントミラー回路２０と、前記第１、第２
のカレントミラー回路の電流比を各々選択する制御回路
３０からなり、入力端子Ｉｉｎは、第１のカレントミラ
ー回路１０の（第１の）電流入力端Ｉｉｎ１と接続し、
第１のカレントミラー回路１０の（第１の）電流出力端
Ｉｏｕｔ１は第２のカレントミラー回路２０の電流入力
端Ｉｉｎ２に接続され、カレントミラー回路２０の（第
２の）電流出力端Ｉｏｕｔ２は出力端子Ｉｏｕｔに接続
されている。
【００２０】第１のカレントミラー回路１０は、第１の
極性のトランジスタＱ101 〜ＱK （第１のバイポーラト
ランジスタ群）及びＱ201 〜ＱL を（第２のバイポーラ
トランジスタ群）備え、かつトランジスタＱ101 〜ＱK
及びＱ201 〜ＱL の各エミッタが第１の電源に接続され
ている。又、トランジスタＱ101 〜ＱK のコレクタは入
力端子Ｉｉｎに接続され、トランジスタＱ201 〜ＱL の
コレクタは第２のカレントミラー回路２０の（第２の）
電流入力端Ｉｉｎ２に接続されている。又、トランジス
タＱ102 〜ＱK ，Ｑ202 〜ＱL のベースはそれぞれ独立
に制御回路のスイッチＳ101 〜ＳK-1 及びＳ201 〜Ｓ
L-1 によって、電流入力端Ｉｉｎ１あるいは第１の電源
端子４０のいずれかに接続される。
極性のトランジスタＱ101 〜ＱK （第１のバイポーラト
ランジスタ群）及びＱ201 〜ＱL を（第２のバイポーラ
トランジスタ群）備え、かつトランジスタＱ101 〜ＱK
及びＱ201 〜ＱL の各エミッタが第１の電源に接続され
ている。又、トランジスタＱ101 〜ＱK のコレクタは入
力端子Ｉｉｎに接続され、トランジスタＱ201 〜ＱL の
コレクタは第２のカレントミラー回路２０の（第２の）
電流入力端Ｉｉｎ２に接続されている。又、トランジス
タＱ102 〜ＱK ，Ｑ202 〜ＱL のベースはそれぞれ独立
に制御回路のスイッチＳ101 〜ＳK-1 及びＳ201 〜Ｓ
L-1 によって、電流入力端Ｉｉｎ１あるいは第１の電源
端子４０のいずれかに接続される。
【００２１】第２のカレントミラー回路２０は、第２の
極性のトランジスタＱ301 〜ＱM （第３のバイポーラト
ランジスタ群）及びＱ401 〜ＱN （第４のバイポーラト
ランジスタ群）を備え、かつトランジスタＱ301 〜ＱM
及びＱ401 〜ＱN のエミッタは第２の電源端子５０に接
続され、かつトランジスタＱ301 〜ＱM のコレクタは第
２のカレントミラー回路２０の電流入力端Ｉｉｎ２に接
続されている。
極性のトランジスタＱ301 〜ＱM （第３のバイポーラト
ランジスタ群）及びＱ401 〜ＱN （第４のバイポーラト
ランジスタ群）を備え、かつトランジスタＱ301 〜ＱM
及びＱ401 〜ＱN のエミッタは第２の電源端子５０に接
続され、かつトランジスタＱ301 〜ＱM のコレクタは第
２のカレントミラー回路２０の電流入力端Ｉｉｎ２に接
続されている。
【００２２】さらにトランジスタＱ401 〜ＱN のコレク
タは出力端子Ｉｏｕｔに接続され、かつトランジスタＱ
302 〜ＱM , Ｑ402 〜ＱN のベースはそれぞれ独立に制
御回路３０のスイッチＳ301 〜ＳM-1 ，Ｓ401 〜ＳN-1
によって第２のカレントミラー回路２０の電流入力端Ｉ
ｉｎ２あるいは第２の電源端子４０のいずれかに接続さ
れる。
タは出力端子Ｉｏｕｔに接続され、かつトランジスタＱ
302 〜ＱM , Ｑ402 〜ＱN のベースはそれぞれ独立に制
御回路３０のスイッチＳ301 〜ＳM-1 ，Ｓ401 〜ＳN-1
によって第２のカレントミラー回路２０の電流入力端Ｉ
ｉｎ２あるいは第２の電源端子４０のいずれかに接続さ
れる。
【００２３】さらに制御回路Ｓ301 〜ＳM-1 ，Ｓ401 〜
ＳN-1 ，Ｓ201 〜ＳL-1 の制御入力端は各々制御信号Ｃ
301 〜ＣM-1 ，Ｃ401 〜ＣN-1 ，Ｃ101 〜ＣK-1 ，Ｃ
201 〜ＣL-1 により制御される。
ＳN-1 ，Ｓ201 〜ＳL-1 の制御入力端は各々制御信号Ｃ
301 〜ＣM-1 ，Ｃ401 〜ＣN-1 ，Ｃ101 〜ＣK-1 ，Ｃ
201 〜ＣL-1 により制御される。
【００２４】次に本実施例の動作について説明する。
【００２５】一般にバイポーラトランジスタのコレクタ
電流ＩC は前記（１）式、（２）式で与えられる。
（１）式、（２）式において電子の拡散定数Ｄn ，ベー
ス中の電子の熱平衡度Ｎpo，ベース幅ＷB は製造プロセ
スで決まる定数であり、ボルツマン定数ｋ，電子の電荷
量ｇも定数である。
電流ＩC は前記（１）式、（２）式で与えられる。
（１）式、（２）式において電子の拡散定数Ｄn ，ベー
ス中の電子の熱平衡度Ｎpo，ベース幅ＷB は製造プロセ
スで決まる定数であり、ボルツマン定数ｋ，電子の電荷
量ｇも定数である。
【００２６】本実施例では全てのトランジスタのエミッ
タ面積を等しくするためエミッタ面積Ａも定数である。
このため本実施例に示す各トランジスタに流れる電流は
ベース・エミッタ間電圧ＶBEのみに依存する。
タ面積を等しくするためエミッタ面積Ａも定数である。
このため本実施例に示す各トランジスタに流れる電流は
ベース・エミッタ間電圧ＶBEのみに依存する。
【００２７】図１においてトランジスタＱ101 ，Ｑ201
のベースは入力端子Ｉｉｎに接続されており、トランジ
スタＱ102 のベースも制御信号Ｃ101 に制御されるスイ
ッチＳ101 によって入力端子Ｉｉｎに共通に接続されて
いる。さらに、トランジスタＱ101 ，Ｑ102 およびＱ
201 のエミッタは第１の電源端子４０に共通に接続され
ている。ゆえに、トランジスタＱ101 ，Ｑ102 ，Ｑ201
の各トランジスタのベース・エミッタ間電圧ＶBEは等し
い。このためトランジスタＱ101 ，Ｑ102 ，Ｑ201 の各
コレクタ電流も等しくなる。
のベースは入力端子Ｉｉｎに接続されており、トランジ
スタＱ102 のベースも制御信号Ｃ101 に制御されるスイ
ッチＳ101 によって入力端子Ｉｉｎに共通に接続されて
いる。さらに、トランジスタＱ101 ，Ｑ102 およびＱ
201 のエミッタは第１の電源端子４０に共通に接続され
ている。ゆえに、トランジスタＱ101 ，Ｑ102 ，Ｑ201
の各トランジスタのベース・エミッタ間電圧ＶBEは等し
い。このためトランジスタＱ101 ，Ｑ102 ，Ｑ201 の各
コレクタ電流も等しくなる。
【００２８】一方、トランジスタＱ103 〜ＱK ，Ｑ202
〜ＱL のベースは制御信号Ｃ102 〜ＣK-1 およびＣ202
〜ＣL-1 によって制御されるスイッチＳ103 〜ＳK-1 お
よびＳ202 〜ＳL-1 によって第１の電源端子１０に共通
に接続されている。さらにトランジスタＱ104 （図示せ
ず）〜ＱK およびＱ203 （図示せず）〜ＱL のエミッタ
も第１の電源に共通に接続されているため、ＶBE＝０と
なりトランジスタＱ103 〜ＱK およびＱ202 〜ＱL には
コレクタ電流が流れない。同様に、トランジスタＱ301
とＱ401 はベースが出力端子Ｉｉｎに、Ｑ302 ，Ｑ303
およびＱ402 ，Ｑ403 のベースは制御信号Ｃ301 〜Ｃ
302 およびＣ401 〜Ｃ403 によって制御されるスイッチ
Ｓ301 ，Ｓ302 およびＳ401 〜Ｓ403 によって第１のカ
レントミラー回路１０の出力端Ｉｏｕｔ１に共通に接続
されている。
〜ＱL のベースは制御信号Ｃ102 〜ＣK-1 およびＣ202
〜ＣL-1 によって制御されるスイッチＳ103 〜ＳK-1 お
よびＳ202 〜ＳL-1 によって第１の電源端子１０に共通
に接続されている。さらにトランジスタＱ104 （図示せ
ず）〜ＱK およびＱ203 （図示せず）〜ＱL のエミッタ
も第１の電源に共通に接続されているため、ＶBE＝０と
なりトランジスタＱ103 〜ＱK およびＱ202 〜ＱL には
コレクタ電流が流れない。同様に、トランジスタＱ301
とＱ401 はベースが出力端子Ｉｉｎに、Ｑ302 ，Ｑ303
およびＱ402 ，Ｑ403 のベースは制御信号Ｃ301 〜Ｃ
302 およびＣ401 〜Ｃ403 によって制御されるスイッチ
Ｓ301 ，Ｓ302 およびＳ401 〜Ｓ403 によって第１のカ
レントミラー回路１０の出力端Ｉｏｕｔ１に共通に接続
されている。
【００２９】さらにトランジスタＱ301 〜Ｑ303 および
Ｑ401 〜Ｑ404 のエミッタは第２の電源端子５０に共通
に接続されているため各トランジスタのベース・エミッ
タ間電圧ＶBEは等しく、トランジスタＱ301 〜Ｑ303 ，
Ｑ401 〜Ｑ404 の各コレクタ電流も等しくなる。
Ｑ401 〜Ｑ404 のエミッタは第２の電源端子５０に共通
に接続されているため各トランジスタのベース・エミッ
タ間電圧ＶBEは等しく、トランジスタＱ301 〜Ｑ303 ，
Ｑ401 〜Ｑ404 の各コレクタ電流も等しくなる。
【００３０】また、トランジスタＱ304 （図示せず）〜
ＱM およびＱ405 （図示せず）〜ＱN のベースは、制御
信号Ｃ303 〜ＣM-1 ，Ｃ404 〜ＣN-1 によって制御され
るスイッチＳ303 〜ＳM-1 およびＳ404 〜ＳN-1 によっ
て第２の電源端子５０に共通に接続されている。
ＱM およびＱ405 （図示せず）〜ＱN のベースは、制御
信号Ｃ303 〜ＣM-1 ，Ｃ404 〜ＣN-1 によって制御され
るスイッチＳ303 〜ＳM-1 およびＳ404 〜ＳN-1 によっ
て第２の電源端子５０に共通に接続されている。
【００３１】さらにトランジスタＱ304 〜ＱM およびＱ
405 〜ＱN のエミッタも第２の電源端子５０に共通に接
続されているためＶBE＝０となり、トランジスタＱ306
〜ＱM およびＱ408 〜ＱN にはコレクタ電流が流れな
い。
405 〜ＱN のエミッタも第２の電源端子５０に共通に接
続されているためＶBE＝０となり、トランジスタＱ306
〜ＱM およびＱ408 〜ＱN にはコレクタ電流が流れな
い。
【００３２】今、入力端子Ｉｉｎに電流Ｉ0 が流れてい
るとすると、トランジスタＱ101 〜Ｑ102 にはそれぞれ
Ｉ0 ／２の電流が流れる。同様にトランジスタＱ201 も
トランジスタＱ101 とＶBEが等しいのでそれぞれＩ0 ／
２の電流が流れる。次に、このトランジスタＱ201 のコ
レクタ電流Ｉ0 ／２がトランジスタＱ301〜Ｑ303 に流
れる。また、トランジスタＱ301 〜Ｑ303 はＶBEが等し
いので同じコレクタ電流が流れるため、トランジスタＱ
301 〜Ｑ303 にはそれぞれ（Ｉ0 ／２）×（１／３）＝
Ｉ0 ／６のコレクタ電流が流れる。
るとすると、トランジスタＱ101 〜Ｑ102 にはそれぞれ
Ｉ0 ／２の電流が流れる。同様にトランジスタＱ201 も
トランジスタＱ101 とＶBEが等しいのでそれぞれＩ0 ／
２の電流が流れる。次に、このトランジスタＱ201 のコ
レクタ電流Ｉ0 ／２がトランジスタＱ301〜Ｑ303 に流
れる。また、トランジスタＱ301 〜Ｑ303 はＶBEが等し
いので同じコレクタ電流が流れるため、トランジスタＱ
301 〜Ｑ303 にはそれぞれ（Ｉ0 ／２）×（１／３）＝
Ｉ0 ／６のコレクタ電流が流れる。
【００３３】同様に、トランジスタＱ401 〜Ｑ404 もト
ランジスタＱ301 とＶBEが等しいのでそれぞれのコレク
タにＩ0 ／６の電流が流れる。
ランジスタＱ301 とＶBEが等しいのでそれぞれのコレク
タにＩ0 ／６の電流が流れる。
【００３４】よって出力端子Ｉｏｕｔに流れる電流はト
ランジスタＱ401 〜Ｑ403 のコレクタ電流の和即ち、４
Ｉ0 ／６となり入力電流に対して整数倍ではない任意の
電流を得ることができる。
ランジスタＱ401 〜Ｑ403 のコレクタ電流の和即ち、４
Ｉ0 ／６となり入力電流に対して整数倍ではない任意の
電流を得ることができる。
【００３５】このように、本実施例によれば、制御信号
Ｃ101 〜ＣK-1 ，Ｃ201 〜ＣL-1 ，Ｃ301 〜ＣM-1 ，Ｃ
401 〜ＣN-1 によりトランジスタＱ101 〜ＱK ，Ｑ201
〜ＱL のベースを入力端子Ｉｉｎ又は第１の電源端子４
０のいずれかを選択することによってカレントミラー回
路を構成するトランジスタの数を任意に選択し、入力電
流に対して出力電流を多様に可変できるという特性をも
っている。
Ｃ101 〜ＣK-1 ，Ｃ201 〜ＣL-1 ，Ｃ301 〜ＣM-1 ，Ｃ
401 〜ＣN-1 によりトランジスタＱ101 〜ＱK ，Ｑ201
〜ＱL のベースを入力端子Ｉｉｎ又は第１の電源端子４
０のいずれかを選択することによってカレントミラー回
路を構成するトランジスタの数を任意に選択し、入力電
流に対して出力電流を多様に可変できるという特性をも
っている。
【００３６】次に本発明の第２実施例について説明す
る。
る。
【００３７】図２は、本発明の第２の実施例の電流可変
回路の回路図である。機能は図１に示したものと同様で
あるが、各トランジスタのエミッタと第１あるいは第２
の電源端子４０，５０との間にエミッタ抵抗Ｒ101 〜Ｒ
K ，Ｒ201 〜ＲL ，Ｒ301 〜ＲM およびＲ401 〜ＲN を
挿入している。本実施例では前記エミッタ抵抗により負
帰還がかかるため、より安定した出力電流を得ることが
できるという特徴をもっている。
回路の回路図である。機能は図１に示したものと同様で
あるが、各トランジスタのエミッタと第１あるいは第２
の電源端子４０，５０との間にエミッタ抵抗Ｒ101 〜Ｒ
K ，Ｒ201 〜ＲL ，Ｒ301 〜ＲM およびＲ401 〜ＲN を
挿入している。本実施例では前記エミッタ抵抗により負
帰還がかかるため、より安定した出力電流を得ることが
できるという特徴をもっている。
【００３８】
【発明の効果】以上説明したように、本発明の電流可変
回路は、カレントミラー対の入力側及び出力側に用いら
れるトランジスタをそれぞれ複数個具備し、これを選択
して第１のカレントミラー回路を構成し、さらに第１の
カレントミラー回路を構成するトランジスタと反対の極
性のトランジスタをカレントミラー対の電流入力側及び
電流出力側にそれぞれ複数個具備し、これを選択して第
２のカレントミラー回路を構成し、入力電流を第１のカ
レントミラー回路によって可変し、さらに第１のカレン
トミラー回路の出力電流を第２のカレントミラー回路に
よって可変し入力するため、多様な出力電流値を最小限
の素子占有面積で得ることができるという効果を有して
いる。
回路は、カレントミラー対の入力側及び出力側に用いら
れるトランジスタをそれぞれ複数個具備し、これを選択
して第１のカレントミラー回路を構成し、さらに第１の
カレントミラー回路を構成するトランジスタと反対の極
性のトランジスタをカレントミラー対の電流入力側及び
電流出力側にそれぞれ複数個具備し、これを選択して第
２のカレントミラー回路を構成し、入力電流を第１のカ
レントミラー回路によって可変し、さらに第１のカレン
トミラー回路の出力電流を第２のカレントミラー回路に
よって可変し入力するため、多様な出力電流値を最小限
の素子占有面積で得ることができるという効果を有して
いる。
【図１】本発明の第１の実施例を示す電流可変回路の回
路図である。
路図である。
【図２】本発明の第２の実施例を示す電流可変回路の回
路図である。
路図である。
【図３】従来の電流可変回路の一例を示す回路図であ
る。
る。
１ 電流可変回路 １０ 第１のカレントミラー回路 ２０ 第２のカレントミラー回路 ３０ 制御回路 ４０ 第１の電源端子 ５０ 第２の電源端子 Ｉｉｎ 入力端子 Ｉｏｕｔ 出力端子 Ｉｉｎ１ 第１の電流入力端 Ｉｏｕｔ１ 第１の電流出力端 Ｉｉｎ２ 第２の電流入力端 Ｉｏｕｔ２ 第２の電流出力端 Ｑ101 〜ＱK ，Ｑ201 〜ＱL 第１の極性のバイポー
ラトランジスタ Ｑ101 〜ＱK 第１のバイポーラトランジスタ群 Ｑ201 〜ＱL 第２のバイポーラトランジスタ群 Ｑ301 〜ＱM ，Ｑ401 〜ＱN 第２の極性のバイポー
ラトランジスタ Ｑ301 〜ＱM 第３のバイポーラトランジスタ群 Ｑ401 〜ＱN 第４のバイポーラトランジスタ群 Ｃ101 〜ＣK-1 ，Ｃ201 〜ＣL-1 ，Ｃ301 〜ＣM-1 ，Ｃ
401 〜ＣN-1 制御信号 Ｓ101 〜ＳK-1 ，Ｓ201 〜ＳL-1 ，Ｓ301 〜ＳM-1 ，Ｓ
401 〜ＳN-1 スイッチ Ｑ101 〜ＱK , Ｑ201 〜ＱL ，Ｑ301 〜ＱM ，Ｑ401 〜
ＱN 抵抗
ラトランジスタ Ｑ101 〜ＱK 第１のバイポーラトランジスタ群 Ｑ201 〜ＱL 第２のバイポーラトランジスタ群 Ｑ301 〜ＱM ，Ｑ401 〜ＱN 第２の極性のバイポー
ラトランジスタ Ｑ301 〜ＱM 第３のバイポーラトランジスタ群 Ｑ401 〜ＱN 第４のバイポーラトランジスタ群 Ｃ101 〜ＣK-1 ，Ｃ201 〜ＣL-1 ，Ｃ301 〜ＣM-1 ，Ｃ
401 〜ＣN-1 制御信号 Ｓ101 〜ＳK-1 ，Ｓ201 〜ＳL-1 ，Ｓ301 〜ＳM-1 ，Ｓ
401 〜ＳN-1 スイッチ Ｑ101 〜ＱK , Ｑ201 〜ＱL ，Ｑ301 〜ＱM ，Ｑ401 〜
ＱN 抵抗
Claims (5)
- 【請求項１】 外部から入力信号を与える入力端子と、
外部へ信号を出力する出力端子と、入出力電流比の制御
手段と、第１の電流入力端と第１の電流出力端とを有し
第１の極性のバイポーラトランジスタで構成された第１
のカレントミラー回路と、第２の電流入力端と第２の電
流出力端とを有し第２の極性のバイポーラトランジスタ
で構成された第２のカレントミラー回路とを備え、前記
入力端子と前記第１の電流入力端を接続し、前記第１の
電流出力端を前記第２の電流入力端に接続するとともに
前記第２の電流出力端を前記出力端子に接続して構成す
ることを特徴とする電流可変回路。 - 【請求項２】 前記第１のカレントミラー回路は、エミ
ッタを第１の電源端子に、コレクタを前記第１の電流入
力端に共通接続する第１のバイポーラトランジスタ群
と、エミッタを第１の電源端子に、コレクタを前記第１
の電流出力端に共通接続する第２のバイポーラトランジ
スタ群とからなり、前記第１のバイポーラトランジスタ
群の初段のバイポーラトランジスタのベースとコレクタ
と前記第２のバイポーラトランジスタ群の初段のバイポ
ーラトランジスタのベースとを接続するとともに、前記
第１および前記第２のバイポーラトランジスタ群のう
ち、初段のバイポーラトランジスタ以外のバイポーラト
ランジスタ群のベースを前記第１の電源端子または前記
第１の電流入力端のどちらか一方に選択接続することが
それぞれ単独に設定できる前記入出力電流比の制御手段
を備えることを特徴とする請求項１に記載の電流可変回
路。 - 【請求項３】 前記第２のカレントミラー回路は、エミ
ッタを第２の電源端子に、コレクタを前記第２の電流入
力端に共通接続する第３のバイポーラトランジスタ群
と、エミッタを第２の電源端子に、コレクタを前記第２
の電流出力端に共通接続する第４のバイポーラトランジ
スタ群とからなり、前記第３のバイポーラトランジスタ
群の初段のバイポーラトランジスタのベースとコレクタ
と前記第４のトランジスタ群の初段のバイポーラトラン
ジスタのベースとを接続するとともに、前記第３と前記
第４のバイポーラトランジスタ群のうち、初段のバイポ
ーラトランジスタ以外のバイポーラトランジスタ群のベ
ースを前記第２の電源端子または前記第２の電流入力端
のどちらか一方に選択接続することがそれぞれ単独に設
定できる前記入出力電流比の制御手段を備えることを特
徴とする請求項１に記載の電流可変回路。 - 【請求項４】 前記第１のカレントミラー回路は、エミ
ッタがそれぞれ抵抗を介して前記第１の電源端子に接続
されることを特徴とする請求項１に記載の電流可変回
路。 - 【請求項５】 前記第２のカレントミラー回路は、エミ
ッタがそれぞれ抵抗を介して前記第２の電源端子に接続
されることを特徴とする請求項１に記載の電流可変回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184877A JPH0629758A (ja) | 1992-07-13 | 1992-07-13 | 電流可変回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184877A JPH0629758A (ja) | 1992-07-13 | 1992-07-13 | 電流可変回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629758A true JPH0629758A (ja) | 1994-02-04 |
Family
ID=16160881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4184877A Pending JPH0629758A (ja) | 1992-07-13 | 1992-07-13 | 電流可変回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629758A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807956B2 (en) | 2007-10-18 | 2010-10-05 | Rohm Co., Ltd. | Current detection circuit |
| JP2015171086A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社メガチップス | 電流増幅器 |
| CN118778757A (zh) * | 2024-09-10 | 2024-10-15 | 杭州神络医疗科技有限公司 | 电流源电路以及神经刺激器 |
-
1992
- 1992-07-13 JP JP4184877A patent/JPH0629758A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807956B2 (en) | 2007-10-18 | 2010-10-05 | Rohm Co., Ltd. | Current detection circuit |
| JP2015171086A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社メガチップス | 電流増幅器 |
| CN118778757A (zh) * | 2024-09-10 | 2024-10-15 | 杭州神络医疗科技有限公司 | 电流源电路以及神经刺激器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6238894B2 (ja) | ||
| US4379268A (en) | Differential amplifier circuit | |
| JPH08102628A (ja) | 差動増幅回路 | |
| JPH05121973A (ja) | 増幅器 | |
| CN115016581A (zh) | 一种自带启动电路的带隙基准电路结构 | |
| JPH05224761A (ja) | 基準電流ループ | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| JPH0629758A (ja) | 電流可変回路 | |
| US6265909B1 (en) | Three-valued switching circuit | |
| JP2908298B2 (ja) | 可変利得増幅器 | |
| JP3493646B2 (ja) | 帰還型差動増幅回路 | |
| JPH05333950A (ja) | 定電流回路 | |
| JP2001237705A (ja) | 重みづけ定電流源およびｄ−ａ変換器 | |
| JPH0616572B2 (ja) | 半導体回路装置 | |
| JPH1074230A (ja) | 電流乗算・割算回路 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JP2859015B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0418251Y2 (ja) | ||
| JP3312640B2 (ja) | スイッチ回路 | |
| JPH0685563A (ja) | 定電流回路 | |
| JPS61242415A (ja) | ドライバアレ− | |
| JP3391293B2 (ja) | ｎ乗回路 | |
| JPH0614497Y2 (ja) | マルチ定電流源回路 | |
| JPS59191911A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990202 |