JPH06301604A - 記憶再生システム - Google Patents

Abstract

(57)【要約】 【目的】 アドレス情報の大きさに影響されることな
く、比較的小規模な回路でアドレスエラーを検出するこ
とが可能な記憶再生システムを提供する。 【構成】 メモリ１、データレジスタ２、ＥＣＣレジス
タ３、アドレスレジスタ４、ＥＣＣ生成回路５、ＥＣＣ
チェック訂正回路６と、アドレスレジスタ４のアドレス
値からパリティを生成するパリティ生成回路７と、ライ
トデータの反転／非反転を行うＥＯＲ回路８と、ＥＣＣ
チェック訂正回路６でのチェック結果に応じてパリティ
生成回路７からのアドレスパリティを反転させるＥＯＲ
回路１０と、アドレスパリティに応じてリードデータの
反転／非反転を行うＥＯＲ回路９とを備え、アドレスパ
リティに応じてライトデータに反転／非反転を施してメ
モリ１に書込み、読み出し時には、アドレスパリティお
よびＥＣＣチェック結果に応じて反転／非反転を施すこ
とでアドレスエラーの検証を行う記憶再生システムであ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記憶再生技術に関し、
特に、半導体メモリを用いた記憶装置などにおける動作
の信頼性向上に有効な技術に関する。

【０００２】

【従来の技術】たとえば、半導体メモリ素子を記憶媒体
とする記憶装置などでは、データの入出力に伴うアドレ
スの検証が動作の信頼性を向上させるなどの観点から重
要となる。従来、このようなアドレスの検証技術として
は、たとえば、特開昭５５−８６１７号公報に開示され
た技術が知られている。すなわち、当該技術では、エラ
ー訂正符号の生成時にアドレス情報と格納データとを組
にしてエラー訂正符号を生成し、データの読み出し時に
アドレス情報に対応したエラーが存在することを検出し
てアドレスエラーを通知するものである。

【０００３】

【発明が解決しようとする課題】上記従来技術では、ア
ドレス情報と格納データを組にしてエラー訂正符号を生
成しているが、アドレス情報の一部のみを使用した場合
には、メモリの全アドレス空間に対してアドレスエラー
を検出することはできない。すなわち、メモリの全アド
レス空間に対してアドレスエラーを検出する必要がある
場合には、アドレス情報の全部を使用してエラー訂正符
号を生成しなければならない。

【０００４】このため、アドレスエラーを検出するため
の論理回路の規模がアドレス情報の大きさに比例して増
大する、という問題がある。

【０００５】本発明の目的は、アドレス情報の大きさに
影響されることなく、比較的小規模な回路でアドレスエ
ラーを検出することが可能な記憶再生技術を提供するこ
とにある。

【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【０００８】すなわち、本発明は、メモリと、このメモ
リに対する入出力データを一時的に保持するデータレジ
スタと、アクセスするメモリのアドレスを一時的に保持
するアドレスレジスタと、入出力データに対するエラー
訂正符号を生成するエラー訂正符号生成回路と、生成さ
れたエラー訂正符号を一時的に保持するエラー訂正符号
レジスタと、エラー訂正符号に基づいて入出力データに
おけるエラーのチェックおよび訂正を行うエラーチェッ
ク訂正回路とを含む記憶再生システムにおいて、アクセ
スするメモリのアドレスのパリティを生成するパリティ
生成手段と、パリティおよびエラーチェック訂正回路に
おける処理結果の少なくとも一方に基づいて入出力デー
タの反転操作または非反転操作を行うデータ反転手段と
を設け、エラーチェック訂正回路から出力されるチェッ
ク結果とアクセスしたメモリのアドレスのパリティ値か
らアドレスのエラーを検出するものである。

【０００９】

【作用】上記した本発明の記憶再生システムは、一例と
して以下のように作用する。

【００１０】まず、書込みに際しては、データからエラ
ー訂正符号を生成した後に、当該データの書込みアドレ
ス情報から生成したパリティの値に応じて、当該データ
の一部または全部に反転操作または非反転操作を施し、
エラー訂正符号とともにメモリに書き込む。

【００１１】この時に、生成するパリティは、奇数パリ
ティまたは偶数パリティのいずれでも問題はない。ま
た、データの特定の一部分のみを反転させる場合は、当
該反転部分のビット数がエラー訂正符号によるエラー訂
正能力を越えた値でなければならない。

【００１２】このような書込み操作によってメモリ中に
は、アドレス情報のパリティに対応した非反転データと
反転データが存在する。

【００１３】一方、データの読み出しに際しては、ま
ず、読み出しアドレス情報からパリティを生成し、当該
パリティの値に応じて、読み出したデータに対して反転
操作または非反転操作を施した後、当該データとともに
読み出されたエラー訂正符号を用いてエラーチェックを
実行する。この時、エラーが無ければそのままデータを
出力し、エラー訂正符号で訂正可能な誤りであれば、読
み出したデータの誤りとして訂正する。また、訂正不能
であれば、無条件で当該データの反転操作を行い、再
度、エラー訂正符号を用いてエラーチェックを実行す
る。その結果、データの誤りが検出できない場合には、
アドレス異常が検出されたことになる。また、データの
誤りを検出した時は、訂正不能なデータの誤りが検出さ
れたことになる。

【００１４】このように、本発明では、アドレス情報の
パリティと、データのエラー訂正符号によるエラーチェ
ック結果から、ノイズなどに起因するアドレスの１ビッ
トエラーを検出でき、アドレス情報の増加に伴って必要
以上に回路規模を大きくする必要がない。

【００１５】また、データの読み出しに際して、当該デ
ータから反転データおよび非反転データを同時に生成
し、エラー訂正符号を用いた上述のエラーチェックを並
行して実行すれば、データエラー、アドレスエラーの一
層の高速化を図ることができる。

【００１６】

【実施例】以下、図面を参照しながら、本発明の一実施
例である記憶再生システムについて詳細に説明する。

【００１７】図１は本実施例の記憶再生システムの構成
の一例を示すブロック図であり、図２は、その作用の一
例を示す概念図である。また、図３および図４は、その
作用の一例を示すフローチャートである。

【００１８】本実施例の記憶再生システムは、たとえ
ば、半導体メモリなどの記憶媒体からなるメモリ１と、
このメモリ１に対して入出力されるデータが格納される
データレジスタ２と、当該データレジスタ２に格納され
たデータから生成され、当該データとともにメモリ１に
入出力されるエラー訂正符号（ＥＣＣ：Error Correcti
ng Code ）を保持するＥＣＣレジスタ３と、メモリ１に
おける目的のデータのリード／ライトアドレスが設定さ
れるアドレスレジスタ４とを備えている。

【００１９】ＥＣＣレジスタ３には、データレジスタ２
にセットされるライトデータからエラー訂正符号を生成
するＥＣＣ生成回路５および、データレジスタ２および
ＥＣＣレジスタ３を介してメモリ１から読み出されるリ
ードデータと、当該リードデータに対応したエラー訂正
符号とによって当該リードデータのエラーチェックおよ
びエラー訂正を実行するＥＣＣチェック訂正回路６が接
続されている。

【００２０】この場合、アドレスレジスタ４のメモリ１
に対する出力側には、当該アドレスレジスタ４に設定さ
れたアドレスからパリティを生成するパリティ生成回路
７が接続され、さらに、このパリティ生成回路７からの
出力は、データレジスタ２に対するライトデータの入出
力経路に介設されたＥＯＲ（排他的論理和）回路８の一
方の入力となっている。そして、ライトデータはＥＯＲ
回路８を通過する際に、アドレスレジスタ４にセットさ
れたライトアドレスのパリティに応じて、反転または非
反転処理され、データレジスタ２に保持される。

【００２１】また、パリティ生成回路７から出力される
アドレスパリティは、ＥＯＲ回路１０を介して、データ
レジスタ２からＥＣＣチェック訂正回路６に至るリード
データの経路に介設されたＥＯＲ回路９の入力となって
いる。ＥＯＲ回路１０におけるアドレスパリティの他方
の入力端子には、ＥＣＣチェック訂正回路６においてＥ
ＣＣによる訂正不能が検出された時に出力されるパリテ
ィ反転信号が入力されており、ＥＯＲ回路９におけるリ
ードデータの反転操作が通常のアドレスパリティによる
反転と逆になるように動作する。

【００２２】以下、本実施例の作用の一例について説明
する。

【００２３】メモリ１へのデータの書込みは、次のよう
にして行われる。まず、アドレスレジスタ４にセットさ
れたメモリアドレスからパリティ生成回路７にてアドレ
スパリティを生成する。次に、このアドレスパリティと
ライトデータをＥＯＲ回路８で演算し、当該アドレスパ
リティに応じたライトデータの反転操作または非反転操
作（例えば、パリティ＝１：反転、パリティ＝０：非反
転）を実行した後、データレジスタ２へセットする。同
時に、ＥＣＣ生成回路５は、反転または非反転操作を受
ける前のライトデータのＥＣＣを生成し、ＥＣＣレジス
タ３にセットする。その後、アドレスレジスタ４で指示
されるメモリ１のアドレスへデータレジスタ２にセット
されているライトデータおよびＥＣＣレジスタ３にセッ
トされているＥＣＣを対にして書き込む。以上のような
データ書込み動作を、図３のフローチャートに示す。

【００２４】一方、メモリ１からのデータの読み出しは
次のようにして行われる。まず、アドレスレジスタ４に
セットされているリードアドレスで指示されるメモリ１
のアドレスから、データおよび対応するＥＣＣを読み出
してデータレジスタ２およびＥＣＣレジスタ３にそれぞ
れ格納した後、パリティ生成回路７にて生成されたリー
ドアドレスのパリティとデータをＥＯＲ回路９で演算
し、データの反転または非反転処理をした後、ＥＣＣチ
ェック訂正回路６でデータのチェックおよび訂正処理を
行い、リードデータを得る。

【００２５】アドレスエラーまたはデータエラーの検出
は、メモリ１からのデータの読み出し時に、ＥＣＣチェ
ック訂正回路６で行われる。メモリ１の中に格納される
データは、図２に例示されるように、アドレスのパリテ
ィに対応した反転または非反転状態で記憶されている。
アドレスエラーの検出は、この状態で、例えば、リード
アドレス“０１１”に１ビットエラーが発生したと仮定
すると、誤ったアドレス値としては、“１１１”，“０
０１”，“０１０”の三通りの場合があり、読み出しデ
ータは、この三つのアドレスの中の一つから読み出され
る。

【００２６】この三通りの誤ったアドレスに対応して読
み出されるデータは、図２に例示されるようにいずれも
非反転データであるが、アドレスレジスタ４にセットさ
れたデータの正しいリードアドレス“０１１”のパリテ
ィの値に従い、ＥＯＲ回路９で反転処理され、ＥＣＣチ
ェック訂正回路６で、エラーのチェックが行われる。

【００２７】このチェックの結果、ＥＣＣの訂正不能な
エラーが検出された場合、パリティ反転信号がＥＯＲ回
路１０へ出力され、ＥＯＲ回路９に入力されるパリティ
を反転させる。このパリティの反転により、前記の誤っ
た三つのアドレスのいずれかから読み出されたデータ
は、再び反転され、ＥＣＣチェック訂正回路６で再びチ
ェックされる。この二回目のチェックの結果、データの
エラーが検出されない場合は、アドレスの１ビットエラ
ーが検出されたことになり、アドレスエラーを出力す
る。また、この時、他のデータエラーが検出された場合
は、データ自体の訂正不能なエラーを検出したことにな
り、データエラーを出力する。以上のデータ読み出し動
作を、図４のフローチャートに示す。

【００２８】また、書込み時におけるアドレスのエラー
は、メモリ１の中でアドレスのパリティと、当該アドレ
スで読み出されるデータの反転または非反転状態が一致
しないため、読み出し時に検出することができる。

【００２９】データエラーの検出は、一般的なＥＣＣの
検出方法によって検出できることはいうまでもない。

【００３０】このように、本実施例の記憶再生システム
によれば、比較的小規模な回路構成でメモリ１のアドレ
スの１ビットエラーを検出することができる。また、従
来技術のように、アドレス情報とデータを組にしてＥＣ
Ｃを生成する必要がないので、一般の汎用的な３２ビッ
ト、６４ビット、１２８ビットというようなデータ長に
対してのＥＣＣ生成／訂正回路を用いてアドレスのエラ
ーを検出することができる。さらに、データ長に対して
アドレス長が比較的長い場合でも、ＥＣＣ生成／訂正回
路を簡略化することができる。

【００３１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００３２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００３３】本発明の記憶再生システムによれば、アド
レス情報の大きさに影響されることなく、比較的小規模
な回路でアドレスエラーを検出することができる、とい
う効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例である記憶再生システムの構
成の一例を示すブロック図である。

【図２】その作用の一例を示す概念図である。

【図３】その作用の一例を示すフローチャートである。

【図４】その作用の一例を示すフローチャートである。

【符号の説明】

１ メモリ ２ データレジスタ ３ ＥＣＣレジスタ ４ アドレスレジスタ ５ ＥＣＣ生成回路 ６ ＥＣＣチェック訂正回路 ７ パリティ生成回路（パリティ生成手段） ８ ＥＯＲ回路（データ反転手段） ９ ＥＯＲ回路（データ反転手段） １０ ＥＯＲ回路（データ反転手段）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリと、このメモリに対する入出力デ
   ータを一時的に保持するデータレジスタと、アクセスす
   る前記メモリのアドレスを一時的に保持するアドレスレ
   ジスタと、前記入出力データに対するエラー訂正符号を
   生成するエラー訂正符号生成回路と、生成された前記エ
   ラー訂正符号を一時的に保持するエラー訂正符号レジス
   タと、前記エラー訂正符号に基づいて前記入出力データ
   におけるエラーのチェックおよび訂正を行うエラーチェ
   ック訂正回路とを含む記憶再生システムであって、アク
   セスする前記メモリのアドレスのパリティを生成するパ
   リティ生成手段と、前記パリティおよび前記エラーチェ
   ック訂正回路における処理結果の少なくとも一方に基づ
   いて前記入出力データの反転操作または非反転操作を行
   うデータ反転手段とを備え、前記エラーチェック訂正回
   路から出力されるチェック結果とアクセスした前記メモ
   リのアドレスのパリティ値から前記アドレスのエラーを
   検出することを特徴とする記憶再生システム。