JPH06301643A - バス調停回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 並列処理形マルチプロセッサシステムにおけ
る割込み完全分散形のバス調停回路に関するものであ
り、並列処理形構成のシステムにおいて、割込み処理を
均等的に分散できるようにして負荷に偏りが生じないよ
うにすることを目的とする。 【構成】 バス・アクセスの競合を調停するために各プ
ロセッサのバス調停回路であって、ＣＰＵ３１からの制
御信号等を解読してバス獲得を依頼するバス・リクエス
ト信号と、通常バス・アクセスか割込みバス・アクセス
かを判別するバス・アクセス判別信号とを生成する解読
部３２と、バス・リクエスト信号を受信するとバス３６
に対してバス獲得のためのバス調停を実行するバス調停
部３３と、バス・アクセス判別信号に基づいて、割込み
バス・アクセス用プライオリティ・ビットをセット／リ
セットする割込みバス・アクセス管理部３４と、通常バ
スアクセス用プライオリティ・ビットをセット／リセッ
トする通常バス・アクセス管理部３５とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は並列処理形マルチプロセ
ッサ構成のシステムにおいてスレーブのＩ／Ｏボード等
から上がって来る割込み要求を各プロセッサに均等的に
分散させて処理する割込み完全分散形のバス調停回路に
関するものである。

【０００２】並列処理形マルチプロセッサ構成をとる装
置として例えば無線通信用の各種制御装置があるが、こ
れらの制御装置では、スレーブのＩ／Ｏボード等から上
がって来る割込み要求を各プロセッサに均等的に分散さ
せて処理することにより、各プロセッサに加わる負荷を
均等的に分散できることが望ましい。

【０００３】プロセッサが割込み要求に応答してその割
込み処理を起動するためには、共通バス上のスレーブの
Ｉ／Ｏボード等から割込みベクターを獲得する必要があ
る。したがって、上述のように各プロセッサの負荷の均
等分散を実現するためには、マルチプロセッサ構成シス
テムの各プロセッサが共通バス上のＩ／Ｏボード等から
割込みベクターを均等に獲得できることが必要とされ
る。

【０００４】

【従来の技術】図６には並列処理形マルチプロセッサ・
システムの構成例が示される。図示するように、共通バ
ス２０に複数のプロセッサとスレーブのメモリやＩ／Ｏ
ボード等が接続された構成となっている。

【０００５】このシステムでは、例えばＩ／Ｏボードか
ら割込み要求が発生すると、この割込み要求は共通バス
２０を介して各プロセッサに伝えられる。この割込み要
求を処理するプロセッサは一つであるが、そのプロセッ
サが割込み要求に応答して割込み処理を起動するために
は、共通バス２０を介して当該Ｉ／Ｏボードから割込み
ベクターを獲得しなければならないので、共通バスの使
用権を獲得する必要がある。しかし複数のプロセッサが
同時に共通バス２０を使用することはできないので、他
のプロセッサと競合しないように共通バス使用のための
調停を行う必要があり、各プロセッサはバス調停回路を
備えている。

【０００６】図７にはこのバス調停回路の動作フローが
示される。各プロセッサは、割込み要求等に基づいて共
通バス使用要求が発生すると、共通バスが使用終了で開
放されるのを待って、自パネルＩＤ（識別番号）とＡＣ
（acquisition)信号を共通バスに送出し、他のプロセッ
サと競合しないようにバス使用の調停を行う。

【０００７】ここで、各プロセッサから共通バスへの自
パネルＩＤの送出は負論理のワイヤードＯＲ回路を介し
てなされる。よって、共通バスに載せられるＩＤは、複
数のプロセッサが同時に共通バスに自パネルＩＤを送出
している場合でも、それらのプロセッサのうち最も値が
大きいＩＤを送出しているプロセッサのＩＤとなる。す
なわち、各プロセッサのＩＤは値の大きいものが優先さ
れて共通バスに載せられる。

【０００８】したがって、共通バス上のＩＤが自パネル
ＩＤと一致した場合には、そのプロセッサはＩＤ値が最
も大きくバス獲得の権利が最優先にあるものであるか
ら、共通バスが獲得できたものとして共通バスの使用を
開始する。

【０００９】一方、不一致の場合には、共通バス上のＩ
Ｄが自パネルＩＤよりも大きければ他のプロセッサにバ
ス獲得の権利があるものであるから、現時点でのバス獲
得は断念して、次の調停時にバス獲得を可能にするため
にプライオリティ・ビットをセットしてウェイトし、共
通バスの使用終了を持って再びバス調停を行う。

【００１０】ここで、このプライオリティ・ビットは自
パネルＩＤの最上位ビットの一桁上にセットされるよう
になっており、したがってプライオリティ・ビットがセ
ットされたＩＤは、それがセットされていないＩＤより
も値が大きくなってバス獲得の優先権が高くなるもので
ある。

【００１１】また、不一致の場合において共通バス上の
ＩＤよりも自パネルＩＤの方が大きければ、現時点にお
いて共通バスを他のプロセッサが使用中であると考えら
れるから、そのままウェイトし、共通バスの使用終了を
待って再びバス調停を行う。

【００１２】

【発明が解決しようとする課題】以上ではＩ／Ｏ等から
の割込み要求に対して割込みベクターを獲得するために
共通バスにアクセスする場合について述べたが、共通バ
スへのアクセスはこの割込みに起因するものの他に、通
常時におけるメモリ間とのアクセスなどのための通常の
共通バス・アクセスの場合もある。上述した従来技術で
は、この通常の共通バス・アクセスの場合も割込みに起
因する共通バス・アクセスの場合も区別なく同じプライ
オリティ・ビットを使用して、共通バスの使用が各プロ
セッサに均等的に割り振られるようにしている。

【００１３】したがって、あるプロセッサが割込みベク
ターを獲得するために共通バス調停を行い、バスが獲得
できずにプライオリティ・ビットをセットしたが、この
割込みの共通バス・アクセスに続いて通常の共通バス・
アクセスが発生したような場合に、そのプロセッサがそ
の通常の共通バス・アクセスで共通バスを獲得してしま
うと、割込みの共通バス・アクセス用にセットしたプラ
イオリティ・ビットがリセットされてしまう。このため
次回以降において割込みベクター獲得のために共通バス
・アクセスが生じても、プライオリティ・ビットがセッ
トされていないため、共通バスを獲得できる可能性が小
さくなってしまう。

【００１４】この結果、ソフトウェアの走行状態等によ
っては、割込みベクターの獲得の可能性に偏りが生じ
て、各プロセッサへの割込み処理の均等的な分散が保証
されなくなり、プロセッサに加わる負荷が個々のプロセ
ッサによって偏ってしまう。

【００１５】本発明は上述の問題点に鑑みてなされたも
のであり、その目的とするところは、並列処理形マルチ
プロセッサ構成のシステムにおいて、割込み処理を各プ
ロセッサに均等的に分散できるようにして個々のプロセ
ッサによって加わる負荷に偏りが生じないようにするこ
とにある。

【００１６】

【課題を解決するための手段】図１は本発明に係る原理
説明図である。上述の課題を解決するために、本発明に
おいては、並列処理形マルチプロセッサ・システムにお
いてバス・アクセスの競合を調停するために各プロセッ
サに備えられたバス調停回路であって、ＣＰＵ３１から
の制御信号等を解読してその解読結果に基づいてバス獲
得を依頼するバス・リクエスト信号とバス・アクセスが
通常バス・アクセスか割込みバス・アクセスかを判別す
るバス・アクセス判別信号とを生成する解読部３２と、
バス・リクエスト信号を受信するとバス３６に対してバ
ス獲得のためのバス調停をプライオリティ・ビットを適
宜行使しつつ実行するバス調停部３３と、バス・アクセ
ス判別信号に基づいて割込みバス・アクセスに関して割
込みバス・アクセス用プライオリティ・ビットをセット
／リセットする割込みバス・アクセス管理部３４と、バ
ス・アクセス判別信号に基づいて通常バス・アクセスに
関して通常バスアクセス用プライオリティ・ビットをセ
ット／リセットする通常バス・アクセス管理部３５とを
備えたバス調停回路が提供される。

【００１７】上述のバス調停回路において、割込みバス
・アクセス管理部３４は、割込みバス・アクセスによる
バス獲得が失敗したときに割込みバス・アクセス用プラ
イオリティ・ビットをセットし、成功したときにリセッ
トするよう構成し、通常バス・アクセス管理部３５は、
通常バス・アクセスによるバス獲得が失敗したときに通
常バス・アクセス用プライオリティ・ビットをセット
し、成功したときにリセットするよう構成することがで
きる。

【００１８】また上述のバス調停回路において、割込み
バス・アクセス管理部３４は、割込みバス・アクセスに
対してバス３６からＡＣＫ信号を受信したことを条件に
して割込みバス・アクセス用プライオリティ・ビットを
リセットするように構成することができる。

【００１９】また上述のバス調停回路において、ＣＰＵ
３１からの制御信号等に基づいて割込みバス・アクセス
の割込み応答レベルを解読する割込みレベルデコーダ
と、割込みレベルデコーダからの割込み応答レベルとバ
ス上の割込み信号の割込み応答レベルとを比較する比較
部とを備え、割込みバス・アクセス管理部３４は比較部
の比較結果が一致したことを条件にして割込みバス・ア
クセス用プライオリティ・ビットをリセットするように
構成することができる。

【００２０】また本発明においては、並列処理形マルチ
プロセッサ・システムにおいてバス・アクセスの競合を
調停するバス調停方法であって、バス獲得のための機会
を均等化するためのプライオリティ・ビットの管理を、
スレーブボートからの割込み要求に対する割込みバス・
アクセスに際して行使する割込みプライオリティ・ビッ
トと、通常のバス・アクセスに際して行使する通常プラ
イオリティ・ビットとに分けて別々に行うことを特徴と
するバス調停方法が提供される。

【００２１】

【作用】解読部３２はＣＰＵ３１からの制御信号等を解
読してその解読結果に基づいてバス獲得を依頼するバス
・リクエスト信号とバス・アクセスが通常バス・アクセ
スか割込みバス・アクセスかを判別するバス・アクセス
判別信号とを生成する。バス調停部３３は、解読部３２
からバス・リクエスト信号を受信すると、バス３６に対
してバス獲得のためのバス調停をプライオリティ・ビッ
トを適宜行使しつつ実行する。

【００２２】その際、割込みバス・アクセス管理部３４
はバス・アクセス判別信号が割込みバス・アクセスを示
すものであれば、割込みバス・アクセス用プライオリテ
ィ・ビットを、例えば割込みバス・アクセスによるバス
獲得が失敗したときにセットし、成功したときにリセッ
トする。

【００２３】同様に、通常バス・アクセス管理部３５は
バス・アクセス判別信号が通常バス・アクセスを示すも
のであれば、通常バスアクセス用プライオリティ・ビッ
トを、例えば通常バス・アクセスによるバス獲得が失敗
したときにセットし、成功したときにリセットする。

【００２４】このようにすることで、バス獲得のための
機会を均等化するためのプライオリティ・ビットの管理
を、スレーブボートからの割込み要求に対する割込みバ
ス・アクセスに際して行使する割込みプライオリティ・
ビットと、通常のバス・アクセスに際して行使する通常
プライオリティ・ビットとに分けて別々に行うことがで
き、これによりスレーブボードからの割込み要求に対し
ての各プロセッサのバス獲得の機会を通常バス・アクセ
スの有無にかかわりなく均等的に分散させることがで
き、各プロセッサに加わる負荷が均等的に分散される。

【００２５】また、割込みバス・アクセス管理部３４
が、割込みバス・アクセスに対してバス３６からＡＣＫ
信号を受信したことを条件にして割込みバス・アクセス
用プライオリティ・ビットをリセットするように構成す
れば、ソフトウェア走行状態の相違等によって割込み要
求に対してのバス調停部の起動が他のプロセッサよりも
遅れた場合でも、当該プロセッサが割込み処理を実行し
ないと割込みバス・アクセス用プライオリティ・ビット
がリセットされないので、割込み分散が一層厳密に実現
される。

【００２６】また割込みバス・アクセス管理部３４が、
比較部の比較結果が一致したことを条件にして割込みバ
ス・アクセス用プライオリティ・ビットをリセットする
ように構成することによっても、ソフトウェア走行状態
の相違等によって割込み要求に対してのバス調停部の起
動が他のプロセッサよりも遅れた場合でも、他のプロセ
ッサに割込み処理が渡されてバス上の割込み信号がＯＦ
Ｆとなっているときには、割込みバス・アクセス用プラ
イオリティ・ビットがリセットされないので、割込み分
散が一層厳密に実現される。

【００２７】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には、本発明の一実施例としての割込み完全
分散形のバス調停回路が示される。図２において、１は
ＣＰＵ（中央処理装置）である。このＣＰＵ１は共通バ
ス２０上の信号を監視しており、Ｉ／Ｏボード等から割
込み要求に対して割込みベクター獲得のための処理の指
示等を行う。

【００２８】２はデコーダであり、このデコーダ２はＣ
ＰＵ１からのアドレスや制御信号に基づいて後述の共通
バス調停部に対して共通バス獲得を依頼するＢＲ（Bus
Request ）信号を発生したり，その共通バス・アクセス
が通常のバス・アクセスか割みに基づく割込みバス・ア
クセスかを判別する信号を発生する。

【００２９】３は共通バス調停部であり、この共通バス
調停部３はデコーダ２からＢＲ信号を受けると共通バス
２０に対して自パネルＩＤとＡＣ信号を送出して共通バ
ス獲得の調停を実行する回路である。その際、プライオ
リティ信号（ＮＰ信号またはＩＰ信号）が入力されてい
る場合には、自パネルＩＤにプライオリティビットをセ
ットするよう動作する。また共通バス上のＩＤを常に監
視していて、共通バス上のＩＤが自パネルＩＤと一致す
ればＷＩＮ信号を、またそれが自パネル番号よりも大き
ければ＞ＩＤ信号をそれぞれ出力する。またバス獲得に
成功したときにはＢＧ（bus Grant ）信号を、失敗した
ときにはＬＯＳＥ信号をそれぞれ出力する。

【００３０】４は通常バス・アクセス用のプライオリテ
ィ・ビットＮＰを管理するためのフリップフロップ、５
は割込みアクセス用のプライオリティ・ビットＩＰを管
理するためのフリップフロップである。また６〜１４は
ＡＮＤゲート、１５と１６はＯＲゲートである。

【００３１】ここで、通常バス・アクセス信号および＞
ＩＤ信号が入力されるＡＮＤゲート６の出力信号はフリ
ップフロップ４のセット端子Ｓへ、また通常バス・アク
セス信号およびＷＩＮ信号が入力されるＡＮＤゲート７
の出力信号はフリップフロップ４のリセット端子Ｒへそ
れぞれ入力され、通常バス・アクセス信号およびフリッ
プフロップ４の出力信号Ｑが入力されるＡＮＤゲート８
の出力信号は通常バス・アクセス用プライオリティ・ビ
ットＮＰとしてＯＲゲート１５を介して共通バス調停部
３に入力される。

【００３２】また、割込みバス・アクセス信号および＞
ＩＤ信号が入力されるＡＮＤゲート９の出力信号はフリ
ップフロップ５のセット端子Ｓへ、また割込みバス・ア
クセス信号およびＷＩＮ信号が入力されるＡＮＤゲート
１０の出力信号はフリップフロップ５のリセット端子Ｒ
へそれぞれ入力され、割込みバス・アクセス信号および
フリップフロップ５の出力信号Ｑが入力されるＡＮＤゲ
ート１１の出力信号は割込みバス・アクセス用プライオ
リティ・ビットＩＰとしてＯＲゲート１５を介して共通
バス調停部３に入力される。

【００３３】また共通バス２０からのＢＥＲＲ（バス・
エラー）信号および共通バス調停部３からのＢＧ信号が
入力されるＡＮＤゲート１３の出力信号はＯＲゲート１
６を介してＣＰＵ１のＢＥＲＲ端子に入力され、共通バ
ス２０からのＡＣＫ信号および共通バス調停部３からの
ＢＧ信号が入力されるＡＮＤゲート１２の出力信号はＣ
ＰＵ１のＡＣＫ端子に入力される。さらに割込みバス・
アクセス信号および共通バス調停部３からのＬＯＳＥ信
号が入力されるＡＮＤゲート１４の出力信号はＯＲゲー
ト１６を介してＣＰＵ１のＢＥＲＲ端子に入力される。

【００３４】この実施例回路の動作を以下に説明する。
デコーダ２はＣＰＵ１から出力されるアドレスやファン
クションコード等の制御信号をデコードし、それが共通
バス・アクセス要求であると解読した場合には、共通バ
ス調停部３に対してＢＲ信号を送出して当該共通バス調
停部３による共通バス調停を起動する。同時に、デコー
ダ２はその共通バス・アクセス要求が通常バス・アクセ
スなのか割込みバス・アクセスなのかを判定し、判定結
果に応じて該当する側の信号線をアクティブにする。

【００３５】これにより、バス調停を行う場合に、プラ
イオリティ・ビットを使用するときには、そのアクセス
の種類に応じてＮＰまたはＩＰの何れかが選択されて使
用されることになる。この動作を例えばそのアクセスが
割込みバス・アクセスであるものとして以下に説明す
る。

【００３６】いま割込みバス・アクセスがあり、共通バ
ス調停部３がバス調停を起動したが、共通バス上のＩＤ
が自パネルＩＤと不一致であるので、現時点でのバス獲
得を断念したものとする。この場合、共通バス調停部３
からは＞ＩＤ信号が出力される。この結果、ＡＮＤゲー
ト９からセット信号が出力されてフリップフロップ５に
割込みバス・アクセス用のプライオリティ・ビットとし
て“１”がセットされる。この結果、ＡＮＤゲート１１
に割込みバス・アクセス信号が入力されると、同ＡＮＤ
ゲート１１が開かれて、フリップフロップ５の割込みバ
ス・アクセス用プライオリティ・ビットＩＰがＯＲゲー
ト１５を介して共通バス調停部３に入力することが可能
になる。

【００３７】次回の共通バス・アクセスも割込みバス・
アクセスであった場合、割込みバス・アクセス信号によ
りＡＮＤゲート１１が開かれた状態になり、フリップフ
ロップ５からプライオリティ・ビットＩＰが共通バス調
停部３に入力され、よって共通バス調停部３は自パネル
ＩＤにプライオリティ・ビットをセットしてバス調停を
起動する。このようにプライオリティが高い自パネルＩ
Ｄを使用するので、共通バスを獲得できる可能性が高く
なる。

【００３８】共通バスの獲得に成功した場合、共通バス
調停部３からはＷＩＮ信号とＢＧ信号が出力される。こ
のＷＩＮ信号によりＡＮＤゲート１０が開かれて割込み
バス・アクセス信号がフリップフロップ５のリセット端
子Ｒに入力され、それに保持されていた割込みバス・ア
クセス用プライオリティ・ビットＩＰをリセットする。
したがってＡＮＤゲート１１からの割込みバス・アクセ
ス用プライオリティ・ビットＩＰは送出停止され、共通
バス調停部３はプライオリティ・ビットのセットを解除
する。

【００３９】一方、上述した次回の共通バス・アクセス
が通常バス・アクセスであった場合、上述同様な動作が
通常バス・アクセス用のフリップフロップ４側で行わ
れ、その時点でのフリップフロップ４の保持内容に応じ
て通常バス・アクセス用プライオリティ・ビットＮＰが
送出または送出停止される。この場合、割込みバス・ア
クセス信号は出力されていないので、ＡＮＤゲート９、
１０は閉じられた状態にあり、よってフリップフロップ
５に割込みバス・アクセス用プライオリティ・ビットＩ
Ｐがセットされている場合でも、通常バス・アクセスに
対して生成されたＷＩＮ信号によってそれがリセットさ
れることはない。

【００４０】よって、例えば次次回の共通バス・アクセ
スが割込みバス・アクセスであった場合には、割込みバ
ス・アクセス信号の入力によりプライオリティ・ビット
ＩＰが共通バス調停部３に入力されるので、共通バス調
停部３はプライオリティ・ビットをセットしてバス調停
を起動することができる。

【００４１】このように、本実施例回路によれば、共通
バス調停部３は、割込みバス・アクセスに対するバス獲
得動作毎にプライオリティ・ビットのセット・リセット
を交互に繰り返すことができるので、割込み処理に関す
る各プロセッサの負荷を均等的に分散することができ
る。

【００４２】なお、バス獲得に成功してスレーブのＩ／
Ｏ等のスレーブボート等とアクセスし、Ｉ／Ｏボード等
が正しい割込みベクターを渡した場合、当該Ｉ／Ｏボー
ト等からＡＣＫ信号が共通バス２０を介して返送される
が、このＡＣＫ信号はＡＮＤゲート１２を介してＣＰＵ
１に入力される。

【００４３】また、バス獲得に失敗した場合、共通バス
調停部３でＬＯＳＥ信号が生成され、このＬＯＳＥ信号
がＡＮＤゲート１４、ＯＲゲート１６を介してＣＰＵ１
に入力されることによってスプリアス割込みベクターが
生成されて割込みベクター獲得のアクセスを終了させ
る。

【００４４】図３は上述の実施例回路の動作フローを示
したものである。この図３に従って実施例回路の動作を
説明すると、共通バス使用要求が発生した場合、それが
通常のバス・アクセスであれば、従来と同じ動作フロー
（図７）を通ってバス調停を行う。その結果、共通バス
が獲得できなかった場合には、自パネルＩＤが共通バス
上のＩＤよりも小さいときには、通常バス・アクセス用
のプライオリティ・ビットＮＰをセットし、次回におい
て通常バス・アクセスで調停動作を行う必要がある場合
には、このプライオリティ・ビットＮＰを行使する。

【００４５】また、共通バス使用要求が割込みベクター
獲得アクセスであった場合には、従来と同じ動作フロー
（図７）を通って調停を行う。その結果、共通バスが獲
得できなかった場合、自パネルＩＤが共通バス上のＩＤ
よりも小さいときには、割込み用のプライオリティ・ビ
ットＩＰをセットし、この現時点の割込みベクター獲得
アクセスはスプリアス割込みベクターを与えることによ
り終了させ、次回の割込みが発生して割込みベクター獲
得アクセスが生じた場合には、この割込み処理用プライ
オリティ・ビットＩＰを行使する。

【００４６】これにより、ソフトウェアの走行状態等と
は関係なく通常バス・アクセスと割込みベクター獲得ア
クセスのバス使用はそれぞれ別個に各プロセッサに均等
的に与えられるので、各プロセッサの負荷は均等的にな
る。

【００４７】図４には本発明の他の実施例としてのバス
調停回路が示される。図４において、この実施例回路の
大略構成は前述の図３の実施例回路とほぼ同じであり、
図２と同じ機能の回路には同じ参照番号が付されてい
る。相違点として、フリップフロップ５側のＡＮＤゲー
ト１０の入力として共通バス調停部３からのＷＩＮ信号
の代わりに共通バス２０からのＡＣＫ信号がＡＮＤゲー
ト１２を介して入力されるようになっている。

【００４８】このような構成としたのは以下に理由によ
る。個々のプロセッサはその走行状態等により割込み要
求に対して割込みバス・アクセスの起動を行うまでの時
間がそれぞれ相違する。このため、割込みバス・アクセ
スの起動がソフトウェアの走行状態により他のプロセッ
サにより遅れて起動された場合、割込み元のスレーブの
Ｉ／Ｏボードは既に他のプロセッサに割込みベクターを
通知し、割込みをＯＦＦにしている可能性がある。この
ような場合、Ｉ／ＯボートからＢＥＲＲ信号等がプロセ
ッサに返されてスプリアス割込みが与えられて割込みバ
ス・アクセスは処理終了とされる。

【００４９】しかし、それに到るまでに、当該プロセッ
サが他プロセッサよりも遅れて自パネルＩＤを送出する
と、競合する他パネルＩＤがないため、共通バス２０上
のＩＤは自パネルＩＤと一致し、したがって共通バス調
停部３からはＷＩＮ信号が出力され、割込み処理を実行
していないにもかかわらず、割込みバス・アクセス用の
フリップフロップ５がリセットされる可能性がある。し
たがって、割込み分散の厳密性を一層期す場合には、上
述のような場合にはプライオリティ・ビットＩＰをＯＦ
Ｆにすべきではないので、スレーブのＩ／Ｏボードが正
しいベクターを渡したときに送出するＡＣＫ信号をＡＮ
Ｄゲート１２を介してＡＮＤゲート１０に入力すること
でＡＮＤゲート１０を開閉して、フリップフロップ５を
リセットするようにしている。これにより、自プロセッ
サが割込みベクター獲得アクセスに成功し、かつＩ／Ｏ
ボートからＡＣＫ信号が返送されたときに限りフリップ
フロップ５がリセットされることになる。

【００５０】図５には本発明のまた他の実施例としての
バス調停回路が示される。この実施例も前述の図４の実
施例と同様に、割込み分散の厳密性を一層期すようにし
たものである。

【００５１】この実施例回路を図３の実施例回路と比較
すると、割込みレベルデコーダ１９とＡＮＤゲート１
７、１８を備え、ＡＮＤゲート１８にはＷＩＮ信号とＡ
ＮＤゲート１７の出力信号が入力され、ＡＮＤゲート１
０への入力としてＷＩＮ信号の代わりにＡＮＤゲート１
８の出力信号が用いられていることが相違する。ここで
割込みレベルデコーダ１８はＣＰＵ１のアドレスや制御
信号に基づいてＣＰＵの割込み応答レベルを解読する回
路であり、ＡＮＤゲート１７は割込みレベルデコーダ１
８で解読された割込み応答レベルと共通バス上の割込み
信号の割込み応答レベルとを比較し一致したときに
“１”を出力する回路である。

【００５２】このようにすると、割込みバス・アクセス
時にＣＰＵの応答割込みレベルが共通バス上でアクティ
ブであるときだけ、プライオリティ・ビットＩＰを管理
するフリップフロップ５にリセット信号が入るようにな
る。したがって、割込みバス・アクセス時にスレーブの
Ｉ／Ｏボードが既に割込みベクターを他のプロセッサに
渡して割込み信号をＯＦＦしていた場合には、ＡＮＤゲ
ート１７での比較結果は不一致となるので、ＡＮＤゲー
ト１８、１０は閉じられ、フリップフロップ５のプライ
オリティ・ビットＩＰはリセットされない。

【００５３】

【発明の効果】以上に説明したように、本発明によれ
ば、ソフトウェアの走行状態等によらず、通常バス・ア
クセスと割込みバス・アクセスに対してそれぞれ独立に
バス使用の均等性が保証されるので、マルチプロセッサ
構成システムにおける各プロセッサに加わる負荷が均等
的に分散される。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としてのバス調停回路を示す
図である。

【図３】実施例回路の動作フローを示した図である。

【図４】本発明の他の実施例としてのバス調停回路を示
す図である。

【図５】本発明のまた他の実施例としてのバス調停回路
を示す図である。

【図６】マルチプロセッサ構成システムを示す図であ
る。

【図７】従来のバス調停回路の動作フローを示した図で
ある。

【符号の説明】

１ ＣＰＵ（中央処理装置） ２ デコーダ ３ 共通バス調停部 ４ 通常バス・アクセス用プライオリティ・ビットを管
理するフリップフロップ ５ 割込みバス・アクセス用プライオリティ・ビットを
管理するフリップフロップ ６〜１４、１７ ＡＮＤゲート １５、１６ ＯＲゲート ２０ 共通バス

Claims (5)

【特許請求の範囲】
1. 【請求項１】 並列処理形マルチプロセッサ・システム
   においてバス・アクセスの競合を調停するために各プロ
   セッサに備えられたバス調停回路であって、 ＣＰＵ（３１）からの制御信号等を解読してその解読結
   果に基づいてバス獲得を依頼するバス・リクエスト信号
   とバス・アクセスが通常バス・アクセスか割込みバス・
   アクセスかを判別するバス・アクセス判別信号とを生成
   する解読部（３２）と、 該バス・リクエスト信号を受信するとバス（３６）に対
   してバス獲得のためのバス調停をプライオリティ・ビッ
   トを適宜行使しつつ実行するバス調停部（３３）と、 該バス・アクセス判別信号に基づいて割込みバス・アク
   セスに関して割込みバス・アクセス用プライオリティ・
   ビットをセット／リセットする割込みバス・アクセス管
   理部（３４）と、 該バス・アクセス判別信号に基づいて通常バス・アクセ
   スに関して通常バスアクセス用プライオリティ・ビット
   をセット／リセットする通常バス・アクセス管理部（３
   ５）とを備えたバス調停回路。
2. 【請求項２】 該割込みバス・アクセス管理部は、割込
   みバス・アクセスによるバス獲得が失敗したときに割込
   みバス・アクセス用プライオリティ・ビットをセット
   し、成功したときにリセットするよう構成され、 該通常バス・アクセス管理部は、通常バス・アクセスに
   よるバス獲得が失敗したときに通常バス・アクセス用プ
   ライオリティ・ビットをセットし、成功したときにリセ
   ットするよう構成された請求項１記載のバス調停回路。
3. 【請求項３】 該割込みバス・アクセス管理部は、割込
   みバス・アクセスに対して該バスからＡＣＫ信号を受信
   したことを条件にして該割込みバス・アクセス用プライ
   オリティ・ビットをリセットするように構成された請求
   項１または２記載のバス調停回路。
4. 【請求項４】 ＣＰＵからの制御信号等に基づいて割込
   みバス・アクセスの割込み応答レベルを解読する割込み
   レベルデコーダと、 該割込みレベルデコーダからの割込み応答レベルとバス
   上の割込み信号の割込み応答レベルとを比較する比較部
   とを備え、 該割込みバス・アクセス管理部は該比較部の比較結果が
   一致したことを条件にして該割込みバス・アクセス用プ
   ライオリティ・ビットをリセットするように構成された
   請求項１または２記載のバス調停回路。
5. 【請求項５】 並列処理形マルチプロセッサ・システム
   においてバス・アクセスの競合を調停するバス調停方法
   であって、 バス獲得のための機会を均等化するためのプライオリテ
   ィ・ビットの管理を、スレーブボートからの割込み要求
   に対する割込みバス・アクセスに際して行使する割込み
   プライオリティ・ビットと、通常のバス・アクセスに際
   して行使する通常プライオリティ・ビットとに分けて別
   々に行うことを特徴とするバス調停方法。