JPH06303037A - 包絡線検波回路 - Google Patents
包絡線検波回路Info
- Publication number
- JPH06303037A JPH06303037A JP5084880A JP8488093A JPH06303037A JP H06303037 A JPH06303037 A JP H06303037A JP 5084880 A JP5084880 A JP 5084880A JP 8488093 A JP8488093 A JP 8488093A JP H06303037 A JPH06303037 A JP H06303037A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 230000002411 adverse Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】オフセット電圧を発生せず後段回路に悪影響を
与えない包絡線検波回路を提供する。 【構成】コレクタを接地したトランジスタＱ１のエミッ
タと、電流源Ｉ１と、トランジスタＱ２のベースとを接
続し、トランジスタＱ２のエミッタとトランジスタＱ３
のエミッタと、電流源Ｉ２とを接続し、トランジスタＱ
２のコレクタと、トランジスタＱ４とＱ５とからなるカ
レントミラー回路の入力端を接続し、トランジスタＱ３
のコレクタとトランジスタＱ６のエミッタを接続し、ト
ランジスタＱ３のベースとトランジスタＱ７のエミッタ
を接続し、トランジスタＱ３のベースとトランジスタＱ
７のベースとコンデンサＣ１の一端とカレントミラー回
路の出力端とを接続し、電流源Ｉ１、Ｉ２とコンデンサ
Ｃ１の他端を基準電位２に接続し、トランジスタＱ１の
コレクタを基準電位１に接続する。
与えない包絡線検波回路を提供する。 【構成】コレクタを接地したトランジスタＱ１のエミッ
タと、電流源Ｉ１と、トランジスタＱ２のベースとを接
続し、トランジスタＱ２のエミッタとトランジスタＱ３
のエミッタと、電流源Ｉ２とを接続し、トランジスタＱ
２のコレクタと、トランジスタＱ４とＱ５とからなるカ
レントミラー回路の入力端を接続し、トランジスタＱ３
のコレクタとトランジスタＱ６のエミッタを接続し、ト
ランジスタＱ３のベースとトランジスタＱ７のエミッタ
を接続し、トランジスタＱ３のベースとトランジスタＱ
７のベースとコンデンサＣ１の一端とカレントミラー回
路の出力端とを接続し、電流源Ｉ１、Ｉ２とコンデンサ
Ｃ１の他端を基準電位２に接続し、トランジスタＱ１の
コレクタを基準電位１に接続する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、包絡線検波回路に関
し、特に高周波入力信号の包絡線検波に関する。
し、特に高周波入力信号の包絡線検波に関する。
【０００２】
【従来の技術】従来、高周波入力信号の包絡線検波回路
として、図３に示す回路が知られている。この回路は、
差動トランジスタＱ１のコレクタ出力をカレントミラー
Ｑ３，Ｑ４により、トランジスタＱ２のベース（反転入
力端子）に全負帰還させ、入力信号のピークレベルをコ
ンデンサＣ１へ充電し、入力信号がボトムレベルの時、
トランジスタＱ２のベース電流にてＣ１の電荷を放電さ
せて入力信号の包絡線検波を行っている。
として、図３に示す回路が知られている。この回路は、
差動トランジスタＱ１のコレクタ出力をカレントミラー
Ｑ３，Ｑ４により、トランジスタＱ２のベース（反転入
力端子）に全負帰還させ、入力信号のピークレベルをコ
ンデンサＣ１へ充電し、入力信号がボトムレベルの時、
トランジスタＱ２のベース電流にてＣ１の電荷を放電さ
せて入力信号の包絡線検波を行っている。
【０００３】
【発明が解決しようとする課題】上記した従来の包絡線
検波回路において、無入力の場合、Ａ点とＢ点の直流
（ＤＣ）電位を計算すると、 Ａ点＝ＶA ＝Ｖref …（１） トランジスタのベース−エミッタ間電圧ＶBEを下式とす
ると、
検波回路において、無入力の場合、Ａ点とＢ点の直流
（ＤＣ）電位を計算すると、 Ａ点＝ＶA ＝Ｖref …（１） トランジスタのベース−エミッタ間電圧ＶBEを下式とす
ると、
【数１】 ＩCQ2 は、帰還がかかっている為、およそＩCQ1 のβ
（トランジスタの電流増幅率）倍となる。よって
（１）、（２）式よりＡ点とＢ点の電位差は、
（トランジスタの電流増幅率）倍となる。よって
（１）、（２）式よりＡ点とＢ点の電位差は、
【数２】 となり、βのバラツキによりＢ点の電位にバラツキを起
こす。特にＢ点のＤＣレベルをＡＧＣ（Ａｕｔｏｍａｔ
ｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路に用いる場合、
ＡＧＣのタイミングに影響を与えることになる。
こす。特にＢ点のＤＣレベルをＡＧＣ（Ａｕｔｏｍａｔ
ｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路に用いる場合、
ＡＧＣのタイミングに影響を与えることになる。
【０００４】本発明の包絡線検波回路はこのような課題
に着目してなされたものであり、その目的とするところ
は、オフセット電圧を発生せず後段回路に悪影響を与え
ない包絡線検波回路を提供することにある。
に着目してなされたものであり、その目的とするところ
は、オフセット電圧を発生せず後段回路に悪影響を与え
ない包絡線検波回路を提供することにある。
【０００５】
【課題を解決するための手段及び作用】上記の目的を達
成するために、本発明の包絡線検波回路は、コレクタを
接地した第１のトランジスタのエミッタと、第１の電流
源と、第２のトランジスタのベースとを接続し、該第２
のトランジスタのエミッタと第３のトランジスタのエミ
ッタと、第２の電流源とを接続し、第２のトランジスタ
のコレクタとカレントミラー回路の入力端を接続し、第
３のトランジスタのコレクタと第６のトランジスタのエ
ミッタを接続し、第３のトランジスタのベースと第７の
トランジスタのエミッタを接続し、第６のトランジスタ
のベースと第７のトランジスタのベースとコンデンサの
一端と上記カレントミラー回路の出力端とを接続し、第
１、第２の電流源とコンデンサの他端を第２の基準電位
に接続し、第１のトランジスタのコレクタを第１の基準
電位に接続する。
成するために、本発明の包絡線検波回路は、コレクタを
接地した第１のトランジスタのエミッタと、第１の電流
源と、第２のトランジスタのベースとを接続し、該第２
のトランジスタのエミッタと第３のトランジスタのエミ
ッタと、第２の電流源とを接続し、第２のトランジスタ
のコレクタとカレントミラー回路の入力端を接続し、第
３のトランジスタのコレクタと第６のトランジスタのエ
ミッタを接続し、第３のトランジスタのベースと第７の
トランジスタのエミッタを接続し、第６のトランジスタ
のベースと第７のトランジスタのベースとコンデンサの
一端と上記カレントミラー回路の出力端とを接続し、第
１、第２の電流源とコンデンサの他端を第２の基準電位
に接続し、第１のトランジスタのコレクタを第１の基準
電位に接続する。
【０００６】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【０００７】図１は本発明の第１実施例の構成を示す図
である。同図において、コレクタを接地した第１のトラ
ンジスタＱ１のエミッタと、第１の電流源Ｉ１と、第２
のトランジスタＱ２のベースとを接続し、第２のトラン
ジスタＱ２のエミッタと第３のトランジスタＱ３のエミ
ッタと、第２の電流源Ｉ２とを接続し、第２のトランジ
スタＱ２のコレクタと、トランジスタＱ４とＱ５とから
なるカレントミラー回路の入力端を接続し、第３のトラ
ンジスタＱ３のコレクタと第６のトランジスタＱ６のエ
ミッタを接続し、第３のトランジスタＱ３のベースと第
７のトランジスタＱ７のエミッタを接続し、第６のトラ
ンジスタＱ３のベースと第７のトランジスタＱ７のベー
スとコンデンサＣ１の一端と上記カレントミラー回路の
出力端とを接続し、第１、第２の電流源Ｉ１、Ｉ２とコ
ンデンサＣ１の他端を基準電位２に接続し、第１のトラ
ンジスタＱ１のコレクタを基準電位１に接続する。
である。同図において、コレクタを接地した第１のトラ
ンジスタＱ１のエミッタと、第１の電流源Ｉ１と、第２
のトランジスタＱ２のベースとを接続し、第２のトラン
ジスタＱ２のエミッタと第３のトランジスタＱ３のエミ
ッタと、第２の電流源Ｉ２とを接続し、第２のトランジ
スタＱ２のコレクタと、トランジスタＱ４とＱ５とから
なるカレントミラー回路の入力端を接続し、第３のトラ
ンジスタＱ３のコレクタと第６のトランジスタＱ６のエ
ミッタを接続し、第３のトランジスタＱ３のベースと第
７のトランジスタＱ７のエミッタを接続し、第６のトラ
ンジスタＱ３のベースと第７のトランジスタＱ７のベー
スとコンデンサＣ１の一端と上記カレントミラー回路の
出力端とを接続し、第１、第２の電流源Ｉ１、Ｉ２とコ
ンデンサＣ１の他端を基準電位２に接続し、第１のトラ
ンジスタＱ１のコレクタを基準電位１に接続する。
【０００８】上記の構成において、トランジスタＱ２に
流れるコレクタ電流は、トランジスタＱ４及びＱ５から
なるカレントミラー回路によって、トランジスタＱ６及
びＱ７のベースに帰還されているため、トランジスタＱ
６とＱ７のベース電流に等しく、およそＩ2 ／βとな
る。また、トランジスタＱ３のコレクタ電流は、およそ
Ｉ2 −Ｉ2 ／β、トランジスタＱ７のコレクタ電流は
（Ｉ2 −Ｉ2 ／β）／β＝Ｉ2 ／β−Ｉ2 ／β2 とな
る。よって、Ａ点とＢ点の電位差（オフセット）ＶB−
ＶA を求めると、
流れるコレクタ電流は、トランジスタＱ４及びＱ５から
なるカレントミラー回路によって、トランジスタＱ６及
びＱ７のベースに帰還されているため、トランジスタＱ
６とＱ７のベース電流に等しく、およそＩ2 ／βとな
る。また、トランジスタＱ３のコレクタ電流は、およそ
Ｉ2 −Ｉ2 ／β、トランジスタＱ７のコレクタ電流は
（Ｉ2 −Ｉ2 ／β）／β＝Ｉ2 ／β−Ｉ2 ／β2 とな
る。よって、Ａ点とＢ点の電位差（オフセット）ＶB−
ＶA を求めると、
【数３】 となり、Ｉ1 とＩ2 を等しく設定すればオフセット電圧
は発生しなくなる。
は発生しなくなる。
【０００９】トランジスタＱ３のコレクタにエミッタ
が、Ｂ点にベースが接続しているトランジスタＱ６は、
トランジスタＱ２とＱ７のコレクタ電流をおよそ等しく
するために入れている。
が、Ｂ点にベースが接続しているトランジスタＱ６は、
トランジスタＱ２とＱ７のコレクタ電流をおよそ等しく
するために入れている。
【００１０】すなわち、本発明の実施例においては、コ
レクタ接地したトランジスタＱ１のベースに信号を入力
し、トランジスタＱ１のエミッタへ電流Ｉ1 を流す。差
動アンプＱ２のベースをＱ１のエミッタに接続し、コレ
クタよりカレントミラー回路Ｑ４，Ｑ５を通して差動ア
ンプの反転入力側Ｑ６，Ｑ７のベースへ帰還させる。入
力信号のピークでは、トランジスタＱ５のコレクタ電流
が流れ容量Ｃ１へ充電し、入力信号のボトムではトラン
ジスタＱ５のコレクタ電流は流れず、容量Ｃ１の電荷
は、トランジスタＱ６，Ｑ７のベース電流により放電す
る。これにより入力信号の包絡線が検出（上側包絡線検
波）され出力信号となる。トランジスタＱ６は、入出力
間ＤＣオフセット電圧をなくすため、トランジスタＱ２
とＱ７のコレクタ電流を等しくするために入れてある。
レクタ接地したトランジスタＱ１のベースに信号を入力
し、トランジスタＱ１のエミッタへ電流Ｉ1 を流す。差
動アンプＱ２のベースをＱ１のエミッタに接続し、コレ
クタよりカレントミラー回路Ｑ４，Ｑ５を通して差動ア
ンプの反転入力側Ｑ６，Ｑ７のベースへ帰還させる。入
力信号のピークでは、トランジスタＱ５のコレクタ電流
が流れ容量Ｃ１へ充電し、入力信号のボトムではトラン
ジスタＱ５のコレクタ電流は流れず、容量Ｃ１の電荷
は、トランジスタＱ６，Ｑ７のベース電流により放電す
る。これにより入力信号の包絡線が検出（上側包絡線検
波）され出力信号となる。トランジスタＱ６は、入出力
間ＤＣオフセット電圧をなくすため、トランジスタＱ２
とＱ７のコレクタ電流を等しくするために入れてある。
【００１１】図２は本発明の第２の実施例の構成を示す
図であり、ＰＮＰ入力タイプの検波回路を示す。回路動
作は、第１の実施例とほぼ同じであるが、入力信号のピ
ーク時にＣ１を放電し、入力信号のボトムでＣ１を充電
（下側包絡線検波）する。
図であり、ＰＮＰ入力タイプの検波回路を示す。回路動
作は、第１の実施例とほぼ同じであるが、入力信号のピ
ーク時にＣ１を放電し、入力信号のボトムでＣ１を充電
（下側包絡線検波）する。
【００１２】
【発明の効果】以上詳述したように、本発明によれば、
検波回路の入出力間ＤＣオフセットがなくなり、後段回
路特にＡＧＣ特性などに悪影響を与えない包絡線検波回
路を提供できる。
検波回路の入出力間ＤＣオフセットがなくなり、後段回
路特にＡＧＣ特性などに悪影響を与えない包絡線検波回
路を提供できる。
【図１】本発明の第１実施例を示す回路構成図である。
【図２】本発明の第２実施例を示す回路構成図である。
【図３】従来の包絡線検波回路の回路構成図である。
Ｑ１…第１のトランジスタ、Ｑ２…第２のトランジス
タ、Ｑ３…第３のトランジスタ、Ｑ４，Ｑ５…カレント
ミラー回路、Ｑ６…第６のトランジスタ、Ｑ７…第７の
トランジスタ、Ｉ１…第１の電流源、Ｉ２…第２の電流
源。
タ、Ｑ３…第３のトランジスタ、Ｑ４，Ｑ５…カレント
ミラー回路、Ｑ６…第６のトランジスタ、Ｑ７…第７の
トランジスタ、Ｉ１…第１の電流源、Ｉ２…第２の電流
源。
Claims (1)
- 【請求項１】 包絡線検波回路において、コレクタを接
地した第１のトランジスタのエミッタと、第１の電流源
と、第２のトランジスタのベースとを接続し、該第２の
トランジスタのエミッタと第３のトランジスタのエミッ
タと、第２の電流源とを接続し、第２のトランジスタの
コレクタとカレントミラー回路の入力端を接続し、第３
のトランジスタのコレクタと第６のトランジスタのエミ
ッタを接続し、第３のトランジスタのベースと第７のト
ランジスタのエミッタを接続し、第６のトランジスタの
ベースと第７のトランジスタのベースとコンデンサの一
端と上記カレントミラー回路の出力端とを接続し、第
１、第２の電流源とコンデンサの他端を第２の基準電位
に接続し、第１のトランジスタのコレクタを第１の基準
電位に接続したことを特徴とする包絡線検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084880A JPH06303037A (ja) | 1993-04-12 | 1993-04-12 | 包絡線検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084880A JPH06303037A (ja) | 1993-04-12 | 1993-04-12 | 包絡線検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303037A true JPH06303037A (ja) | 1994-10-28 |
Family
ID=13843094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5084880A Withdrawn JPH06303037A (ja) | 1993-04-12 | 1993-04-12 | 包絡線検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303037A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005011106A3 (en) * | 2003-07-17 | 2005-12-22 | Massachusetts Inst Technology | A low-power wide dynamic range envelope detector system and method |
| US7269395B2 (en) | 2004-08-04 | 2007-09-11 | Agency For Science, Technology And Research | Envelope detection circuit for low power communication systems |
-
1993
- 1993-04-12 JP JP5084880A patent/JPH06303037A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005011106A3 (en) * | 2003-07-17 | 2005-12-22 | Massachusetts Inst Technology | A low-power wide dynamic range envelope detector system and method |
| US7095256B1 (en) | 2003-07-17 | 2006-08-22 | Massachusetts Institute Of Technology | Low-power wide dynamic range envelope detector system and method |
| US7269395B2 (en) | 2004-08-04 | 2007-09-11 | Agency For Science, Technology And Research | Envelope detection circuit for low power communication systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585249B2 (ja) | 音声増幅器のシヨツク音防止回路 | |
| JP3131378B2 (ja) | 映像信号クランプ回路 | |
| JP3332724B2 (ja) | 差動増幅装置 | |
| JP2982326B2 (ja) | 直流帰還増幅器 | |
| JP3627368B2 (ja) | アンプ | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS62161204A (ja) | 増幅装置 | |
| JP2698266B2 (ja) | ホールド回路 | |
| JPH0449701Y2 (ja) | ||
| JPH0793444A (ja) | 積分器用コンパレータ回路装置 | |
| JPH0113453Y2 (ja) | ||
| JP2665833B2 (ja) | リミッタ回路 | |
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| JPS6115619Y2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| JP3837263B2 (ja) | 半導体集積回路 | |
| JP2918749B2 (ja) | ピーク検波回路 | |
| JPS584867B2 (ja) | スイチヨクヘンコウカイロ | |
| JPH0363847B2 (ja) | ||
| JPH07336161A (ja) | 差動増幅器 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JPS6228884B2 (ja) | ||
| JPS6161727B2 (ja) | ||
| JPH0479482B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |