JPH06303585A - 多重化・分離制御回路 - Google Patents
多重化・分離制御回路Info
- Publication number
- JPH06303585A JPH06303585A JP5085949A JP8594993A JPH06303585A JP H06303585 A JPH06303585 A JP H06303585A JP 5085949 A JP5085949 A JP 5085949A JP 8594993 A JP8594993 A JP 8594993A JP H06303585 A JPH06303585 A JP H06303585A
- Authority
- JP
- Japan
- Prior art keywords
- data amount
- multiplexing
- audio
- signal
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 映像信号に対する音声信号の遅延を一定に保
つ映像音声多重化回路を少ないバッファメモリにて実現
する。 【構成】 初期モードにて一定期間にわたりバッファＲ
ＡＭのデータ量の最小値を最小値検査回路１１で検査
し、同時にその時の時間位置情報を最小値タイミングホ
ールド回路１２にホールドする。アドレス衝突が無くな
った後、データ量の最小となるタイミングでリードアド
レスをライトアドレスから規定値を引いた値に設定し、
以降はバッファＲＡＭデータ量検査回路８にてデータ量
最小のタイミング毎にバッファＲＡＭデータ量を検査
し、これが規定値と一致していることを確認する。不一
致を検出した場合には、初期モードに戻って最小値検索
からやり直す。
つ映像音声多重化回路を少ないバッファメモリにて実現
する。 【構成】 初期モードにて一定期間にわたりバッファＲ
ＡＭのデータ量の最小値を最小値検査回路１１で検査
し、同時にその時の時間位置情報を最小値タイミングホ
ールド回路１２にホールドする。アドレス衝突が無くな
った後、データ量の最小となるタイミングでリードアド
レスをライトアドレスから規定値を引いた値に設定し、
以降はバッファＲＡＭデータ量検査回路８にてデータ量
最小のタイミング毎にバッファＲＡＭデータ量を検査
し、これが規定値と一致していることを確認する。不一
致を検出した場合には、初期モードに戻って最小値検索
からやり直す。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル映像信号の同
期期間にデジタル音声信号を多重化して伝送する伝送方
式に於ける多重化及び分離回路に関するものである。
期期間にデジタル音声信号を多重化して伝送する伝送方
式に於ける多重化及び分離回路に関するものである。
【０００２】
【従来の技術】デジタル映像信号にデジタル音声信号を
多重化して伝送する伝送方式として、デジタル映像信号
の水平及び垂直同期期間にデジタル音声信号を時間軸多
重して伝送する方法があり、デジタル映像機器間のイン
タフェースとして規格化作業が進んでいる（ＳＭＰＴＥ
２５９Ｍ）。
多重化して伝送する伝送方式として、デジタル映像信号
の水平及び垂直同期期間にデジタル音声信号を時間軸多
重して伝送する方法があり、デジタル映像機器間のイン
タフェースとして規格化作業が進んでいる（ＳＭＰＴＥ
２５９Ｍ）。
【０００３】このような伝送方式においては、映像信号
１ライン間に入力した音声信号を次あるいはそれ以降の
水平同期期間に多重化して伝送するため、音声信号のバ
ッファＲＡＭが必要になる。コンポジット映像信号に於
いては、同期信号期間のシンクチップレベル部分に音声
信号データの多重化を行うが、シンクチップレベル部分
が狭い等価パルス期間が存在し、この期間では一般的に
音声信号データの多重化を行わず、この期間に伝される
べき音声信号データを垂直同期期間にまとめて伝送する
為、図３に示すようにバッファＲＡＭ内の音声信号デー
タ量が大きく変動する。また、コンポーネント映像信号
に於いても、映像信号のスイッチングを行うライン付近
では音声信号の多重化を行わないのが一般的であり、や
はりバッファＲＡＭ内の音声信号データ量に変動が生じ
る。
１ライン間に入力した音声信号を次あるいはそれ以降の
水平同期期間に多重化して伝送するため、音声信号のバ
ッファＲＡＭが必要になる。コンポジット映像信号に於
いては、同期信号期間のシンクチップレベル部分に音声
信号データの多重化を行うが、シンクチップレベル部分
が狭い等価パルス期間が存在し、この期間では一般的に
音声信号データの多重化を行わず、この期間に伝される
べき音声信号データを垂直同期期間にまとめて伝送する
為、図３に示すようにバッファＲＡＭ内の音声信号デー
タ量が大きく変動する。また、コンポーネント映像信号
に於いても、映像信号のスイッチングを行うライン付近
では音声信号の多重化を行わないのが一般的であり、や
はりバッファＲＡＭ内の音声信号データ量に変動が生じ
る。
【０００４】図２に従来の多重化・分離制御装置のブロ
ック図の一例を示す。音声の多重化されたデジタル映像
信号Ａは、音声データ分離回路１及び同期信号分離回路
２に入力され、音声データ分離回路１では音声データＢ
が、同期信号分離回路２では同期信号Ｃがそれぞれ検出
分離される。音声データＢは音声データデフォーマッタ
３で通常のパラレルデータＤにデフォーマットされ、書
き込みクロックＥと共にバッファＲＡＭ４に入力され
る。バッファＲＡＭ４はライトアドレスカウンタ４ａ、
リードアドレスカウンタ４ｂ、及びリード用とライト用
の２つのポートを持つＲＡＭ４ｃとから構成され、書き
込みクロックＥによってライトアドレスカウンタが、ま
た、読み出しクロックＦによってリードアドレスカウン
タがそれぞれインクリメントされる。音声出力回路５は
音声クロックＩに同期してバッファＲＡＭ４からパラレ
ル音声データＧを読み出しクロックＦによって読み出
し、ＡＥＳ／ＥＢＵ等のフォーマットに変換してシリア
ルデジタル音声信号Ｈとして出力される。
ック図の一例を示す。音声の多重化されたデジタル映像
信号Ａは、音声データ分離回路１及び同期信号分離回路
２に入力され、音声データ分離回路１では音声データＢ
が、同期信号分離回路２では同期信号Ｃがそれぞれ検出
分離される。音声データＢは音声データデフォーマッタ
３で通常のパラレルデータＤにデフォーマットされ、書
き込みクロックＥと共にバッファＲＡＭ４に入力され
る。バッファＲＡＭ４はライトアドレスカウンタ４ａ、
リードアドレスカウンタ４ｂ、及びリード用とライト用
の２つのポートを持つＲＡＭ４ｃとから構成され、書き
込みクロックＥによってライトアドレスカウンタが、ま
た、読み出しクロックＦによってリードアドレスカウン
タがそれぞれインクリメントされる。音声出力回路５は
音声クロックＩに同期してバッファＲＡＭ４からパラレ
ル音声データＧを読み出しクロックＦによって読み出
し、ＡＥＳ／ＥＢＵ等のフォーマットに変換してシリア
ルデジタル音声信号Ｈとして出力される。
【０００５】一方同期信号Ｃは、フィールドタイミング
検出回路６に入力され、映像信号のライン、フィール
ド、フレーム等が検出され、例えば音声フレーム周期
毎、即ち音声サンプリング数が正に整数となる映像フィ
ールド周期毎に１つのパルスがフィールドタイミング信
号Ｊとして出力される。アドレス差計算回路７では、リ
ードアドレスカウンタ４ａからのリードアドレスＫとラ
イトアドレスカウンタ４ｂからのライトアドレスＬのア
ドレス差（Ｌ−Ｋ）を計算する。バッファＲＡＭデータ
量検査回路８では、フィールドタイミングＪのタイミン
グでアドレス差（Ｌ−Ｋ）が外部より設定された規定値
Ｐと異なる場合には、リードアドレスカウンタ４ｂにプ
リセットパルスＭを出力する。これにより、リードアド
レス設定回路９にて計算されたライトアドレスＬから規
定値Ｐを引いたリードアドレスプリセット値Ｎが、リー
ドアドレスカウンタ４ｂにプリセットされる。これによ
って、バッファＲＡＭ４内の有効音声信号データ量は規
定値に等しくなる。音声信号が映像信号に同期している
限り、以降の検査タイミングにおける音声信号データ量
は規定値に等しくなる。また、映像信号もしくは音声信
号のスイッチングが発生した場合には、スイッチング直
後の検査タイミングにてリードアドレスへのプリセット
が発生し、やはり以降の検査タイミングでは、バッファ
ＲＡＭ４内の音声信号データ量は規定値に等しくなる。
検出回路６に入力され、映像信号のライン、フィール
ド、フレーム等が検出され、例えば音声フレーム周期
毎、即ち音声サンプリング数が正に整数となる映像フィ
ールド周期毎に１つのパルスがフィールドタイミング信
号Ｊとして出力される。アドレス差計算回路７では、リ
ードアドレスカウンタ４ａからのリードアドレスＫとラ
イトアドレスカウンタ４ｂからのライトアドレスＬのア
ドレス差（Ｌ−Ｋ）を計算する。バッファＲＡＭデータ
量検査回路８では、フィールドタイミングＪのタイミン
グでアドレス差（Ｌ−Ｋ）が外部より設定された規定値
Ｐと異なる場合には、リードアドレスカウンタ４ｂにプ
リセットパルスＭを出力する。これにより、リードアド
レス設定回路９にて計算されたライトアドレスＬから規
定値Ｐを引いたリードアドレスプリセット値Ｎが、リー
ドアドレスカウンタ４ｂにプリセットされる。これによ
って、バッファＲＡＭ４内の有効音声信号データ量は規
定値に等しくなる。音声信号が映像信号に同期している
限り、以降の検査タイミングにおける音声信号データ量
は規定値に等しくなる。また、映像信号もしくは音声信
号のスイッチングが発生した場合には、スイッチング直
後の検査タイミングにてリードアドレスへのプリセット
が発生し、やはり以降の検査タイミングでは、バッファ
ＲＡＭ４内の音声信号データ量は規定値に等しくなる。
【０００６】
【発明が解決しようとする課題】このような構成の多重
化・分離制御回路では、どの映像ラインにどれだけのサ
ンプル数の音声データが多重化されているかという音声
データの多重化のマッピングによって、バッファＲＡＭ
を有効に使用することができない場合がある。
化・分離制御回路では、どの映像ラインにどれだけのサ
ンプル数の音声データが多重化されているかという音声
データの多重化のマッピングによって、バッファＲＡＭ
を有効に使用することができない場合がある。
【０００７】例えば、ある映像ラインの先頭にてバッフ
ァＲＡＭ容量検査を行った場合を考える。図４に、垂直
同期期間以外の各映像ラインに各々３サンプルずつの音
声データを多重化したマッピングにてデータが送られて
きたときのバッファＲＡＭ容量の変化の様子をＡ、同じ
く垂直同期期間以外の各映像ラインに各々３サンプルま
たは４サンプルずつの音声データを多重化したマッピン
グにてデータが送られてきたときのバッファＲＡＭ容量
の変化の様子をＢで示した。
ァＲＡＭ容量検査を行った場合を考える。図４に、垂直
同期期間以外の各映像ラインに各々３サンプルずつの音
声データを多重化したマッピングにてデータが送られて
きたときのバッファＲＡＭ容量の変化の様子をＡ、同じ
く垂直同期期間以外の各映像ラインに各々３サンプルま
たは４サンプルずつの音声データを多重化したマッピン
グにてデータが送られてきたときのバッファＲＡＭ容量
の変化の様子をＢで示した。
【０００８】このようにマッピングによって、バッファ
ＲＡＭ容量の変化の山と谷の高低や位置がかわってしま
うため、最悪図４に示したようにリードライトアドレス
が衝突してしまう可能性もある。最悪の状態を考える
と、考えられるバッファＲＡＭ容量の変化の最大振幅の
２倍以上の容量のＲＡＭを用い、アドレス差の規定値を
ＲＡＭ容量の１／２に設定する必要がある。
ＲＡＭ容量の変化の山と谷の高低や位置がかわってしま
うため、最悪図４に示したようにリードライトアドレス
が衝突してしまう可能性もある。最悪の状態を考える
と、考えられるバッファＲＡＭ容量の変化の最大振幅の
２倍以上の容量のＲＡＭを用い、アドレス差の規定値を
ＲＡＭ容量の１／２に設定する必要がある。
【０００９】しかし、この場合には、常に使用するＲＡ
Ｍ容量の倍のＲＡＭを用意する必要があり、特にＬＳＩ
内にバッファＲＡＭを持つ場合にはチップコストの増大
を招いてしまう。
Ｍ容量の倍のＲＡＭを用意する必要があり、特にＬＳＩ
内にバッファＲＡＭを持つ場合にはチップコストの増大
を招いてしまう。
【００１０】また、ライトアドレスとリードアドレスと
の衝突のみを検出し、衝突時にリードアドレスをライト
アドレスより遅らせる通常のバッファＲＡＭ制御では、
バッファＲＡＭを有効に使用することができるが、バッ
ファＲＡＭ内の音声データ量は不定となってしまい、従
って、映像信号と音声信号の遅延時間は接続の度毎に変
化してしまう。
の衝突のみを検出し、衝突時にリードアドレスをライト
アドレスより遅らせる通常のバッファＲＡＭ制御では、
バッファＲＡＭを有効に使用することができるが、バッ
ファＲＡＭ内の音声データ量は不定となってしまい、従
って、映像信号と音声信号の遅延時間は接続の度毎に変
化してしまう。
【００１１】本発明は上記の問題を鑑みてなされたもの
で、バッファＲＡＭ容量を有効に使用し、かつ、音声信
号の映像信号に対する遅延量を一定に保ち、映像信号と
音声信号の同時性の回復を容易にすることを目的とす
る。
で、バッファＲＡＭ容量を有効に使用し、かつ、音声信
号の映像信号に対する遅延量を一定に保ち、映像信号と
音声信号の同時性の回復を容易にすることを目的とす
る。
【００１２】
【課題を解決するための手段】この目的を達成するため
に本発明では、デジタル音声信号の多重化または分離を
行う際の時間軸調整のためのバッファメモリと、バッフ
ァメモリ内のデータ量を検出する検出手段と、バッファ
メモリ内のリードアドレスまたはライトアドレスをプリ
セットするプリセット手段とを具備し、バッファメモリ
内の音声データ量を検査してその最大値あるいは最小値
の少なくとも一方を検出し、その値からバッファメモリ
内の音声データ量の変動がバッファメモリ容量内に収ま
るようにリードアドレスまたはライトアドレスを操作す
る。
に本発明では、デジタル音声信号の多重化または分離を
行う際の時間軸調整のためのバッファメモリと、バッフ
ァメモリ内のデータ量を検出する検出手段と、バッファ
メモリ内のリードアドレスまたはライトアドレスをプリ
セットするプリセット手段とを具備し、バッファメモリ
内の音声データ量を検査してその最大値あるいは最小値
の少なくとも一方を検出し、その値からバッファメモリ
内の音声データ量の変動がバッファメモリ容量内に収ま
るようにリードアドレスまたはライトアドレスを操作す
る。
【００１３】また、バッファメモリ内の音声データ量の
検査を一定期間行い、その間に検出した最大値あるいは
最小値の発生した時間位置を記憶する記憶手段を持ち、
検査終了時にこの時間位置における音声データ量が規定
値になるようにリードアドレスまたはライトアドレスを
ずらせ、以降この位置においてバッファメモリ内の音声
データ量を検査し、これが規定値からはずれた場合に映
像と音声との同期エラーとして検出し、再度前記バッフ
ァメモリ内の音声データ量の一定期間の検査からやり直
す。
検査を一定期間行い、その間に検出した最大値あるいは
最小値の発生した時間位置を記憶する記憶手段を持ち、
検査終了時にこの時間位置における音声データ量が規定
値になるようにリードアドレスまたはライトアドレスを
ずらせ、以降この位置においてバッファメモリ内の音声
データ量を検査し、これが規定値からはずれた場合に映
像と音声との同期エラーとして検出し、再度前記バッフ
ァメモリ内の音声データ量の一定期間の検査からやり直
す。
【００１４】さらに、この規定値を外部より指定するこ
とで、バッファメモリにおける遅延時間を任意に設定で
きる。
とで、バッファメモリにおける遅延時間を任意に設定で
きる。
【００１５】
【作用】上記の手段により、本発明によれば、少ないバ
ッファメモリを有効に用いて映像信号に対する音声信号
の遅れを一定に保つことができ、映像信号と音声信号の
同時性の回復を容易にすることができる。
ッファメモリを有効に用いて映像信号に対する音声信号
の遅れを一定に保つことができ、映像信号と音声信号の
同時性の回復を容易にすることができる。
【００１６】
【実施例】本発明の一実施例を図１に示す。音声の多重
化されたデジタル映像信号Ａは、音声データ分離回路１
及び同期信号分離回路２に入力され、音声データ分離回
路１では音声データＢが、同期信号分離回路２では同期
信号Ｃがそれぞれ検出分離される。音声データＢは音声
データデフォーマッタ３で通常のパラレルデータＤにデ
フォーマットされ、書き込みクロックＥと共にバッファ
ＲＡＭ４に入力される。バッファＲＡＭ４はライトアド
レスカウンタ４ａ、リードアドレスカウンタ４ｂ、及び
リード用とライト用の２つのポートを持つＲＡＭ４ｃと
から構成され、書き込みクロックＥによってライトアド
レスカウンタ４ａが、また、読み出しクロックＦによっ
てリードアドレスカウンタ４ｂがそれぞれインクリメン
トされる。音声出力回路５は音声クロックＩに同期して
バッファＲＡＭ４からパラレル音声データＧを読み出し
クロックＦによって読み出し、ＡＥＳ／ＥＢＵ等のフォ
ーマットに変換してシリアルデジタル音声信号Ｈとして
出力される。
化されたデジタル映像信号Ａは、音声データ分離回路１
及び同期信号分離回路２に入力され、音声データ分離回
路１では音声データＢが、同期信号分離回路２では同期
信号Ｃがそれぞれ検出分離される。音声データＢは音声
データデフォーマッタ３で通常のパラレルデータＤにデ
フォーマットされ、書き込みクロックＥと共にバッファ
ＲＡＭ４に入力される。バッファＲＡＭ４はライトアド
レスカウンタ４ａ、リードアドレスカウンタ４ｂ、及び
リード用とライト用の２つのポートを持つＲＡＭ４ｃと
から構成され、書き込みクロックＥによってライトアド
レスカウンタ４ａが、また、読み出しクロックＦによっ
てリードアドレスカウンタ４ｂがそれぞれインクリメン
トされる。音声出力回路５は音声クロックＩに同期して
バッファＲＡＭ４からパラレル音声データＧを読み出し
クロックＦによって読み出し、ＡＥＳ／ＥＢＵ等のフォ
ーマットに変換してシリアルデジタル音声信号Ｈとして
出力される。
【００１７】一方同期信号Ｃは、フィールドタイミング
発生回路６に入力され、映像信号のライン、フィール
ド、フレーム等の時間位置情報Ｒが検出出力され、ま
た、例えば音声フレーム周期毎、即ち音声サンプリング
数が正に整数となる映像フィールド周期毎に、１つのパ
ルスがフィールドタイミング信号Ｊとして出力される。
アドレス差計算回路７では、リードアドレスカウンタ４
ａからのリードアドレスＫとライトアドレスカウンタ４
ｂからのライトアドレスＬのアドレス差（Ｌ−Ｋ）を計
算する。
発生回路６に入力され、映像信号のライン、フィール
ド、フレーム等の時間位置情報Ｒが検出出力され、ま
た、例えば音声フレーム周期毎、即ち音声サンプリング
数が正に整数となる映像フィールド周期毎に、１つのパ
ルスがフィールドタイミング信号Ｊとして出力される。
アドレス差計算回路７では、リードアドレスカウンタ４
ａからのリードアドレスＫとライトアドレスカウンタ４
ｂからのライトアドレスＬのアドレス差（Ｌ−Ｋ）を計
算する。
【００１８】最初、検査モード決定回路１０からの検査
モード信号Ｓは最小値検査モードを示しているとする。
このモードに於いては、最小値検出回路１１は常にアド
レス差（Ｌ−Ｋ）の最小値を検出する。最小値が更新さ
れる毎に時間位置ホールド信号Ｔを最小置タイミングホ
ールド回路１２に出力し、このタイミングで映像信号の
ライン、フィールド、フレーム等の時間位置がホールド
される。また、このモードに於いては、バッファＲＡＭ
アドレス衝突、即ち、アドレス差（Ｌ−Ｋ）が０になる
かどうかをアドレス衝突検出回路１３で検出し、アドレ
ス衝突検出信号Ｕを出力する。選択回路１４はアドレス
衝突検出信号Ｕをリードアドレスプリセット信号Ｍとし
て選択しており、また、リードアドレス設定回路９はラ
イトアドレスのすぐ後の値をプリセットデータＮとして
出力する。従って、アドレス衝突を検出した場合にはリ
ードアドレスはライトアドレスのすぐ後の値となる。こ
れに合わせて、最小値検出回路１１の最小値は適切な値
に更新される。
モード信号Ｓは最小値検査モードを示しているとする。
このモードに於いては、最小値検出回路１１は常にアド
レス差（Ｌ−Ｋ）の最小値を検出する。最小値が更新さ
れる毎に時間位置ホールド信号Ｔを最小置タイミングホ
ールド回路１２に出力し、このタイミングで映像信号の
ライン、フィールド、フレーム等の時間位置がホールド
される。また、このモードに於いては、バッファＲＡＭ
アドレス衝突、即ち、アドレス差（Ｌ−Ｋ）が０になる
かどうかをアドレス衝突検出回路１３で検出し、アドレ
ス衝突検出信号Ｕを出力する。選択回路１４はアドレス
衝突検出信号Ｕをリードアドレスプリセット信号Ｍとし
て選択しており、また、リードアドレス設定回路９はラ
イトアドレスのすぐ後の値をプリセットデータＮとして
出力する。従って、アドレス衝突を検出した場合にはリ
ードアドレスはライトアドレスのすぐ後の値となる。こ
れに合わせて、最小値検出回路１１の最小値は適切な値
に更新される。
【００１９】音声フレーム周期等の一定期間以上にわた
って、アドレス衝突が発生しないことが検出されると、
検査モード決定回路１０は検査モード信号Ｓを定常モー
ドに切り替える。このモードでは、既に最小値検査モー
ドによって、バッファＲＡＭ内の音声データ量の変動が
バッファＲＡＭ容量の範囲に収まっており、かつ、デー
タ量が最小値をとる映像信号のライン、フィールド、フ
レーム等の時間位置が最小値タイミングホールド回路１
２にホールドされている。この最小値時間位置Ｖと現在
の時間位置情報Ｒとの一致を最小値時間位置検出回路１
５にて検出し、時間位置一致信号Ｗを検査モード決定回
路１０に出力する。
って、アドレス衝突が発生しないことが検出されると、
検査モード決定回路１０は検査モード信号Ｓを定常モー
ドに切り替える。このモードでは、既に最小値検査モー
ドによって、バッファＲＡＭ内の音声データ量の変動が
バッファＲＡＭ容量の範囲に収まっており、かつ、デー
タ量が最小値をとる映像信号のライン、フィールド、フ
レーム等の時間位置が最小値タイミングホールド回路１
２にホールドされている。この最小値時間位置Ｖと現在
の時間位置情報Ｒとの一致を最小値時間位置検出回路１
５にて検出し、時間位置一致信号Ｗを検査モード決定回
路１０に出力する。
【００２０】検査モード決定回路１０は、定常モードに
なってから１回目の時間位置一致信号ＷのみをＷ’とし
て選択回路１４に出力する。このモードでは、選択回路
１４はアドレスカウンタのプリセットパルスＭとしてこ
の時間位置一致信号Ｗ’を出力する。また、リードアド
レス設定回路９ではライトアドレスＬから規定値Ｐを引
いてリードアドレスプリセット値Ｎを出力する。従っ
て、このリードアドレスプリセット値Ｎがリードアドレ
スカウンタ４ｂにプリセットされる。これによってバッ
ファＲＡＭ内の有効音声信号データ量は規定値に等しく
なる。
なってから１回目の時間位置一致信号ＷのみをＷ’とし
て選択回路１４に出力する。このモードでは、選択回路
１４はアドレスカウンタのプリセットパルスＭとしてこ
の時間位置一致信号Ｗ’を出力する。また、リードアド
レス設定回路９ではライトアドレスＬから規定値Ｐを引
いてリードアドレスプリセット値Ｎを出力する。従っ
て、このリードアドレスプリセット値Ｎがリードアドレ
スカウンタ４ｂにプリセットされる。これによってバッ
ファＲＡＭ内の有効音声信号データ量は規定値に等しく
なる。
【００２１】以降バッファＲＡＭデータ容量検査回路８
において、この時間位置一致信号Ｗのタイミングごとに
アドレス差（Ｌ−Ｋ）が外部からの規定値Ｐと一致して
いるか否かを判定する。音声信号が映像信号に同期して
いる限り、以降の時間位置一致タイミングにおける音声
信号データ量は規定値に等しくなる。一致しない場合に
は、映像信号もしくは音声信号のスイッチング等が発生
したと判断して、不一致信号Ｘを出力する。不一致信号
Ｘが発生した場合には、検査モード決定回路１０は検査
モード信号Ｓを再び最小値検出モードに設定し、最小値
検出回路１１では最小値が初期設定され、上記のアルゴ
リズムが繰り返される。
において、この時間位置一致信号Ｗのタイミングごとに
アドレス差（Ｌ−Ｋ）が外部からの規定値Ｐと一致して
いるか否かを判定する。音声信号が映像信号に同期して
いる限り、以降の時間位置一致タイミングにおける音声
信号データ量は規定値に等しくなる。一致しない場合に
は、映像信号もしくは音声信号のスイッチング等が発生
したと判断して、不一致信号Ｘを出力する。不一致信号
Ｘが発生した場合には、検査モード決定回路１０は検査
モード信号Ｓを再び最小値検出モードに設定し、最小値
検出回路１１では最小値が初期設定され、上記のアルゴ
リズムが繰り返される。
【００２２】なお、本実施例では、バッファＲＡＭ内の
データ量の最小値のみを求めたが、最大値あるいは最大
値・最小値の両方を求めて、バッファＲＡＭの制御を行
うことももちろん可能である。
データ量の最小値のみを求めたが、最大値あるいは最大
値・最小値の両方を求めて、バッファＲＡＭの制御を行
うことももちろん可能である。
【００２３】
【発明の効果】以上のように、本発明によれば、最小量
のバッファメモリ容量にて、映像信号に対する音声信号
の遅れを一定に保つことができ、映像信号と音声信号の
同時性の回復を容易にすることができる。また、この規
定値を任意に設定可能とすることにより、新たな回路を
追加すること無く、音声信号の遅延時間の調整機能をも
持つことができる。
のバッファメモリ容量にて、映像信号に対する音声信号
の遅れを一定に保つことができ、映像信号と音声信号の
同時性の回復を容易にすることができる。また、この規
定値を任意に設定可能とすることにより、新たな回路を
追加すること無く、音声信号の遅延時間の調整機能をも
持つことができる。
【図１】本発明の一実施例に係る多重化・分離制御回路
のブロック図
のブロック図
【図２】従来の多重化・分離制御回路のブロック図
【図３】多重化分離回路のバッファＲＡＭ内音声信号デ
ータ量の変動を示す図
ータ量の変動を示す図
【図４】従来例におけるバッファＲＡＭ内音声信号デー
タ量の変動を示す図
タ量の変動を示す図
１ 音声データ分離回路 ２ 同期信号分離回路 ３ 音声データデフォーマッタ ４ バッファＲＡＭ ５ 音声出力回路 ６ フィールドタイミング検出回路 ７ アドレス差計算回路 ８ バッファＲＡＭデータ量検査回路 ９ リードアドレス設定回路 １０ 検査モード決定回路 １１ 最小値検出回路 １２ 最小値タイミングホールド回路 １３ 衝突検出回路 １４ 選択回路 １５ 最小値タイミング検出回路
Claims (4)
- 【請求項１】デジタル映像信号の同期信号期間に映像信
号に同期したデジタル音声信号を多重化して伝送する伝
送装置において用いられる多重化・分離制御回路であっ
て、デジタル音声信号の多重化または分離を行う際の時
間軸調整のためのバッファメモリと、前記バッファメモ
リ内のデータ量を検出する検出手段と、前記バッファメ
モリ内のリードアドレスまたはライトアドレスをプリセ
ットするプリセット手段とを具備し、前記バッファメモ
リ内の音声データ量を検査しその最大値と最小値の少な
くとも一方を検出し、それらの値が所定の値になるよう
に前記バッファメモリ内のリードアドレスまたはライト
アドレスをプリセットすることを特徴とする多重化・分
離制御回路。 - 【請求項２】バッファメモリ内の音声データ量の検査を
一定期間行い、その間に検出した最大値あるいは最小値
の発生した時間位置を記憶する記憶手段を有し、検査終
了時にこの時間位置における音声データ量が規定値にな
るようにリードアドレスまたはライトアドレスをずら
せ、以降この位置においてバッファメモリ内の音声デー
タ量を検査し、これが規定値からはずれた場合に映像と
音声との同期エラーとして検出することを特徴とする請
求項１記載の多重化・分離制御回路。 - 【請求項３】映像信号と音声信号との同期エラーを検出
した場合に、再度前記バッファメモリ内の音声データ量
の一定期間の検査からやり直すことを特徴とする請求項
２記載の多重化・分離制御回路。 - 【請求項４】音声データ量の規定値を任意に可変可能と
し、映像信号に対する音声信号の時間遅れを任意に設定
可能としたことを特徴とする請求項１から請求項３のい
ずれかに記載の多重化・分離制御回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085949A JPH06303585A (ja) | 1993-04-13 | 1993-04-13 | 多重化・分離制御回路 |
| DE69321558T DE69321558T2 (de) | 1992-11-17 | 1993-11-08 | Video- und Audiosignalmultiplex- und -trennvorrichtungen |
| EP93118046A EP0598295B1 (en) | 1992-11-17 | 1993-11-08 | Video and audio signal multiplexing apparatus and separating apparatus |
| US08/149,944 US5351090A (en) | 1992-11-17 | 1993-11-10 | Video and audio signal multiplexing apparatus and separating apparatus |
| CA002102928A CA2102928C (en) | 1992-11-17 | 1993-11-12 | Video and audio signal multiplexing apparatus and separating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085949A JPH06303585A (ja) | 1993-04-13 | 1993-04-13 | 多重化・分離制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303585A true JPH06303585A (ja) | 1994-10-28 |
Family
ID=13873019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5085949A Pending JPH06303585A (ja) | 1992-11-17 | 1993-04-13 | 多重化・分離制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008199361A (ja) * | 2007-02-14 | 2008-08-28 | Oki Electric Ind Co Ltd | ストリームデータ受信再生装置 |
-
1993
- 1993-04-13 JP JP5085949A patent/JPH06303585A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008199361A (ja) * | 2007-02-14 | 2008-08-28 | Oki Electric Ind Co Ltd | ストリームデータ受信再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6807232B2 (en) | System and method for multiplexing synchronous digital data streams | |
| US5956090A (en) | Television standards converter with time-code conversion function | |
| US5929921A (en) | Video and audio signal multiplex sending apparatus, receiving apparatus and transmitting apparatus | |
| JPH10154974A (ja) | 同期回路、及び再生回路 | |
| JPS59198512A (ja) | ドロツプアウト補償方式 | |
| JPH06303585A (ja) | 多重化・分離制御回路 | |
| US7551227B2 (en) | Signal processor | |
| US5812212A (en) | Image displaying apparatus | |
| US5774589A (en) | Image processing system | |
| US8145031B2 (en) | Recording apparatus | |
| US6819363B2 (en) | Video signal processing device | |
| JPH06261015A (ja) | フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置 | |
| JP3139180B2 (ja) | 多重化制御装置 | |
| JP2950871B2 (ja) | 文字放送受信機の文字データ再生方法 | |
| WO2001013647A1 (en) | Method and apparatus for telecine detection | |
| NL8500935A (nl) | Afspeeleenheid voor stilstaande beelden met geluid. | |
| JP2001069445A (ja) | 映像切替装置 | |
| JP2774286B2 (ja) | ディジタル画像信号処理における同期信号の多重方法 | |
| KR100223010B1 (ko) | 지정 필드의 비디오 동기신호발생 및 스코프 먹싱 장치 | |
| JP2921477B2 (ja) | 映像・音声多重装置 | |
| JP2001292337A (ja) | 補間型フレームシンクロ回路 | |
| JP2000209458A (ja) | ビデオインタフェ―ス回路 | |
| JP2975469B2 (ja) | 画像評価装置およびこれを使用した画像表示装置 | |
| JPH057307A (ja) | 同期自動切換え方式 | |
| JPH06141015A (ja) | 位相合わせ回路 |