JPH06261015A - フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置 - Google Patents

フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置

Info

Publication number
JPH06261015A
JPH06261015A JP5128942A JP12894293A JPH06261015A JP H06261015 A JPH06261015 A JP H06261015A JP 5128942 A JP5128942 A JP 5128942A JP 12894293 A JP12894293 A JP 12894293A JP H06261015 A JPH06261015 A JP H06261015A
Authority
JP
Japan
Prior art keywords
frame
subframe
signal
address
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5128942A
Other languages
English (en)
Inventor
Eiji Nagatake
栄二 長竹
Kazuo Kubo
和夫 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5128942A priority Critical patent/JPH06261015A/ja
Priority to US08/161,655 priority patent/US5452305A/en
Priority to EP93120373A priority patent/EP0606609A3/en
Publication of JPH06261015A publication Critical patent/JPH06261015A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 受信フレーム信号を複数のサブフレーム信号
に多重分離をしないで、受信相対位相を基準相対位相に
同期化をし、ハードウェア規模を軽減する。 【構成】 受信クロック信号12に同期し受信フレーム
位相信号13から第1のフレームカウンタ1で生成する
受信サブフレームアドレス位置信号14及び書込みアド
レスイネーブル信号15、ならびに受信フレーム信号1
1から、サブフレーム種類識別手段2で生成する書込み
読出し制御信号16に従い、第1と第2〜mのサブフレ
ーム位相同期手段3と3aで受信フレーム信号中に1個
だけサブフレーム信号がある場合の所要処理容量の1/
m(mは多重化数)に対応するように制御する書込みア
ドレス21によりバッファ制御をし、受信フレーム信号
11から第1〜m受信サブフレーム信号をそれぞれ書込
み、受信相対位相を基準相対位相に同期化をし、同期フ
レーム信号24として出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は時分割多重された複数
サブフレーム信号の受信相対位相を基準相対位相に同期
化する時分割多重フレーム位相同期装置に関する。
【0002】
【従来の技術】たとえば特願平3−60083号公報に
示す従来例の時分割多重フレーム位相同期装置を図19
に示す。図19において、第1のフレームカウンタ1b
は、受信クロック信号12に同期して、受信フレーム位
相信号(たとえば受信フレーム先頭位置パルス)13か
ら、受信サブフレームアドレス位置信号14を生成す
る。受信フレーム信号領域のオーバヘッド領域(図22
参照)中には受信サブフレームアドレスが格納されてい
る。受信サブフレームアドレスは、受信フレーム位相と
の複数の受信サブフレームの各相対位相を指定するアド
レスである。受信サブフレームアドレス位置信号14
は、受信サブフレームアドレスの各位置を示すパルス信
号である。
【0003】又、第2のフレームカウンタ5は、基準ク
ロック信号18に同期して、基準フレーム位相信号(た
とえば基準フレーム先頭位置パルス)19から、基準サ
ブフレームアドレス位置信号20を生成する。基準フレ
ーム信号領域のオーバヘッド領域(図22参照)中には
基準サブフレームアドレスが格納されている。基準サブ
フレームアドレスは、基準フレーム位相との複数の基準
サブフレームの各相対位相を指定するアドレスである。
基準サブフレームアドレス位置信号20は、基準サブフ
レームアドレスの各位置を示すパルス信号である。
【0004】更に、第1のフレームカウンタ1bは、受
信サブフレーム多重化位置信号23aを生成する。受信
サブフレーム多重化位置信号23aは、受信フレーム中
に多重化されている複数の受信サブフレームの各位置を
示すパルス信号である。又、第2のフレームカウンタ5
は、基準サブフレーム多重化位置信号23を生成する。
基準サブフレーム多重化位置信号23は、基準フレーム
中に多重化されている複数の基準サブフレームの各位置
を示すパルス信号である。
【0005】多重分離手段1cは、第1のフレームカウ
ンタ1bからの受信サブフレーム多重化位置信号23a
に従い、受信フレーム信号11からサブフレーム信号領
域中の第1〜n受信サブフレーム信号(図22参照)1
7aを多重分離する。
【0006】受信フレーム信号領域のオーバヘッド領域
中には第1〜n受信サブフレーム信号17aの受信サブ
フレームアドレスが格納されている。サブフレーム種類
識別手段2aは、多重分離手段1cから出力される第1
〜n受信サブフレーム信号17aに基づき受信サブフレ
ームアドレスの特定パターンでサブフレーム種類を識別
する。たとえば受信フレーム中に多重化されている複数
の受信サブフレームの数をnとすると、サブフレーム種
類は、この数n(nは正の整数)によって識別される。
このサブフレームの数nを「多重化数」という。サブフ
レーム種類識別手段2aは、受信サブフレームの多重化
数n=1又はn≧2に応じた書き込み読み出し制御信号
16を生成する。
【0007】第1のサブフレーム位相同期手段3dは、
第1のフレームカウンタ1bからの受信サブフレームア
ドレス位置信号14に従い、バッファへのデータの書き
込み制御をする。ここで、受信フレーム信号中に1個だ
けサブフレーム信号がある場合の所要処理容量をMとす
る。第1のサブフレーム位相同期手段3dは、所要処理
容量Mの1/nに対応するように書き込みを制御する書
き込みアドレス21を発生させバッファへのデータの書
き込み制御をする。第1のサブフレーム位相同期手段3
dは、多重分離手段1cからの多重化数nがn=1のと
き、受信サブフレーム信号の1/nの信号に対応するデ
ータだけバッファへ書き込み、n≧2のとき第1受信サ
ブフレーム信号17aに対応するデータだけバッファへ
書き込む。
【0008】又、第1のサブフレーム位相同期手段3d
は、第2のフレームカウンタ5からの基準サブフレーム
アドレス位置信号20に従い、バッファからのデータの
読み出し制御をする。第1のサブフレーム位相同期手段
3dは、所要処理容量Mの1/nに対応するように読み
出しを制御する読み出しアドレス22を発生させバッフ
ァからの読み出しを制御する。第1のサブフレーム位相
同期手段3dは、多重分離手段1cからの多重化数nが
n=1のとき、受信サブフレーム信号の1/nの信号に
対応するデータをバッファから読み出し、n≧2のとき
第1受信サブフレーム信号17aに対応するデータをバ
ッファから読み出す。このようにして、受信相対位相は
基準相対位相に同期化され、同期化された信号は第1同
期サブフレーム信号17として読み出される。
【0009】第2〜nのサブフレーム位相同期手段3e
は、第1のフレームカウンタ1bからの受信サブフレー
ムアドレス位置信号14のほかに、サブフレーム種類識
別手段2aからの書き込み読み出し制御信号16に従い
バッファへのデータの書き込みを制御する。第2〜nの
サブフレーム位相同期手段3eは、多重分離手段1cか
らの多重化数nがn=1のとき受信サブフレーム信号の
1/nの信号に対応するデータだけバッファへ書き込
み、n≧2のとき第2〜n受信サブフレーム信号17a
に対応するデータだけそれぞれバッファへ書き込む。
【0010】第2〜nのサブフレーム位相同期手段3e
は、第2のフレームカウンタ5からの基準サブフレーム
アドレス位置信号20のほかに、サブフレーム種類識別
手段2aからの書き込み読み出し制御信号16に従いバ
ッファからのデータの読み出しを制御する。第2〜nの
サブフレーム位相同期手段3eは、多重分離手段1cか
らの多重化数nがn=1のとき受信サブフレーム信号の
1/nの信号に対応するデータをバッファから読み出
し、n≧2のとき第2〜n受信サブフレーム信号17a
に対応するデータをそれぞれ読み出す。この様にして、
受信相対位相は基準相対位相に同期化され、同期化され
た信号は、第2〜n同期サブフレーム信号17として読
み出される。
【0011】第2〜nのサブフレーム位相同期手段3e
は、n=1のとき第1のサブフレーム位相同期手段3d
からの読み出しアドレス22を選択してバッファからの
データの読み出しを制御する。n≧2のとき上記Mの1
/nに対応するように読み出しアドレス22aを発生さ
せバッファからのデータの読み出しを制御する。
【0012】多重合成手段4は、第2のフレームカウン
タ5からの基準サブフレーム多重化位置信号23に従
い、第1と第2〜nのサブフレーム位相同期手段3dと
3eから第1〜n同期サブフレーム信号17を多重合成
し、同期フレーム信号24として出力する。
【0013】上記従来例の時分割多重フレーム位相同期
装置は、受信フレーム信号11を複数のサブフレーム信
号に多重分離をし、受信相対位相を基準相対位相に同期
化をする方式(多重分離フレーム位相同期方式)を採
る。
【0014】第1のサブフレーム位相同期手段3dの構
成を図20に示す。まず、サブフレーム位相検出部31
aは、第1のフレームカウンタ1bからの受信サブフレ
ームアドレス位置信号14に従い、多重分離手段1cか
らの第1受信サブフレーム信号17aから受信サブフレ
ーム位相を検出する。そして、受信サブフレーム位相信
号(たとえば受信サブフレーム先頭位置パルス)を生成
する。
【0015】次に書き込み制御部32は、サブフレーム
位相検出部31aからの受信サブフレーム位相信号に基
づいて書き込みアドレスカウンタイネーブル信号を生成
する。書き込みアドレスカウンタ33は、書き込みアド
レスカウンタイネーブル信号に従い、受信フレーム信号
中に1個だけサブフレーム信号がある場合の所要処理容
量Mの1/nに対応するようにバッファの書き込み制御
をする書き込みアドレス21を発生する。バッファメモ
リ37aは書き込みアドレス21に基づいて、多重分離
手段1cから送られてきた第1受信サブフレーム信号1
7aに対応するデータを書き込む。
【0016】次に読み出し制御部35は、第2のフレー
ムカウンタ5からの基準サブフレームアドレス位置信号
20に基づいて、読み出しアドレスカウンタイネーブル
信号を生成する。読み出しアドレスカウンタ36は、読
み出しアドレスカウンタイネーブル信号に従い、受信フ
レーム信号中に1個だけサブフレーム信号がある場合の
所要処理容量Mの1/nに対応するようにバッファの読
み出し制御をする読み出しアドレス22を発生する。バ
ッファメモリ37aは、読み出しアドレス22に基づい
て、データを第1の同期サブフレーム信号17として多
重合成手段4に読み出す。
【0017】ここでアドレス位相比較部34は、書き込
みアドレスカウンタ33からの書き込みアドレス21の
位相と読み出しアドレスカウンタ36からの読み出しア
ドレス22の位相との差を計算する。そしてその位相差
が閾値を超える場合、位相同期不良信号を発生する。読
み出し制御部35は、位相同期不良信号に従い、読み出
しアドレス22をシフトするように読み出しアドレスカ
ウンタイネーブル信号をオンオフし、受信相対位相を基
準相対位相に同期化をする。
【0018】第2〜nのサブフレーム位相同期手段3e
の構成を図21に示す。第2〜nのサブフレーム位相同
期手段3eは、前述した第1のサブフレーム位相同期手
段3dの構成に加えて、書き込みセレクタ37と読み出
しセレクタ38を設けたものである。書き込みセレクタ
37は、サブフレーム種類識別手段2aからの書き込み
読み出し制御信号16に従い、n=1のとき第1のサブ
フレーム位相同期手段3dからの書き込みアドレス21
を選択する。n≧2のとき書き込みアドレスカウンタ3
3からの書き込みアドレス21aを選択する。書き込み
アドレスカウンタ33は、受信フレーム信号中に1個だ
けサブフレーム信号がある場合の所要処理容量Mの1/
nに対応するようにバッファへのデータの書き込みを制
御する書き込みアドレス21aを発生する。
【0019】又、読み出しセレクタ38は、サブフレー
ム種類識別手段2aからの書き込み読み出し制御信号1
6に従い、n=1のとき第1のサブフレーム位相同期手
段3dからの読み出しアドレス22を選択する。n≧2
のとき読み出しアドレスカウンタ36からの読み出しア
ドレス22aを選択する。読み出しアドレスカウンタ3
6は、受信フレーム信号中に1個だけサブフレーム信号
がある場合の所要処理容量Mの1/nに対応するように
バッファからのデータの読み出しを制御する読み出しア
ドレス22aを発生する。
【0020】次に具体例について図23〜図27を用い
て説明する。ここでは、STM−1(STM:シンクロ
ナス トランスポート モジュール)のフレーム構成を
例にする。図23及び図24はSTM−1のフレーム構
成を示す図である。図23は多重化数n=1の場合のフ
レーム構成を示している。図24は多重化数n=3の場
合のフレーム構成を示している。
【0021】STM−1のフレーム構成は270バイト
×9行を1フレームのサイズとしている。ひとつのフレ
ームの中には、セクションオーバーヘッド(SOH)と
ポインタとペイロードが記憶される。セクションオーバ
ーヘッド(SOH)はフレームの同期、あるいは誤り監
視等に用いられる。特にセクションオーバーヘッド(S
OH)の最初の6バイトはフレーム同期に用いられる。
ポインタは図中4行目に設けられている。ポインタは受
信フレーム信号と多重化されたサブフレーム信号の先頭
位置との位相差を数値(アドレス)で示すものである。
【0022】ペイロードには各種のバーチャルコンテナ
(VC)が収容される。図23はペイロードにバーチャ
ルコンテナが一つだけ収容される場合、すなわち、多重
化数n=1の場合を示している。多重化数が1の場合に
はポインタはH11とH21が用いられる。このH11
とH21の2バイトを用いてペイロードに収容されたバ
ーチャルコンテナの多重化信号の先頭位置のアドレスを
表す。もしバーチャルコンテナ内の多重化されたサブフ
レーム信号の先頭がデータk1である場合には、H11
とH21はデータk1が格納されているアドレスを表
す。ポインタのうち、H12とH22はペイロード内に
他のバーチャルコンテナが含まれる場合に用いられるポ
インタである。又、H13及びH23もペイロード内に
他のバーチャルコンテナが含まれる場合に使用されるも
のである。図23に示した例は多重化数が1の場合であ
るため、バーチャルコンテナはひとつしか無い。従っ
て、ポインタのうち、H12及びH13及びH22及び
H23は固定値となっている。
【0023】次に図24に基づき多重化数が3の場合に
ついて説明する。この場合は多重化数が3であるため、
ペイロード内には3つのバーチャルコンテナが収容され
る。最初のバーチャルコンテナ(VC1)のデータa1
を多重化されたサブフレーム信号の先頭データであると
すると、H11とH21の2バイトを用いて最初のバー
チャルコンテナ(VC1)にあるデータa1のアドレス
を記憶する。同様にデータa2を次に多重化されたサブ
フレーム信号の先頭データであるとすると、H12とH
22の2バイトにより第2のバーチャルコンテナ(VC
2)のデータa2のアドレスを記憶する。更にデータa
3を次に多重化されたサブフレーム信号の先頭データで
あるとすると、H13及びH23の2バイトにより、第
3のバーチャルコンテナ(VC3)のデータa3のアド
レスを記憶する。
【0024】次に図25を用いて図19に示した幾つか
の信号のタイミングについて説明する。受信フレーム信
号11が入力されると、その先頭バイトにおいて受信フ
レーム位相信号13が受信クロック信号12に同期して
ONになる。受信フレーム信号11のポインタ(セクシ
ョンオーバーヘッドの4行目)の多重化されたサブフレ
ーム信号の先頭位置を示すアドレスが入力されるタイミ
ングにおいて、受信サブフレームアドレス位置信号14
が第1のフレームカウンタ1bから出力される。第1の
フレームカウンタ1bは受信フレーム位相信号13を入
力しているため、その入力から270バイト×3行が経
過したタイミングすなわち4行目の先頭のバイトで受信
サブフレームアドレス位置信号をONにする。すなわち
ポインタのH11の時点で図25に示す受信サブフレー
ムアドレス位置信号14−1がONになる。更に、第1
のフレームカウンタ1bは、次のH12の時点で受信サ
ブフレームアドレス位置信号14−2をONにする。続
いてH13ので受信サブフレームアドレス位置信号14
−3をONにする。同様にH21、H22、H23で受
信サブフレームアドレス位置信号14−1、14−2、
14−3が順にONになる。これら受信サブフレームア
ドレス位置信号14−1、14−2、14−3は第1及
び第2及び第3のサブフレーム位相同期手段にそれぞれ
入力される。これらサブフレーム位相同期手段は、入力
した受信サブフレームアドレス位置信号のタイミングで
サブフレーム先頭位置アドレスを検出する。そしてその
サブフレーム先頭位置アドレスに基づいてそれ以降に続
くデータをバッファメモリに記憶させる。
【0025】図26は図19に示した多重分離手段1c
と多重合成手段4の動作を説明する図である。図26は
多重化数が1の場合を示している。受信フレーム信号と
してはk1、k2、k3・・・が入力されるものとす
る。又バッファメモリは空き状態であり、何もデータが
記憶されていないものとする。多重分離手段1cは受信
フレーム信号11を入力し、第1のサブフレーム信号と
第2のサブフレーム信号と第3のサブフレーム信号を出
力する。例えば、k1、k2、k3の各バイトは多重分
離手段により、それぞれ第1のサブフレーム信号、第2
のサブフレーム信号、第3のサブフレーム信号として分
離される。多重分離手段1cがk1とk2とk3の信号
をそれぞれサブフレーム信号として出力している間に、
バッファメモリの書き込みアドレスとして“1”が生成
される。従って、それぞれのバッファメモリのアドレス
“1”にk1、k2、k3が記憶される。次に入力され
るk4、k5、k6のデータも同様に多重分離手段1c
により第1のサブフレーム信号と第2のサブフレーム信
号と第3のサブフレーム信号に分離される。k4、k
5、k6の各データがサブフレーム信号として出力され
ている間、バッファメモリへの書き込みアドレスは
“2”が発生される。従ってそれぞれのバッファメモリ
のアドレス“2”にはk4、k5、k6が記憶される。
なお、これらの動作は全て受信クロック信号12に同期
して行われている。
【0026】次にバッファメモリに格納されたデータは
基準クロック信号18に基づいて多重合成手段4により
読み出される。読み出しアドレスとして“1”が発生さ
れた場合、バッファメモリはアドレス“1”にあるk
1、k2、k3のデータを出力する。読み出しアドレス
が“1”を出力している間、バッファメモリはk1、k
2、k3をそれぞれ第1同期サブフレーム信号、第2同
期サブフレーム信号、第3同期サブフレーム信号として
出力し続ける。多重合成手段4はこれら出力された同期
サブフレーム信号を基準クロック信号に基づき同期フレ
ーム信号を作成する。
【0027】次に図27は多重化数が3の場合の多重分
離手段と多重合成手段の動作を説明する図である。前述
した図26において説明した動作は、多重化数が3の場
合にも同様に当てはまるものである。異なる点は、受信
フレーム信号と同期フレーム信号の各データがバーチャ
ルコンテナに記憶されているデータごとにバイトインタ
ーリイブされている点である。その他の点については、
図26に示したものと同様である。
【0028】
【発明が解決しようとする課題】上記のような従来の時
分割多重フレーム位相同期装置では、受信フレーム信号
を複数のサブフレーム信号に多重分離をし、受信相対位
相を基準相対位相に同期化をする方式を採るから、多重
分離手段を必要としハードウェア規模を増大する問題点
があった。
【0029】この発明は上記のような課題を解決するた
めになされたもので、時分割多重フレーム位相同期装置
が受信フレーム信号を複数のサブフレーム信号に多重分
離をしないで、受信相対位相を基準相対位相に同期化を
する方式(非多重分離フレーム位相同期方式)を提供す
ることを目的とする。
【0030】尚、従来から多重フレーム信号中に多重化
されている複数のサブフレームの先頭を揃える回路ある
いは装置がある。これをここでは、フレームアライナと
呼ぶことにする。図28は特開平4−2233号公報に
示された従来のフレームアライナを示す図である。この
フレームアライナは、入力ハイウェイ多重信号D11に
多重化されている各ハイウェイ信号に対し、時分割でフ
レーム位相同期処理を行なうことができる。このフレー
ム位相同期回路は、各デジタル回線毎に受信フレーム先
頭時刻を検出するフレーム先頭検出回路111を備えて
いる。又、フレーム先頭検出回路111によって検出さ
れた受信フレーム先頭時刻を起点として、各デジタル回
線毎に、受信フレーム位相を計数し、受信フレーム位相
信号を発生する第1のフレームカウンタ113を備えて
いる。又、各デジタル回線のフレーム位相を共通の位相
に同期化する共通フレーム位相を計数し、共通フレーム
位相信号を発生する第2のフレームカウンタ118とを
備えている。
【0031】又、第1のフレームカウンタにより発生さ
れた受信フレーム位相信号を書き込みアドレスとして、
各デジタル回線毎に複数フレームに渡る情報を一時記憶
し、第2のフレームカウンタにより発生された共通フレ
ーム位相信号を読み出しアドレスとして、各デジタル回
線を共通位相で出力するフレームメモリ116を備えて
いる。又、第1のフレームカウンタの受信フレーム位相
信号と第2のフレームカウンタの共通フレーム位相信号
を各デジタル回線毎に比較し、両者の位相近接時に第1
のフレームカウンタの位相修正を行なう位相比較制御回
路119を備えている。
【0032】そして、フレーム先頭検出回路111、第
1のフレームカウンタ113及び位相比較制御回路11
9をそれぞれ、デジタル回線の多重順序に従い、時分割
で1回線毎に順次処理する論理処理回路と、論理処理回
路の処理結果を一時記憶するメモリとで構成して、時分
割でフレーム位相同期処理を行なうようにした。
【0033】このフレームアライナは、簡易、小型の構
成を期して、多重化されているハイウェイ信号を多重化
されているままの状態でフレーム位相同期処理し得るよ
うにしたものである。すなわち、時分割処理を行なうこ
とで各ハイウェイ信号(各デジタル回線)に対する同期
処理を行なうようにしたものである。
【0034】かくして、フレームメモリ116から読み
出された各ハイウェイ信号は全て、読み出しの統一位相
にあった状態になる。又、これらのハイウェイ信号が多
重化されている信号は信号D12として出力される。す
なわち、フレームメモリ116から出力された信号D1
2は、全てのハイウェイ信号の先頭位置が揃ったハイウ
ェイ多重信号となっている。以上のような構成により各
ハイウェイで統一されたフレーム位相同期を確保でき
る。
【0035】次に、図29は特開平1−228228号
公報に示された従来の多重フレームアライナ回路を示す
図である。この多重フレームアライナ回路は、位相の異
なる多重化された複数のチャネルデータのフレーム位相
を特定の基準位相に合わせる多重フレームアライナ回路
である。多重フレームアライナ回路は、データよりフレ
ームの同期をとるとともに、特定の共通のデータ位置に
対応してフレームパルスを各チャネル毎に出力する多重
同期検出部201を備えている。又、基準位相と各フレ
ームパルスとの位相差を各チャネル毎に検出する多重位
相差検出部202を備えている。又、各チャネルにおけ
る位相差に応じた遅延量を生成する多重遅延量生成部2
03を備えている。又、遅延量に応じて各チャネルデー
タを遅延させる多重出力制御部204を備えている。
又、複数チャネルに対応した各アドレスを前記各部に与
えるチャネルアドレス生成部205を備えている。
【0036】この多重フレームアライナ回路は、多重同
期検出部201で多重化された入力データからフレーム
の同期をとるとともに、チャネルアドレス生成部205
からの各チャネルアドレスに従ってフレーム内の特定の
共通データ位置に対応してフレームパルスを各チャネル
毎に出力する。このフレームパルスは多重位相差検出部
202において基準位相信号と比較され、基準位相との
位相差が各チャネル毎に検出される。検出された各チャ
ネル毎の位相差は、多重遅延量生成部203に送られ、
ここでその位相差に応じた遅延量が生成される。そし
て、生成された各チャネルの遅延量は多重出力制御部2
04に送られてその遅延量に応じて、各チャネルのデー
タを遅延させる。これにより常に、基準位相に合ったデ
ータを出力することができる。
【0037】以上、図28と図29に従来のフレームア
ライナを示した。図28に示したフレーム位相同期回路
は、ハイウェイ多重信号を多重分離せずに入力し、フレ
ームメモリへのデータの書き込みを時分割で行ない、統
一位相で読み出すことにより、各ハイウェイ信号の位相
を基準フレーム位相に揃えるという回路である。しか
し、このフレーム位相同期回路の目的は多重フレーム信
号中に多重化されているサブフレームの先頭を揃えるこ
とである。又、このフレーム位相同期回路は、出力され
るハイウェイ多重信号中のハイウェイ信号の先頭位置を
揃えるものであり、フレームメモリからのデータの読み
出しを制御する手段を持っていない。又、このフレーム
位相同期回路は、ハイウェイ信号の先頭位置を揃えるも
のであるために、フレームメモリは各ハイウェイ信号を
区別して記憶するとともに、複数のフレームにわたる情
報を記憶する多くのエリアを必要とする。
【0038】又、図29に示した多重フレームアライナ
回路は多重フレーム信号中に多重化されている複数のチ
ャネルデータの位相と基準位相との間の位相差を検出
し、チャネル毎に位相差に見合った遅延を挿入すること
により、各チャネルデータの先頭を基準フレーム位相に
揃えるという回路である。しかし、この多重フレームア
ライナ回路の目的は、多重フレーム信号中に多重化され
ているサブフレームの先頭を揃えることである。
【0039】このように、フレームアライナは多重フレ
ーム信号中に多重化されているサブフレームの先頭を揃
えるものである。この発明は、前述したような複数のサ
ブフレームの先頭を揃えるフレームアライナを得ること
を目的としているのではない。この発明の目的は受信ク
ロックに同期した受信フレームを入力し、基準クロック
に同期した同期フレームを出力するフレーム位相同期装
置を改良するものであり、受信クロックに同期したデー
タを基準クロックに同期させるものである。
【0040】
【課題を解決するための手段】この発明に係るフレーム
位相同期装置は以下の要素を有することを特徴とするも
のである。 (a)上記多重化された各サブフレームの各データに対
応して、各データの書き込み許可信号を出力するフレー
ムカウンタ、(b)上記サブフレームに対応したバッフ
ァメモリを備え、上記受信フレームを入力し、上記フレ
ームカウンタからの書き込み許可信号に基づいて、受信
フレームからサブフレームのデータを分離してバッファ
メモリに記憶するとともに、上記基準クロックに同期し
てバッファメモリに記憶したデータを出力する複数のサ
ブフレーム位相同期手段、(c)上記複数のサブフレー
ム位相同期手段により出力されたデータを多重化して同
期フレームを生成する多重化手段。
【0041】又、この発明に係るフレーム位相同期装置
は以下の要素を有することを特徴とするものである。 (a)上記サブフレームに対応して設けられ、各サブフ
レームの各データに対応して、データの書き込みアドレ
スを発生する複数のサブフレーム位相同期手段、(b)
上記サブフレーム位相同期手段により発生されたアドレ
スを選択するアドレス選択手段、(c)上記受信フレー
ムを入力し、上記アドレス選択手段により選択されたア
ドレスに基づいて多重化されたサブフレームのデータを
記憶するバッファメモリ、(d)上記バッファメモリに
記憶されたデータを読み出しして多重化し、同期フレー
ムを生成する多重化手段。
【0042】又、この発明に係るフレーム位相同期装置
は以下の要素を有することを特徴とするものである。
(a)上記受信フレームを入力し、多重化された各サブ
フレームを多重分離する多重分離手段、(b)上記サブ
フレームに対応して設けられ、各サブフレームの各デー
タに対応してデータの読み出しアドレスを発生する複数
のサブフレーム位相同期手段、(c)上記サブフレーム
位相同期手段により発生されたアドレスを選択するアド
レス選択手段、(d)上記多重分離手段により多重分離
されたデータを記憶するとともに、記憶したデータを上
記アドレス選択手段により選択されたアドレスに基づい
て読み出すバッファメモリ。
【0043】又、この発明に係るフレーム位相同期方法
は以下の工程を有することを特徴とするものである。 (a)受信フレームを複数のサブフレーム位相同期手段
の各々に入力する受信フレーム入力工程、(b)多重化
された各サブフレームの各データに対応した書き込み許
可信号を発生させ、各サブフレーム位相同期手段に供給
する書き込み許可信号発生工程、(c)各サブフレーム
位相同期手段において、上記受信フレーム入力工程によ
る受信フレームに同期して、上記受信フレームのデータ
をバッファメモリに書き込むためのアドレスを発生する
アドレス発生工程、(d)各サブフレーム位相同期手段
において、上記書き込み許可信号に同期して、上記アド
レス発生工程により発生されたアドレスに基づいて入力
した受信フレームのデータをバッファメモリに書き込む
書き込み工程、(e)上記バッファメモリからデータ読
み出し多重化して出力する多重化工程。
【0044】又、この発明に係るフレーム位相同期方法
は以下の工程を有することを特徴とするものである。 (a)上記サブフレームの各データに対応してバッファ
メモリのアドレスを発生する書き込みアドレス発生工
程、(b)上記アドレス発生工程により発生されたアド
レスを順に選択する書き込みアドレス選択工程、(c)
上記受信フレームを入力し、上記書き込みアドレス選択
工程により選択されたアドレスによりバッファメモリに
サブフレーム毎のデータを書き込む書き込み工程、
(d)上記書き込み工程により書き込まれたデータを基
準クロックに同期して多重化して読み出す多重化工程。
【0045】更に上記多重化工程は以下の工程を有する
ことを特徴とするものである。 (a)同期フレームの各サブフレームの各データに対応
してバッファメモリのアドレスを発生する読み出しアド
レス発生手段、(b)上記アドレス発生手段により発生
されたアドレスを順に選択する読み出しアドレス選択工
程、(c)上記読み出しアドレス選択工程により選択さ
れたアドレスによりバッファメモリからサブフレーム毎
のデータを読み出す読み出し工程。
【0046】又、この発明の時分割多重フレーム位相同
期装置は、上記課題を解決するため次の手段を設け、非
多重分離フレーム位相同期方式を採ることを特徴とす
る。
【0047】第1のフレームカウンタは、受信クロック
信号に同期して、受信フレーム位相信号から受信フレー
ム信号領域のオーバヘッド領域中に格納されている、受
信フレーム位相と複数の受信サブフレームの各相対位相
を指定する受信サブフレームアドレスの各位置を示す受
信サブフレームアドレス位置信号を生成する。
【0048】更に第1のフレームカウンタは、第1と第
2〜nのサブフレーム位相同期手段のバッファメモリに
対し書き込みを可能にする書き込みアドレスイネーブル
信号を生成する。又は第1のフレームカウンタは、受信
サブフレーム位相に同期した書き込みアドレス選択信号
を生成する。
【0049】第2のフレームカウンタは、基準クロック
信号に同期して、基準フレーム位相信号から基準フレー
ム信号領域のオーバヘッド領域中に格納されている、基
準フレーム位相と複数の基準サブフレームの各相対位相
を指定する基準サブフレームアドレスの各位置を示す基
準サブフレームアドレス位置信号を生成する。更に第2
のフレームカウンタは、第1と第2〜nのサブフレーム
位相同期手段のバッファメモリに対し基準フレーム中に
多重化されている複数の基準サブフレームの各位置を示
す基準サブフレーム多重化位置信号とを生成する。又は
第2のフレームカウンタは、基準サブフレーム位相に同
期した読み出しアドレス選択信号を生成する。
【0050】サブフレーム種類識別手段は、受信フレー
ム信号から受信サブフレームアドレスの特定パターンで
受信フレーム中に多重化されている複数の受信サブフレ
ームの多重化数n(nは正の整数)を示すサブフレーム
種類を識別し、n=1又はn≧2に応じた書き込み読み
出し制御信号を生成する。
【0051】第1のサブフレーム位相同期手段は、第1
と第2のフレームカウンタからの受信サブフレームアド
レス位置信号と基準サブフレームアドレス位置信号と第
1のフレームカウンタからの書き込みアドレスイネーブ
ル信号とに従って以下のように動作する。受信フレーム
信号中に1個だけサブフレーム信号がある場合の所要処
理容量Mの1/nに対応する書き込みアドレスと読み出
しアドレスを発生してバッファの書き込み読み出しを制
御する。受信フレーム信号からn=1のとき受信サブフ
レーム信号の1/nの信号だけ、n≧2のとき第1受信
サブフレーム信号だけ選択してその信号に対応するデー
タをバッファにそれぞれ書き込み、受信相対位相を基準
相対位相に同期化をし、第1同期サブフレーム信号とし
て読み出す。
【0052】又は、第1のサブフレーム位相同期手段
は、第1と第2のフレームカウンタからの受信サブフレ
ームアドレス位置信号と基準サブフレームアドレス位置
信号とサブフレーム種類識別手段からの書き込み読み出
し制御信号とに従って以下のように動作する。受信フレ
ーム信号からn=1又はn≧2のとき上記M又はその1
/nに対応するように書き込みアドレスと読み出しアド
レスの発生を制御し、かつn=1のとき受信サブフレー
ム信号の1/nの信号だけ、n≧2のとき第1受信サブ
フレーム信号だけに対応するデータに対し、それぞれ受
信相対位相を基準相対位相に同期化するように読み出し
アドレスの発生を制御し、発生した書き込みアドレスと
読み出しアドレスを出力する。
【0053】第2〜nのサブフレーム位相同期手段は、
第1と第2のフレームカウンタからの受信サブフレーム
アドレス位置信号と基準サブフレームアドレス位置信号
と第1のフレームカウンタからの書き込みアドレスイネ
ーブル信号とサブフレーム種類識別手段からの書き込み
読み出し制御信号とに従って以下のように動作する。n
=1のとき第1のサブフレーム位相同期手段からの書き
込みアドレスと読み出しアドレスを選択し、n≧2のと
き受信フレーム信号中で1個だけサブフレーム信号があ
る場合の所要処理容量Mの1/nに対応する書き込みア
ドレスと読み出しアドレスを発生させ、バッファ制御を
し、受信フレーム信号からn=1のとき受信サブフレー
ム信号の1/nの信号だけ、n≧2のとき第2〜n受信
サブフレーム信号だけ選択してその信号に対応するデー
タをバッファにそれぞれ書き込み、受信相対位相を基準
相対位相に同期化をし、第2〜n同期サブフレーム信号
として読み出す。
【0054】又は、第2〜nのサブフレーム位相同期手
段は、第1と第2のフレームカウンタからの受信サブフ
レームアドレス位置信号と基準サブフレームアドレス位
置信号に従って以下のように動作する。受信フレーム信
号に基づいて、上記Mの1/nに対応するように書き込
みアドレスと読み出しアドレスの発生を制御し、かつn
=1のとき受信サブフレーム信号の1/nの信号だけ、
n≧2のとき第2〜n受信サブフレーム信号だけに対し
それぞれ受信相対位相を基準相対位相に同期化するよう
に読み出しアドレスの発生を制御し、発生した書き込み
アドレスと読み出しアドレスを出力する。
【0055】多重合成手段は、第2のフレームカウンタ
からの基準サブフレーム多重化位置信号に従い、第1と
第2〜nのサブフレーム位相同期手段から第1〜n同期
サブフレーム信号を多重合成し、同期フレームとして出
力する。
【0056】バッファメモリは、第2のセレクタからの
書き込みアドレスに従い、受信フレーム信号から第1〜
n受信サブフレーム信号を多重分離した形で書き込む。
バッファメモリは、第4のセレクタからの読み出しアド
レスに従い、第1〜n同期サブフレーム信号を多重合成
した形で読み出し、同期フレーム信号として出力する。
【0057】第1のセレクタは、サブフレーム種類識別
手段からの書き込み読み出し制御信号に従い、第1のフ
レームカウンタからの書き込みアドレス選択信号を選択
する。第3のセレクタは、サブフレーム種類識別手段か
らの書き込み読み出し制御信号に従い、第2のフレーム
カウンタからの読み出しアドレス選択信号を選択する。
【0058】第2のセレクタは、第1のセレクタからの
書き込みアドレス選択信号に従い、前記第1と第2〜n
のサブフレーム位相同期手段からの書き込みアドレスを
順次選択する。第4のセレクタは、第3のセレクタから
の読み出しアドレス選択信号に従い、前記第1と第2〜
nのサブフレーム位相同期手段からの読み出しアドレス
を順次選択する。
【0059】
【作用】この発明のフレーム位相同期装置及びフレーム
位相同期方法は、書き込み許可信号を各フレームの各デ
ータに同期させて発生させるので、各サブフレーム位相
同期手段が、書き込み許可信号に同期してデータをバッ
ファメモリに記憶させることにより非多重化が行なわれ
る。従って特別な多重分離手段を必要としない。
【0060】又、この発明のフレーム位相同期装置及び
フレーム位相同期方法は、各サブフレーム位相同期手段
が各サブフレームの各データを読み書きするアドレスを
発生させ、発生したアドレスを順に選択することにより
バッファメモリへの読み書きを行なうので特別な多重合
成手段及び多重分離手段を必要としない。
【0061】又、この発明の時分割多重フレーム位相同
期装置は、上記手段で、受信クロック信号と基準クロッ
ク信号及び受信準フレーム位相信号と基準フレーム位相
信号から、受信サブフレームアドレス位置信号と基準サ
ブフレームアドレス位置信号及び書き込みアドレスイネ
ーブル信号と基準サブフレーム多重化位置信号をそれぞ
れ生成する。又受信フレーム信号から、サブフレーム信
号多重化数n=1又はn≧2に応じた書き込み読み出し
制御信号を生成する。
【0062】次に、第1〜nのサブフレーム位相同期手
段で、受信サブフレームアドレス位置信号と基準サブフ
レームアドレス位置信号と書き込みアドレスイネーブル
信号と書き込み読み出し制御信号とに従い、受信フレー
ム信号中に1個だけサブフレーム信号がある場合の所要
処理容量Mの1/nに対応するように制御する書き込み
アドレスと読み出しアドレスでバッファ制御をし、受信
フレーム信号から第1〜n受信サブフレーム信号をそれ
ぞれ書き込み、受信相対位相を基準相対位相に同期化を
し、第1〜n同期サブフレーム信号として読み出す。更
に第1〜nのサブフレーム位相同期手段から第1〜n同
期サブフレーム信号を多重合成し、同期フレーム信号と
して出力する。
【0063】又は、上記手段で、まず受信クロック信号
と基準クロック信号及び受信フレーム位相信号と基準フ
レーム位相信号から、受信サブフレームアドレス位置信
号と基準サブフレームアドレス位置信号及び書き込みア
ドレス選択信号と読み出しアドレス選択信号をそれぞれ
生成する。又上記と同じに受信フレーム信号から書き込
み読み出し制御信号を生成する。
【0064】次に、第1〜nのサブフレーム位相同期手
段で受信サブフレームアドレス位置信号と基準サブフレ
ームアドレス位置信号と書き込み読み出し制御信号とに
従い、受信フレーム信号からn=1又はn≧2のとき上
記M又はその1/nに対応するように書き込みと読み出
しアドレスを制御し、かつ第1〜n受信サブフレーム信
号の受信相対位相を基準相対位相に同期化をするように
読み出しアドレスを制御し、書き込みと読み出しアドレ
スを出力する。
【0065】更に、書き込み読み出し制御信号は書き込
みアドレス選択信号と読み出しアドレス選択信号を選択
する。書き込みアドレス選択信号と読み出しアドレス選
択信号は順次書き込みアドレスと読み出しアドレスを選
択する。バッファメモリは書き込みアドレスと読み出し
アドレスに従い、受信フレーム信号から第1〜n受信サ
ブフレーム信号を多重分離した形で書き込み、第1〜n
同期サブフレーム信号を多重合成した形で読み出し、同
期フレーム信号として出力する。
【0066】
【実施例】実施例1.この発明を示す一実施例の時分割
多重フレーム位相同期装置を図1に示す。第1のフレー
ムカウンタ1は、受信クロック信号12に同期して、受
信フレーム位相信号(たとえば受信フレーム先頭位置パ
ルス)13から受信サブフレームアドレス位置信号14
を生成する。受信フレーム信号領域のオーバヘッド領域
中には受信フレーム位相との複数の受信サブフレーム相
対位相を指定する受信サブフレームアドレスが格納され
ている。受信サブフレームアドレス位置信号14は、こ
の受信サブフレームアドレスの各位置を示すパルス信号
である。更に第1のフレームカウンタ1は、第1のサブ
フレーム位相同期手段3と第2〜nのサブフレーム位相
同期手段3aに対しバッファメモリ37の書き込みを可
能にする書き込みアドレスイネーブル信号15を生成す
る。
【0067】サブフレーム種類識別手段2は、受信フレ
ーム信号11から受信サブフレームアドレスの特定パタ
ーンでサブフレーム種類を識別する。たとえば受信フレ
ーム中に多重化されている複数の受信サブフレームの多
重化数n(nは正の整数)を識別する。サブフレーム種
類識別手段2は、この多重化数nの値n=1又はn≧2
に応じた書き込み読み出し制御信号16を生成する。
【0068】第1のサブフレーム位相同期手段3は、第
1のフレームカウンタ1からの受信サブフレームアドレ
ス位置信号14のほかに、第1のフレームカウンタ1か
らの書き込みアドレスイネーブル信号15を入力する。
そして、第1のサブフレーム位相同期手段3は、これら
の入力した信号に従い、受信フレーム信号中に1個だけ
サブフレーム信号がある場合の所要処理容量Mの1/n
に対応するようにバッファへのデータの書き込みを制御
する書き込みアドレス21を発生させ、バッファの書き
込み制御をする。又、第1のサブフレーム位相同期手段
3は、受信フレーム信号11からn=1のとき受信サブ
フレーム信号の1/nの信号だけ、n≧2のとき第1受
信サブフレーム信号だけに対応するデータをバッファに
書き込む。
【0069】更に、第1のサブフレーム位相同期手段3
は、第2のフレームカウンタ5からの基準サブフレーム
アドレス位置信号20に従い、受信フレーム信号中に1
個だけサブフレーム信号がある場合の所要処理容量Mの
1/nに対応するように制御する読み出しアドレス22
を発生させ、バッファの読み出し制御をする。又、第1
のサブフレーム位相同期手段3は、受信フレーム信号1
1からn=1のとき受信サブフレーム信号の1/nの信
号を、n≧2のとき第1受信サブフレーム信号に対応す
るデータをバッファから読みだす。こうして、受信相対
位相は基準相対位相に同期化され、同期化された信号は
第1同期サブフレーム信号17として読み出される。
【0070】第2〜nのサブフレーム位相同期手段3a
は、第1のフレームカウンタ1からの受信サブフレーム
アドレス位置信号14及び第1のフレームカウンタ1か
らの書き込みアドレスイネーブル信号15のほかに、サ
ブフレーム種類識別手段2からの書き込み読み出し制御
信号16を入力する。第2〜nのサブフレーム位相同期
手段3aは、これらの入力した信号に従い、n=1のと
き第1のサブフレーム位相同期手段3からの書き込みア
ドレス21を選択してバッファへデータの書き込みを制
御する。又、n≧2のとき上記Mの1/nに対応するよ
うに書き込みを制御する書き込みアドレス21aを発生
させ、バッファへのデータの書き込みを制御する。第2
〜nのサブフレーム位相同期手段3aは、受信フレーム
信号11からn=1のとき受信サブフレーム信号の1/
nの信号だけ、n≧2のとき第2〜n受信サブフレーム
信号だけに対応するデータバッファに書き込む。
【0071】更に、第2〜nのサブフレーム位相同期手
段3aは、第2のフレームカウンタ5からの基準サブフ
レームアドレス位置信号20のほかに、サブフレーム種
類識別手段2からの書き込み読み出し制御信号16を入
力する。第2〜nのサブフレーム位相同期手段3aは、
これらの入力した信号に従い、n=1のとき第1のサブ
フレーム位相同期手段3からの読み出しアドレス22を
選択してバッファからのデータの読み出しを制御する。
又、n≧2のとき上記Mの1/nに対応するように制御
する読み出しアドレス22aを発生させバッファからの
データの読み出しを制御する。第2〜nのサブフレーム
位相同期手段3aは、受信フレーム信号11からn=1
のとき受信サブフレーム信号の1/nの信号に対応する
データを、n≧2のとき第2〜n受信サブフレーム信号
をバッファからそれぞれ読み出す。こうして、受信相対
位相を基準相対位相に同期化し、同期化した信号を第2
〜n同期サブフレーム信号17として読み出す。
【0072】多重合成手段4と第2のフレームカウンタ
5は、上記従来例の図8に示した多重合成手段4と第2
のフレームカウンタ5に対応しており、従来例と同様に
動作する。
【0073】上記実施例の時分割多重フレーム位相同期
装置は、受信フレーム信号11を複数のサブフレーム信
号に多重分離しないで、受信相対位相を基準相対位相に
同期化をする方式(非多重分離フレーム位相同期方式)
を採る。
【0074】第1のサブフレーム位相同期手段3を図2
に示す。まず、サブフレーム位相検出部31は、第1の
フレームカウンタ1からの受信サブフレームアドレス位
置信号14に従い、受信フレーム信号11から第1受信
サブフレーム信号の受信サブフレーム位相を検出し、受
信サブフレーム位相信号を生成する。以下書き込み制御
部32と読み出し制御部35、書き込みとアドレスカウ
ンタ33と読み出しアドレスカウンタ36及びアドレス
位相比較部34は、上記従来例の図9に対応しており、
同様に動作する。バッファメモリ37は、書き込みアド
レスカウンタ33からの書き込みアドレス21により、
第1のフレームカウンタ1からの書き込みアドレスイネ
ーブル信号15に従い、受信フレーム11からn=1の
とき受信サブフレーム信号の1/nの信号だけ、n≧2
のとき第1受信サブフレーム信号だけに対応するデータ
をバッファに書き込む。又、バッファメモリ37は、読
み出しアドレスカウンタ36からの読み出しアドレス2
2により、受信フレーム11からn=1のとき受信サブ
フレーム信号の1/nの信号に対応するデータを、n≧
2のとき第1受信サブフレーム信号に対応するデータを
バッファから読みだす。読み出された信号は、多重合成
手段4に第1同期サブフレーム信号17として出力され
る。
【0075】第2〜nのサブフレーム位相同期手段3a
を図3に示す。第2〜nのサブフレーム位相同期手段3
aは、前述した第1のサブフレーム位相同期手段3の構
成に加えて、上記従来例の図10に対応する書き込みセ
レクタ37と読み出しセレクタ38を設けたものであ
る。書き込みセレクタ37と読み出しセレクタ38は、
サブフレーム種類識別手段2からの書き込み読み出し制
御信号16に従い、従来例と同様に動作する。
【0076】次にこの実施例の具体例について図を用い
て説明する。ここでは前述したSTM−1を具体例とし
て説明する。前述した図23、図24、図25のフレー
ム構造及び動作はこの実施例においても同様である。ま
ず、図4を用いて多重化数が1の場合について説明す
る。図4において、従来と大きく異なる点は書き込みア
ドレスイネーブル信号1、2、3がある点である。第1
のフレームカウンタ1は書き込みアドレスイネーブル信
号1を第1のサブフレーム位相同期手段3に出力する。
又、第1のフレームカウンタ1は書き込みアドレスイネ
ーブル信号2を第2のサブフレーム位相同期手段3aに
出力する。又第1のフレームカウンタ1は書き込みアド
レスイネーブル信号3を第3のサブフレーム位相同期手
段に出力する。第1、第2、第3のサブフレーム位相同
期手段には受信フレーム信号11がそれぞれ入力されて
いる。各サブフレーム位相同期手段は書き込みアドレス
イネーブル信号がONになっている場合に受信フレーム
信号からデータをバッファメモリに記憶させる。
【0077】図4に示す例では第1のサブフレーム位相
同期手段3は書き込みアドレスイネーブル信号1がON
になるタイミングでデータをバッファメモリ1に記憶さ
せる。従って、k1、k4、k7、k10・・・のデー
タがバッファメモリ1に記憶される。第2のサブフレー
ム位相同期手段3aは書き込みアドレスイネーブル信号
がONになるタイミングで受信フレーム信号からデータ
をバッファメモリ2に記憶する。従って、k2、k5、
k8、k11・・・がバッファメモリに記憶される。同
様に第3のサブフレーム位相同期手段3aは書き込みア
ドレスイネーブル信号3がONになるタイミングで受信
フレーム信号のデータをバッファメモリ3に書き込む。
従って、k3、k6、k9、k12・・・がバッファメ
モリ3に記憶される。
【0078】なお、書き込みアドレス1、2、3はこの
実施例ではアドレス5、6、7、8を示しているため、
各データは指定されたアドレスに前述したデータを書き
込む。この書き込みアドレスの発生方法は受信サブフレ
ームアドレス位置信号14に基づいて各サブフレーム位
相同期手段が発生させるものである。
【0079】次に図5を用いて多重化数が3である場合
について説明する。図5が図4と異なる点は、受信フレ
ーム信号がバーチャルコンテナの各バイトにより、バイ
トインタリーブされた信号である点である。その他の点
については、図4に示すものと同様に動作する。
【0080】以上図4と図5で説明したように、多重化
数が1の場合であっても、多重化数3の場合であっても
書き込みアドレスイネーブル信号を用いることにより、
受信フレーム信号のデータがバッファメモリに分割され
て記憶される。従って、多重分離手段1cが存在しなく
ても、受信フレーム信号11を分離してバッファメモリ
に記憶させることができる。なお、図4及び図5にはバ
ッファメモリからのデータを読み出して多重合成する場
合については示していないが、この動作は従来と同様の
ものであるためここでは説明を省略する。
【0081】次に、図6を用いてフレーム位相同期方法
について説明する。図6のS10において、受信フレー
ム入力工程は、受信フレームを複数のサブフレーム位相
同期手段の各々に入力する。S20において、書き込み
許可信号発生工程は、多重化された各サブフレームの各
データに対応した書き込み許可信号を発生させ、各サブ
フレーム位相同期手段に供給する。S30,S31,S
32は、それぞれ各フレーム位相同期手段に対応してい
る。S30,S31,S32において、アドレス発生工
程は、受信フレームに同期して受信フレームのデータを
バッファメモリ書き込むためのアドレスを発生する。S
40,S41,S42は、それぞれ各サブフレーム位相
同期手段に対応している。S40,S41,S42にお
いて、書き込み工程は、書き込み許可信号に同期してア
ドレス発生工程により発生されたアドレスに基づいて受
信フレームのデータをバッファメモリに書き込む。S5
0において、多重化工程は、書き込み工程でバッファメ
モリに書き込まれたデータをそれぞれバッファメモリか
ら呼び出し、多重化して出力する。図6に示すフローチ
ャートにおいて、特徴とする点は、従来のように受信フ
レームを分離する分離工程が存在しないことである。分
離工程が存在しない代りにS20に示す書き込み許可信
号発生工程が存在している。この書き込み許可信号発生
工程により発生された書き込み許可信号に基づき、書き
込み工程は時分割に受信フレームのデータをバッファメ
モリに書き込むことにより、分離工程と同様な目的を達
成することができる。
【0082】以上のようにこの実施例は、伝送路のフレ
ーム位相に相対的な位相で多重化されているサブフレー
ム信号を、装置内の基準フレーム位相の相対位相に同期
化するというものである。本件の主な特徴は、以下の通
りである。 (1)バッファメモリへのデータ書き込み/読み出しを
時分割で制御することにより、多重分離回路/多重化回
路を用いることなく多重フレーム信号をそのまま入力
し、多重フレーム信号のフレーム位相同期を取る。 (2)サブフレーム種類識別手段を備え、これによって
バッファメモリの書き込み/読み出しアドレスを制御す
ることにより、任意の多重化数の信号に自動的に対応可
能である。 (3)相対位相への同期化なので、メモリはフレームメ
モリではなくバッファメモリでよい。このメモリには1
フレーム分又はそれ以上のデータをセーブする必要がな
いため、メモリの容量を格段に小さくできる。
【0083】実施例2.上記実施例では、多重合成手段
4を使用する場合を示したが、図7に示すように、多重
合成手段4を用いないで、フレーム位相の同期後、直接
多重合成をしてもよい。
【0084】第1のフレームカウンタ1aは、受信クロ
ック信号12に同期して、受信フレーム位相信号13か
ら、受信サブフレームアドレス位置信号14を生成す
る。更に、第1のフレームカウンタ1aは、受信サブフ
レーム位相に同期した書き込みアドレス選択信号25を
生成する。
【0085】第2のフレームカウンタ5aは、基準クロ
ック信号18に同期して、基準フレーム位相信号19か
ら、基準サブフレームアドレス位置信号20を生成す
る。更に、第2のフレームカウンタ5aは、基準サブフ
レーム位相に同期した読み出しアドレス選択信号26を
生成する。
【0086】サブフレーム種類識別手段2は、上記実施
例の図1に示したサブフレーム種類識別手段2に対応
し、同様に動作する。
【0087】第1のサブフレーム位相同期手段3bを図
8に示す。サブフレーム位相検出部31、書き込み制御
部32と読み出し制御部35及びアドレス位相比較部3
4は、上記実施例の図2に示したものに対応し、同様に
動作する。
【0088】書き込みアドレスカウンタ33aは、第1
のフレームカウンタ1aからの受信サブフレームアドレ
ス位置信号14、及び、サブフレーム種類識別手段2か
らの書き込み読み出し制御信号16を入力する。書き込
みアドレスカウンタ33aは、入力した信号に従い、受
信フレーム11からn=1又はn≧2のとき受信フレー
ム信号中に1個だけサブフレーム信号がある場合の所要
処理容量M又はその1/nに対応するように書き込みア
ドレス21を発生させバッファへのデータの書き込みを
制御する。
【0089】又、読み出しアドレスカウンタ36aは、
第2のフレームカウンタ5aからの基準サブフレームア
ドレス位置信号20、サブフレーム種類識別手段2から
の書き込み読み出し制御信号16を入力する。読み出し
アドレスカウンタ36aは、入力した信号に従い、受信
フレーム11からn=1又はn≧2のとき受信フレーム
信号中に1個だけサブフレーム信号がある場合の所要処
理容量M又はその1/nに対応するように読み出しアド
レス22を発生し、バッファからのデータの読み出しを
制御する。又、n=1のとき受信サブフレーム信号の1
/nの信号に対応するデータを、n≧2のとき第1受信
サブフレーム信号に対応するデータをバッファから読み
出すように読み出しアドレス22を制御し、読み出しア
ドレス22を出力する。このようにして、受信相対位相
を基準相対位相に同期化する。
【0090】第2〜nのサブフレーム位相同期手段3c
を図9に示す。第2〜nのサブフレーム位相同期手段3
cは、第1のサブフレーム位相同期手段3bに用いた書
き込みアドレスカウンタ33aと読み出しアドレスカウ
ンタ36aの代わりに、上記実施例の図3に対応する書
き込みアドレスカウンタ33と読み出しアドレスカウン
タ36を設けたものである。書き込みアドレスカウンタ
33と読み出しアドレスカウンタ36は、サブフレーム
種類識別手段2からの書き込み読み出し制御信号16に
従わない。
【0091】第2〜nのサブフレーム位相同期手段3c
は、第1のフレームカウンタ1aからの受信サブフレー
ムアドレス位置信号14だけに従い、受信フレーム信号
11から上記Mの1/nに対応するように書き込みアド
レス21a発生し、バッファへのデータの書き込みを制
御する。
【0092】又、第2〜nのサブフレーム位相同期手段
3cは、第2のフレームカウンタ5aからの基準サブフ
レームアドレス位置信号20だけに従い、受信フレーム
信号11から上記Mの1/nに対応するように読み出し
アドレス22aを発生し、バッファからのデータの読み
出しを制御する。読み出しアドレスカウンタ36は、n
=1のとき受信サブフレーム信号の1/nの信号に対応
するデータを、n≧2のとき第2〜n受信サブフレーム
信号ニ対応するデータをバッファから読み出す。このよ
うにして、受信相対位相を基準相対位相に同期化する。
【0093】バッファメモリ6は、第2のセレクタ8か
らの書き込みアドレス21に従い、受信フレーム信号1
1から第1〜n受信フレーム信号の受信相対位相を基準
相対位相に同期化をした第1〜n同期サブフレーム信号
を多重分離した形で蓄える。
【0094】又、バッファメモリ6は、第4のセレクタ
10からの読み出しアドレス22に従い、バッファに多
重分離した形で蓄えた第1〜n同期サブフレーム信号
を、多重合成した形で同期フレーム信号24として出力
する。
【0095】第1のセレクタ7は、サブフレーム種類識
別手段2からの書き込み読み出し制御信号16に従い、
第1のフレームカウンタ1aからの書き込みアドレス選
択信号25を選択する。
【0096】第3のセレクタ9は、サブフレーム種類識
別手段2からの書き込み読み出し制御信号16に従い、
第2のフレームカウンタ5aからの読み出しアドレス選
択信号26を選択する。
【0097】第2のセレクタ8は、第1のセレクタ7か
らの書き込みアドレス選択信号25に従い、第1と第2
〜nのサブフレーム位相同期手段3bと3cからの書き
込みアドレス21、21aを順次選択する。
【0098】第4のセレクタ10は、第3のセレクタ9
からの読み出しアドレス選択信号26に従い、第1と第
2〜nのサブフレーム位相同期手段3bと3cからの読
み出しアドレス22、22aを順次選択する。
【0099】次に図10を用いてこの実施例の具体例に
ついて説明する。図10はセレクタの動作を説明するた
めの図である。図11は多重化数が1の場合のタイミン
グチャート図である。図12は多重化数が3の場合のタ
イミングチャートである。
【0100】まず、多重化数が1の場合について図10
と図11を用いて説明する。多重化数が1の場合には、
受信フレーム信号の各バイトごとに書き込みアドレス2
1が増加されバッファメモリ6にデータが順に記憶され
る。多重化数が1の場合には、書き込み読み出し制御信
号16が0であるとする。第1のセレクタ7はこの書き
込み読み出し制御信号16を入力し、図10に示すよう
に、スイッチをOFFにする。このため書き込みアドレ
ス選択信号25は第2のセレクタに出力されない。第2
のセレクタは第1のセレクタ7から書き込みアドレス選
択信号が来ない場合には、第1のサブフレーム位相同期
手段3bの書き込みアドレスカウンタ33aから発生す
る書き込みアドレスを選択する。
【0101】すなわち、第2のセレクタ内のT0とT1
を接続し、書き込みアドレス21をバッファメモリ6に
出力する。第1のサブフレーム位相同期手段3bは書き
込みアドレスカウンタ33aを受信フレーム信号11の
各バイト毎に増加させる。従って、図11に示すように
受信フレーム信号11のk1、k2、k3、k4、k5
のそれぞれに対して書き込みアドレス1、2、3、4、
5を発生する。このようにしてバッファメモリには連続
したアドレスにk1以降のデータが記憶される。
【0102】読み出しの場合には、同様に書き込み読み
出し制御信号16が0であるため、第2のフレームカウ
ンタ5aが発生する読み出しアドレス選択信号26は第
3のセレクタから出力されない。第4のセレクタ10は
第3のセレクタ9から読み出しアドレス選択信号26が
出力されない場合には、第1のサブフレーム位相同期手
段3bの読み出しアドレスカウンタ36aから発生され
る読み出しアドレスを選択する。
【0103】すなわち第4のセレクタ10内のT0とT
1が接続され、読み出しアドレスカウンタ36aからの
読み出しアドレスがバッファメモリの読み出しアドレス
22として用いられる。読み出しアドレスカウンタ36
aは各バイト毎にアドレスを増加させる。従って、バッ
ファメモリに記憶されたk1、k2、k3・・・のデー
タが順に同期フレーム信号24として出力される。多重
化数が1の場合には図10に示した書き込みアドレスカ
ウンタ33、及び読み出しアドレスカウンタ36は第2
のセレクタあるいは第4のセレクタにより、選択されな
いため使用されない。
【0104】次に図10と図12を用いて多重化数が3
の場合について説明する。所定処理量をMとし、これを
1/n倍した値x(M/3=x)とする。図10に示し
た3つの書き込みアドレスカウンタは、それぞれxバイ
ト分ずつカウントする。書き込みアドレスカウンタ33
aは1からxバイトまでをカウントする。第2のサブフ
レーム位相同期手段の書き込みアドレスカウンタ33は
x+1から2xバイトまでをカウントする。第3のサブ
フレーム位相同期手段の読み出しアドレスカウンタ33
は2x+1から3xまでのバイトをカウントする。
【0105】図12において、書き込みアドレス1は、
書き込みアドレスカウンタ33aが出力する書き込みア
ドレスである。又、書き込みアドレス2は第2のサブフ
レーム位相同期手段の書き込みアドレスカウンタ33が
出力する書き込みアドレスである。同様に書き込みアド
レス3は第3のサブフレーム位相同期手段の書き込みア
ドレスカウンタ33が出力するアドレスである。多重化
数が3の場合には、書き込み読み出し制御信号16は1
を出力しているものとする。又、第1のフレームカウン
タ1aは書き込みアドレス選択信号25として、サブフ
レームに対応して1、2、3を順に出力するものとす
る。図10の第1のセレクタ7は書き込み読み出し制御
信号16が1であるため、第1のフレームカウンタ1a
から出力された書き込みアドレス選択信号25を第2の
セレクタに出力する。第2のセレクタ8は入力した書き
込みアドレス選択信号25の値によって、T0とT1、
T2、T3の接続を切り替える。書き込みアドレス選択
信号が1の時にはT1を接続する。書き込みアドレス選
択信号が2の時にはT0とT2を接続する。書き込みア
ドレス選択信号が3の時にはT0とT3を接続する。こ
のように、第2のセレクタでは各アドレスカウンタから
の書き込みアドレスを順に切り替えて選択する。
【0106】図12に示したように、書き込みアドレス
1が5を示し、書き込みアドレス2がx+5を示し、書
き込みアドレス3が2x+5を示している場合には、T
0とT1との接続により5が書き込みアドレスとして出
力され、T0とT2の接続によりx+5が書き込みアド
レスとして出力され、T0とT3が接続された時は2x
+5が書き込みアドレスとして出力される。従って受信
フレーム信号のデータa1はバッファメモリのアドレス
5に記憶される。データa2はバッファメモリのアドレ
スx+5に記憶される。データa3はバッファメモリ2
x+5に記憶される。同様にb1、b2、b3のデータ
はアドレス6、x+6、2x+6にそれぞれ記憶され
る。
【0107】次に読み出す場合の動作について説明す
る。書き込み読み出し制御信号16が1である場合には
第3のセレクタにより読み出しアドレス選択信号26が
第4のセレクタに出力される。読み出しアドレス選択信
号も図12に示した書き込みアドレス選択信号のように
1、2、3が順に出力されるものとする。第4のセレク
タ10においては、入力された読み出しアドレス選択信
号26の値に基づいてT0とT1、T2、T3の接続を
順に切り替える。3つの読み出しアドレスカウンタも前
述した書き込みアドレスカウンタと同様に、1からxま
で、x+1から2xまで、及び、2x+1から3xまで
のアドレスをそれぞれ出力する。第4のセレクタはこの
アドレスを順に選択し、読み出しアドレス22としてバ
ッファメモリに出力する。
【0108】従って、例えば、T0とT1が出力されて
アドレス5を出力した場合には、次にT0とT2が接続
されるとアドレスx+5が出力され、次にT0とT3が
接続されるとアドレス2x+5が出力される。このよう
にしてa1、a2、a3が多重化されて同期フレーム信
号24として出力される。
【0109】このようにして、この例においては、多重
分離手段、及び多重合成手段を用いなくとも受信クロッ
ク信号に同期した受信フレーム信号を基準クロック信号
に同期した同期フレーム信号に変換することが可能にな
る。
【0110】次に、図13を用いてこの実施例における
フレーム位相同期方法について説明する。S30,S3
1,S32は、各サブフレーム位相同期手段に対応して
いる。S30,S31,S32において、書き込みアド
レス発生工程は、サブフレームの各データに対応してバ
ッファメモリのアドレスを発生する。S35において、
書き込みアドレス選択工程は、アドレス発生工程により
発生されたアドレスを各サブフレームの順番に選択す
る。S40において、書き込み工程は、書き込みアドレ
ス選択工程により選択されたアドレスによりバッファメ
モリにサブフレーム毎のデータを書き込む。次に、S6
0,S61,S62は、各サブフレーム位相同期手段に
対応している。S60,S61,S62において、読み
出しアドレス発生工程は、同期フレームの各サブフレー
ムの各データに対応してバッファメモリのアドレスを発
生する。S65において、読み出しアドレス選択工程
は、アドレス発生手段により発生されたアドレスを各サ
ブフレームの順番に選択する。S70において、読み出
し工程は、読み出しアドレス選択工程により選択された
アドレスによりバッファからサブフレーム毎のデータを
読み出す。前述したS60〜S70の工程により多重化
工程S50を構成している。多重化工程S50は、バッ
ファメモリに書かれたサブフレームのデータを読み出
し、基準クロックに同期した多重化データを作成する。
図13に示したフローチャートで特徴となる点は、書き
込みアドレス選択工程S35と読み出しアドレス選択工
程S65が存在する点である。この書き込みアドレス選
択工程と、読み出しアドレス選択工程により書き込みア
ドレス及び読み出しアドレスが順に選択されるため、従
来の分離工程あるいは多重化工程と呼ばれる部分が存在
しない。すなわち、書き込みアドレスと読み出しアドレ
スを時分割して選択することにより、データを分離ある
いは多重化する点が大きな特徴である。
【0111】実施例3.上記実施例1においては、多重
化数が1の場合とnの場合について説明したが、図14
に示すように、多重化数がnの場合だけに対応した装置
であってもかまわない。図14においては図1に示した
サブフレーム種類識別手段2が存在しない。これは入力
する受信フレーム信号11の多重化数がnであると分か
っており、サブフレームタイプを識別する必要がないか
らである。多重化数がnだけの場合には第1〜第nまで
のサブフレーム位相同期手段が常に用いられる。又第1
〜第nまでの位相同期手段は同様に構成される。従って
前述したように第1のサブフレーム位相同期手段から書
き込みアドレス21、読み出しアドレス22をその他の
サブフレーム位相同期手段3aに出力することはない。
図14に示したその他の構成及び動作は図1に示したも
のと同様であるのでここでは改めて説明しない。この図
14に示したように多重化数がnである場合の受信フレ
ーム信号を入力する場合においても、前述したように第
1のフレームカウンタ1から書き込みアドレスイネーブ
ル信号15をそれぞれのサブフレーム位相同期手段に出
力することにより、多重分離手段を用いなくても、受信
フレーム信号からサブフレーム信号を分離することがで
きる。
【0112】実施例4.上記実施例2においては、受信
フレーム信号の多重化数が1とnの両方の場合について
説明したが、図15に示すように、受信フレーム信号の
多重化数がnだけの場合に対応して装置を構成してもか
まわない。図15においては図7に示したサブフレーム
種類識別手段2と第1のセレクタ7と第3のセレクタ9
がなくなっている。従って、第2のセレクタは第1のフ
レームカウンタからの書き込みアドレス選択信号に従っ
て、第1〜第nのサブフレーム位相同期手段から出力さ
れる書き込みアドレスを順に選択しバッファメモリに出
力する。同様に第4のセレクタ10は第2のフレームカ
ウンタ5aからの読み出しアドレス選択信号に従って、
第1〜第nのサブフレーム位相同期手段から出力される
読み出しアドレスを順に選択し、バッファメモリに出力
する。このように図15に示した構成によって、受信フ
レーム信号からサブフレーム信号を分離するとともに、
再び分離されたデータを多重化して出力することが可能
である。
【0113】実施例5.上記実施例においては、多重化
数が1と3の場合の両方を処理できる場合について説明
したが、多重化数が1と3の以外であってもかまわな
い。又、上記実施例においては多重化数が1と3の場合
であって、サブフレーム位相同期手段が3つある場合に
ついて説明したが、サブフレーム同期手段が3つあり多
重化数が2の場合であってもかまわない。サブフレーム
同期手段が3つあって、多重化数が2の場合には第3の
サブフレーム位相同期手段は使用されない。又第1のサ
ブフレーム位相同期手段と第2のサブフレーム位相同期
手段のバッファメモリのサイズは所定処理容量Mを2分
の1したサイズ以上でなければならない。このように多
重化数とサブフレーム位相同期手段の数は一致しなくて
もよい。ただし、受信フレーム信号の多重化数はサブフ
レーム位相同期手段の数に等しいか、小さくなければな
らない。
【0114】以下、図16〜図18を用いて多重化数と
サブフレーム位相同期手段の数とバッファメモリのサイ
ズとの関係について説明する。図16は多重化数が1と
3の場合であって、サブフレーム位相同期手段の数が3
である場合の使用するサブフレーム位相同期手段の数と
バッファメモリのサイズの関係を示す図である。多重化
数が1の時には、使用するサブフレーム位相同期手段の
数は3であり、バッファメモリのサイズはM/3であ
る。又、多重化数が3の場合には、使用するサブフレー
ム位相同期手段の数は3であり、バッファメモリのサイ
ズはM/3である。これは実施例1で説明したものと同
様である。
【0115】これに対し図17において、多重化数が1
又は2又は3であり、サブフレーム位相同期手段の数が
3の場合について説明する。図16と異なる点は多重化
数が1と2と3の場合がある点である。多重化数が2の
時には使用するサブフレーム位相同期手段の数は2であ
る。そしてこの場合には、受信フレーム信号内には2個
のサブフレーム信号が含まれているため、それぞれのサ
ブフレーム位相同期手段の中にあるバッファメモリのサ
イズは最低M/2でなければならない。
【0116】次に図18は更に多重化数が最大4であ
り、サブフレーム位相同期手段の数が4である場合につ
いての使用するサブフレーム位相同期手段の数とバッフ
ァメモリのサイズの関係を示した図である。多重化数が
1の時には、4つのサブフレーム位相同期手段を使用す
るが、多重化数が2、3、4の場合には使用する位相同
期手段の数もそれに対応して2、3、4となる。バッフ
ァメモリのサイズは多重化数が2の場合に最大の値にな
るため、サブフレーム位相同期手段のバッファメモリの
サイズは最低M/2でなければならない。
【0117】実施例6.上記実施例においては、特に述
べなかったが前述したような時分割多重フレーム位相同
期装置を半導体基板上に集積して、LSI化してもかま
わない。又、前述したような時分割多重フレーム位相同
期装置を複数集積してひとつの半導体基板上に構成して
もかまわない。
【0118】実施例7.又、上記実施例においては具体
例としてSTM−1のフレームを用いる場合について説
明したが、STM−1のフレーム以外の場合であっても
かまわない。
【0119】
【発明の効果】上記のようなこの発明のフレーム位相同
期装置、フレーム位相同期方法及び時分割多重フレーム
位相同期装置では、受信フレーム信号を複数のサブフレ
ーム信号に多重分離をしないで、受信相対位相を基準相
対位相に同期化をする方式を採る。したがって、従来の
多重分離フレーム位相同期方式に比べ多重分離手段が不
要であり、ハードウェア規模を軽減できる効果がある。
又多重合成手段を不要とする構成を採るときはより一層
ハードウェア規模を軽減できる効果がある。
【図面の簡単な説明】
【図1】この発明を示す一実施例の時分割多重フレーム
位相同期装置の機能ブロック図。
【図2】図1に示す第1のサブフレーム位相同期手段の
機能ブロック図。
【図3】図1に示す第2〜nのサブフレーム位相同期手
段の機能ブロック図。
【図4】多重化数が1の場合のタイミングチャートを示
す図。
【図5】多重化数が3の場合のタイミングチャート図。
【図6】この発明のフレーム位相同期方法のフローチャ
ート図。
【図7】この発明を示す他の一実施例の機能ブロック
図。
【図8】図7に示す第1のサブフレーム位相同期手段の
機能ブロック図。
【図9】図7に示す第2〜nのサブフレーム位相同期手
段の機能ブロック図。
【図10】セレクタの動作を示す図。
【図11】多重化数が1の場合のタイミングチャート
図。
【図12】多重化数が3の場合のタイミングチャート
図。
【図13】この発明のフレーム位相同期方法のフローチ
ャート図。
【図14】この発明を示す他の一実施例の機能ブロック
図。
【図15】この発明を示す他の一実施例の機能ブロック
図。
【図16】多重化数とサブフレーム位相同期手段の数と
バッファメモリのサイズの関連を示す図。
【図17】多重化数とサブフレーム位相同期手段の数と
バッファメモリのサイズの関連を示す図。
【図18】多重化数とサブフレーム位相同期手段の数と
バッファメモリのサイズの関連を示す図。
【図19】従来例の時分割多重フレーム位相同期装置の
機能ブロック図。
【図20】図19に示す第1のサブフレーム位相同期手
段の機能ブロック図。
【図21】図19に示す第2〜nのサブフレーム位相同
期手段の機能ブロック図。
【図22】受信フレーム信号領域の構成を説明する図。
【図23】多重化数が1の場合のフレーム構造を示す
図。
【図24】多重化数が3の場合のフレーム構造を示す
図。
【図25】第1のフレームカウンタのタイミングチャー
ト図。
【図26】多重化数が1の場合のタイミングチャート
図。
【図27】多重化数が3の場合のタイミングチャート
図。
【図28】従来のフレームアライナの一例を示す図。
【図29】従来のフレームアライナの一例を示す図。
【符号の説明】
1,1a 第1のフレームカウンタ 2 サブフレーム種類識別手段 3,3b 第1のサブフレーム位相同期手段 3a,3c 第2〜nのサブフレーム位相同期手段 4 多重合成手段 5,5a 第2のフレームカウンタ 6 バッファメモリ 7 第1のセレクタ 8 第2のセレクタ 9 第3のセレクタ 10 第4のセレクタ 11 受信フレーム信号 12 受信クロック信号 13 受信フレーム位相信号 14 受信サブフレームアドレス位置信号 15 書き込みアドレスイネーブル信号 16 書き込み読み出し制御信号 17 第1〜n同期サブフレーム信号 18 基準クロック信号 19 基準フレーム位相信号 20 基準サブフレームアドレス位置信号 21,21a 書き込みアドレス 22,22a 読み出しアドレス 23 基準サブフレーム多重化位置信号 24 同期フレーム信号 25 書き込みアドレス選択信号 26 読み出しアドレス選択信号
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年12月16日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 フレーム位相同期装置及びフレーム位
相同期方法及び時分割多重フレーム位相同期装置
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は時分割多重された複数
サブフレーム信号の受信相対位相を基準相対位相に同期
化する時分割多重フレーム位相同期装置に関する。
【0002】
【従来の技術】たとえば特願平3−60083号公報に
示す従来例の時分割多重フレーム位相同期装置を図19
に示す。図19において、第1のフレームカウンタ1b
は、受信クロック信号12に同期して、受信フレーム位
相信号(たとえば受信フレーム先頭位置パルス)13か
ら、受信サブフレームアドレス位置信号14を生成す
る。受信フレーム信号領域のオーバヘッド領域(図22
参照)中には受信サブフレームアドレスが格納されてい
る。受信サブフレームアドレスは、受信フレーム位相と
の複数の受信サブフレームの各相対位相を指定するアド
レスである。受信サブフレームアドレス位置信号14
は、受信サブフレームアドレスの各位置を示すパルス信
号である。
【0003】又、第2のフレームカウンタ5は、基準ク
ロック信号18に同期して、基準フレーム位相信号(た
とえば基準フレーム先頭位置パルス)19から、基準サ
ブフレームアドレス位置信号20を生成する。基準フレ
ーム信号領域のオーバヘッド領域(図22参照)中には
基準サブフレームアドレスが格納されている。基準サブ
フレームアドレスは、基準フレーム位相との複数の基準
サブフレームの各相対位相を指定するアドレスである。
基準サブフレームアドレス位置信号20は、基準サブフ
レームアドレスの各位置を示すパルス信号である。
【0004】更に、第1のフレームカウンタ1bは、受
信サブフレーム多重化位置信号23aを生成する。受信
サブフレーム多重化位置信号23aは、受信フレーム中
に多重化されている複数の受信サブフレームの各位置を
示すパルス信号である。又、第2のフレームカウンタ5
は、基準サブフレーム多重化位置信号23を生成する。
基準サブフレーム多重化位置信号23は、基準フレーム
中に多重化されている複数の基準サブフレームの各位置
を示すパルス信号である。
【0005】多重分離手段1cは、第1のフレームカウ
ンタ1bからの受信サブフレーム多重化位置信号23a
に従い、受信フレーム信号11からサブフレーム信号領
域中の第1〜m受信サブフレーム信号(図22参照)1
7aを多重分離する。
【0006】受信フレーム信号領域のオーバヘッド領域
中には第1〜m受信サブフレーム信号17aの受信サブ
フレームアドレスが格納されている。サブフレーム種類
識別手段2aは、多重分離手段1cから出力される第1
〜m受信サブフレーム信号17aに基づき受信サブフレ
ームアドレスの特定パターンでサブフレーム種類を識別
する。たとえば受信フレーム中に多重化されている複数
の受信サブフレームの数をmとすると、サブフレーム種
類は、この数m(mは正の整数)によって識別される。
このサブフレームの数mを「多重化数」という。サブフ
レーム種類識別手段2aは、受信サブフレームの多重化
数m=1又はm≧2に応じた書き込み読み出し制御信号
16を生成する。
【0007】第1〜第nのサブフレーム位相同期手段3
d,3e・・・,3eは受信フレーム信号と基準クロッ
ク信号18を同期するために、設けられたものである。
第1のサブフレーム位相同期手段3dは、第1のフレー
ムカウンタ1bからの受信サブフレームアドレス位置信
号14に従い、バッファへのデータの書き込み制御をす
る。ここで、受信フレーム信号中に1個だけサブフレー
ム信号がある場合の所要処理容量をMとする。第1のサ
ブフレーム位相同期手段3dは、所要処理容量Mの1/
nに対応するように書き込みを制御する書き込みアドレ
ス21を発生させバッファへのデータの書き込み制御を
する。第1のサブフレーム位相同期手段3dは、多重分
離手段1cからの多重化数mがm=1のとき、受信サブ
フレーム信号の1/nの信号に対応するデータだけバッ
ファへ書き込み、m≧2のとき第1受信サブフレーム信
号17aに対応するデータだけバッファへ書き込む。
【0008】又、第1のサブフレーム位相同期手段3d
は、第2のフレームカウンタ5からの基準サブフレーム
アドレス位置信号20に従い、バッファからのデータの
読み出し制御をする。第1のサブフレーム位相同期手段
3dは、m=1の時は所要処理容量Mの1/nに、m≧
2の時はMの1/mに対応するように読み出しを制御す
る読み出しアドレス22を発生させバッファからの読み
出しを制御する。第1のサブフレーム位相同期手段3d
は、多重分離手段1cからの多重化数mがm=1のと
き、受信サブフレーム信号の1/nの信号に対応するデ
ータをバッファから読み出し、m≧2のとき第1受信サ
ブフレーム信号17aに対応するデータをバッファから
読み出す。このようにして、受信相対位相は基準相対位
相に同期化され、同期化された信号は第1同期サブフレ
ーム信号17として読み出される。
【0009】第2〜nのサブフレーム位相同期手段3e
は、第1のフレームカウンタ1bからの受信サブフレー
ムアドレス位置信号14のほかに、サブフレーム種類識
別手段2aからの書き込み読み出し制御信号16に従い
バッファへのデータの書き込みを制御する。第2〜nの
サブフレーム位相同期手段3eは、多重分離手段1cか
らの多重化数mがm=1のとき受信サブフレーム信号の
1/nの信号に対応するデータだけバッファへ書き込
み、第2〜mのサブフレーム位相同期手段3eは、m≧
2のとき第2〜m受信サブフレーム信号17aに対応す
るデータだけそれぞれバッファへ書き込む。
【0010】第2〜nのサブフレーム位相同期手段3e
は、第2のフレームカウンタ5からの基準サブフレーム
アドレス位置信号20のほかに、サブフレーム種類識別
手段2aからの書き込み読み出し制御信号16に従いバ
ッファからのデータの読み出しを制御する。第2〜nの
サブフレーム位相同期手段3eは、多重分離手段1cか
らの多重化数mがm=1のとき受信サブフレーム信号の
1/nの信号に対応するデータをバッファから読み出
す。第2〜mのサブフレーム位相同期手段3eは、m≧
2のとき第2〜m受信サブフレーム信号17aに対応す
るデータをそれぞれ読み出す。この様にして、受信相対
位相は基準相対位相に同期化され、同期化された信号
は、第2〜m同期サブフレーム信号17として読み出さ
れる。
【0011】第2〜nのサブフレーム位相同期手段3e
は、m=1のとき第1のサブフレーム位相同期手段3d
からの読み出しアドレス22を選択してバッファからの
データの読み出しを制御する。第2〜mのサブフレーム
位相同期手段3eは、m≧2のとき上記Mの1/mに対
応するように読み出しアドレス22aを発生させバッフ
ァからのデータの読み出しを制御する。
【0012】多重合成手段4は、第2のフレームカウン
タ5からの基準サブフレーム多重化位置信号23に従
い、第1と第2〜nのサブフレーム位相同期手段3dと
3eから第1〜m同期サブフレーム信号17を多重合成
し、同期フレーム信号24として出力する。
【0013】上記従来例の時分割多重フレーム位相同期
装置は、受信フレーム信号11を複数のサブフレーム信
号に多重分離をし、受信相対位相を基準相対位相に同期
化をする方式(多重分離フレーム位相同期方式)を採
る。
【0014】第1のサブフレーム位相同期手段3dの構
成を図20に示す。まず、サブフレーム位相検出部31
aは、第1のフレームカウンタ1bからの受信サブフレ
ームアドレス位置信号14に従い、多重分離手段1cか
らの第1受信サブフレーム信号17aから受信サブフレ
ーム位相を検出する。そして、受信サブフレーム位相信
号(たとえば受信サブフレーム先頭位置パルス)を生成
する。
【0015】次に書き込み制御部32は、サブフレーム
位相検出部31aからの受信サブフレーム位相信号に基
づいて書き込みアドレスカウンタイネーブル信号を生成
する。書き込みアドレスカウンタ33は、書き込みアド
レスカウンタイネーブル信号に従い、受信フレーム信号
中に1個だけサブフレーム信号がある場合つまりm=1
の時は、所要処理容量Mの1/nに、m≧2の時は所要
処理容量Mの1/mに対応するようにバッファの書き込
み制御をする書き込みアドレス21を発生する。バッフ
ァメモリ37aは書き込みアドレス21に基づいて、多
重分離手段1cから送られてきた第1受信サブフレーム
信号17aに対応するデータを書き込む。
【0016】次に読み出し制御部35は、第2のフレー
ムカウンタ5からの基準サブフレームアドレス位置信号
20に基づいて、読み出しアドレスカウンタイネーブル
信号を生成する。読み出しアドレスカウンタ36は、読
み出しアドレスカウンタイネーブル信号に従い、受信フ
レーム信号中に1個だけサブフレーム信号がある場合つ
まりm=1の時は、所要処理容量Mの1/nに、m≧2
の時は所要処理容量Mの1/mに対応するようにバッフ
ァの読み出し制御をする読み出しアドレス22を発生す
る。バッファメモリ37aは、読み出しアドレス22に
基づいて、データを第1の同期サブフレーム信号17と
して多重合成手段4に読み出す。
【0017】ここでアドレス位相比較部34は、書き込
みアドレスカウンタ33からの書き込みアドレス21の
位相と読み出しアドレスカウンタ36からの読み出しア
ドレス22の位相との差を計算する。そしてその位相差
が閾値を超える場合、位相同期不良信号を発生する。読
み出し制御部35は、位相同期不良信号に従い、読み出
しアドレス22をシフトするように読み出しアドレスカ
ウンタイネーブル信号をオンオフし、受信相対位相を基
準相対位相に同期化をする。
【0018】第2〜nのサブフレーム位相同期手段3e
の構成を図21に示す。第2〜nのサブフレーム位相同
期手段3eは、前述した第1のサブフレーム位相同期手
段3dの構成に加えて、書き込みセレクタ37と読み出
しセレクタ38を設けたものである。書き込みセレクタ
37は、サブフレーム種類識別手段2aからの書き込み
読み出し制御信号16に従い、m=1のとき第1のサブ
フレーム位相同期手段3dからの書き込みアドレス21
を選択する。m≧2のとき書き込みアドレスカウンタ3
3からの書き込みアドレス21aを選択する。書き込み
アドレスカウンタ33は、受信フレーム信号中に1個だ
けサブフレーム信号がある場合の所要処理容量Mの1/
mに対応するようにバッファへのデータの書き込みを制
御する書き込みアドレス21aを発生する。
【0019】又、読み出しセレクタ38は、サブフレー
ム種類識別手段2aからの書き込み読み出し制御信号1
6に従い、m=1のとき第1のサブフレーム位相同期手
段3dからの読み出しアドレス22を選択する。m≧2
のとき読み出しアドレスカウンタ36からの読み出しア
ドレス22aを選択する。読み出しアドレスカウンタ3
6は、受信フレーム信号中に1個だけサブフレーム信号
がある場合の所要処理容量Mの1/mに対応するように
バッファからのデータの読み出しを制御する読み出しア
ドレス22aを発生する。
【0020】次に具体例について図23〜図27を用い
て説明する。ここでは、STM−1(STM:シンクロ
ナス トランスポート モジュール)のフレーム構成を
例にする。図23及び図24はSTM−1のフレーム構
成を示す図である。図23は多重化数m=1の場合のフ
レーム構成を示している。図24は多重化数m=3の場
合のフレーム構成を示している。
【0021】STM−1のフレーム構成は270バイト
×9行を1フレームのサイズとしている。ひとつのフレ
ームの中には、オーバヘッドとペイロードが記憶され
る。オーバヘッドにはセクションオーバーヘッド(SO
H:オーバヘッドの4行目以外の部分)とポインタ(P
TR:オーバヘッドの4行目の部分)が記憶される。セ
クションオーバーヘッド(SOH)はフレームの同期、
あるいは誤り監視等に用いられる。特にセクションオー
バーヘッド(SOH)の最初の6バイトはフレーム同期
に用いられる。ポインタは図中4行目に設けられてい
る。ポインタは受信フレーム信号と多重化されたサブフ
レーム信号の先頭位置との位相差を数値(アドレス)で
示すものである。
【0022】ペイロードには各種のバーチャルコンテナ
(VC)が収容される。図23はペイロードにバーチャ
ルコンテナが一つだけ収容される場合、すなわち、多重
化数m=1の場合を示している。多重化数が1の場合に
はポインタはH11とH21が用いられる。このH11
とH21の2バイトを用いてペイロードに収容されたバ
ーチャルコンテナの多重化信号の先頭位置のアドレスを
表す。もしバーチャルコンテナの先頭がデータk1であ
る場合には、H11とH21はデータk1が格納されて
いるアドレスを表す。ポインタのうち、H12とH22
はペイロード内に他のバーチャルコンテナが含まれる場
合に用いられるポインタである。又、H13及びH23
もペイロード内に他のバーチャルコンテナが含まれる場
合に使用されるものである。図23に示した例は多重化
数が1の場合であるため、バーチャルコンテナはひとつ
しか無い。従って、ポインタのうち、H12及びH13
及びH22及びH23は固定値となっている。
【0023】次に図24に基づき多重化数が3の場合に
ついて説明する。この場合は多重化数が3であるため、
ペイロード内には3つのバーチャルコンテナが収容され
る。データa1を多重化された最初のバーチャルコンテ
ナ(VC#1)の先頭データであるとすると、H11と
H21の2バイトを用いて最初のバーチャルコンテナ
(VC#1)のデータa1のアドレスを記憶する。同様
にデータa2を次に多重化された第2のバーチャルコン
テナ(VC#2)の先頭データであるとすると、H12
とH22の2バイトにより第2のバーチャルコンテナ
(VC#2)のデータa2のアドレスを記憶する。更に
データa3を次に多重化された第3のバーチャルコンテ
ナ(VC#3)の先頭データであるとすると、H13及
びH23の2バイトにより、第3のバーチャルコンテナ
(VC#3)のデータa3のアドレスを記憶する。
【0024】次に図25を用いて図19に示した幾つか
の信号のタイミングについて説明する。受信フレーム信
号11が入力されると、その先頭バイトにおいて受信フ
レーム位相信号13が受信クロック信号12に同期して
ONになる。受信フレーム信号11のポインタ(オーバ
ーヘッドの4行目)の多重化されたサブフレーム信号の
先頭位置を示すアドレスが入力されるタイミングにおい
て、受信サブフレームアドレス位置信号14が第1のフ
レームカウンタ1bから出力される。第1のフレームカ
ウンタ1bは受信フレーム位相信号13を入力している
ため、その入力から270バイト×3行が経過したタイ
ミングすなわち4行目の先頭のバイトで受信サブフレー
ムアドレス位置信号をONにする。すなわちポインタの
H11の時点で図25に示す受信サブフレームアドレス
位置信号14−1がONになる。更に、第1のフレーム
カウンタ1bは、次のH12の時点で受信サブフレーム
アドレス位置信号14−2をONにする。続いてH13
の時点で受信サブフレームアドレス位置信号14−3を
ONにする。同様にH21、H22、H23で受信サブ
フレームアドレス位置信号14−1、14−2、14−
3が順にONになる。これら受信サブフレームアドレス
位置信号14−1、14−2、14−3は第1及び第2
及び第3のサブフレーム位相同期手段にそれぞれ入力さ
れる。これらサブフレーム位相同期手段は、入力した受
信サブフレームアドレス位置信号のタイミングでサブフ
レーム先頭位置アドレスを検出する。そしてそのサブフ
レーム先頭位置アドレスに基づいてそれ以降に続くデー
タをバッファメモリに記憶させる。
【0025】図26は図19に示した多重分離手段1c
と多重合成手段4の動作を説明する図である。図26は
多重化数が1の場合を示している。受信フレーム信号と
してはk1、k2、k3・・・が入力されるものとす
る。又バッファメモリは空き状態であり、何もデータが
記憶されていないものとする。多重分離手段1cは受信
フレーム信号11を入力し、第1のサブフレーム信号と
第2のサブフレーム信号と第3のサブフレーム信号を出
力する。例えば、k1、k2、k3の各バイトは多重分
離手段により、それぞれ第1のサブフレーム信号、第2
のサブフレーム信号、第3のサブフレーム信号として分
離される。多重分離手段1cがk1とk2とk3の信号
をそれぞれサブフレーム信号として出力している間に、
バッファメモリの書き込みアドレスとして“1”が生成
される。従って、それぞれのバッファメモリのアドレス
“1”にk1、k2、k3が記憶される。次に入力され
るk4、k5、k6のデータも同様に多重分離手段1c
により第1のサブフレーム信号と第2のサブフレーム信
号と第3のサブフレーム信号に分離される。k4、k
5、k6の各データがサブフレーム信号として出力され
ている間、バッファメモリへの書き込みアドレスは
“2”が発生される。従ってそれぞれのバッファメモリ
のアドレス“2”にはk4、k5、k6が記憶される。
なお、これらの動作は全て受信クロック信号12に同期
して行われている。
【0026】次にバッファメモリに格納されたデータは
基準クロック信号18に基づいて多重合成手段4により
読み出される。読み出しアドレスとして“1”が発生さ
れた場合、バッファメモリはアドレス“1”にあるk
1、k2、k3のデータを出力する。読み出しアドレス
が“1”を出力している間、バッファメモリはk1、k
2、k3をそれぞれ第1同期サブフレーム信号、第2同
期サブフレーム信号、第3同期サブフレーム信号として
出力し続ける。多重合成手段4はこれら出力された同期
サブフレーム信号から基準クロック信号に基づき同期フ
レーム信号を作成する。
【0027】次に図27は多重化数が3の場合の多重分
離手段と多重合成手段の動作を説明する図である。前述
した図26において説明した動作は、多重化数が3の場
合にも同様に当てはまるものである。異なる点は、受信
フレーム信号と同期フレーム信号の各データがバーチャ
ルコンテナに記憶されているデータごとにバイトインタ
ーリイブされている点である。その他の点については、
図26に示したものと同様である。
【0028】
【発明が解決しようとする課題】上記のような従来の時
分割多重フレーム位相同期装置では、受信フレーム信号
を複数のサブフレーム信号に多重分離をし、受信相対位
相を基準相対位相に同期化をする方式を採るから、多重
分離手段を必要としハードウェア規模を増大する問題点
があった。
【0029】この発明は上記のような課題を解決するた
めになされたもので、時分割多重フレーム位相同期装置
が受信フレーム信号を複数のサブフレーム信号に多重分
離をしないで、受信相対位相を基準相対位相に同期化を
する方式(非多重分離フレーム位相同期方式)を提供す
ることを目的とする。
【0030】尚、従来から多重フレーム信号中に多重化
されている複数のサブフレームの先頭を揃える回路ある
いは装置がある。これをここでは、フレームアライナと
呼ぶことにする。図28は特開平4−2233号公報に
示された従来のフレームアライナを示す図である。この
フレームアライナは、入力ハイウェイ多重信号D11に
多重化されている各ハイウェイ信号に対し、時分割でフ
レーム位相同期処理を行なうことができる。このフレー
ム位相同期回路は、各デジタル回線毎に受信フレーム先
頭時刻を検出するフレーム先頭検出回路111を備えて
いる。又、フレーム先頭検出回路111によって検出さ
れた受信フレーム先頭時刻を起点として、各デジタル回
線毎に、受信フレーム位相を計数し、受信フレーム位相
信号を発生する第1のフレームカウンタ113を備えて
いる。又、各デジタル回線のフレーム位相を共通の位相
に同期化する共通フレーム位相を計数し、共通フレーム
位相信号を発生する第2のフレームカウンタ118とを
備えている。
【0031】又、第1のフレームカウンタにより発生さ
れた受信フレーム位相信号を書き込みアドレスとして、
各デジタル回線毎に複数フレームに渡る情報を一時記憶
し、第2のフレームカウンタにより発生された共通フレ
ーム位相信号を読み出しアドレスとして、各デジタル回
線を共通位相で出力するフレームメモリ116を備えて
いる。又、第1のフレームカウンタの受信フレーム位相
信号と第2のフレームカウンタの共通フレーム位相信号
を各デジタル回線毎に比較し、両者の位相近接時に第1
のフレームカウンタの位相修正を行なう位相比較制御回
路119を備えている。
【0032】そして、フレーム先頭検出回路111、第
1のフレームカウンタ113及び位相比較制御回路11
9をそれぞれ、デジタル回線の多重順序に従い、時分割
で1回線毎に順次処理する論理処理回路と、論理処理回
路の処理結果を一時記憶するメモリとで構成して、時分
割でフレーム位相同期処理を行なうようにした。
【0033】このフレームアライナは、簡易、小型の構
成を期して、多重化されているハイウェイ信号を多重化
されているままの状態でフレーム位相同期処理し得るよ
うにしたものである。すなわち、時分割処理を行なうこ
とで各ハイウェイ信号(各デジタル回線)に対する同期
処理を行なうようにしたものである。
【0034】かくして、フレームメモリ116から読み
出された各ハイウェイ信号は全て、読み出しの統一位相
にあった状態になる。又、これらのハイウェイ信号が多
重化されている信号は信号D12として出力される。す
なわち、フレームメモリ116から出力された信号D1
2は、全てのハイウェイ信号の先頭位置が揃ったハイウ
ェイ多重信号となっている。以上のような構成により各
ハイウェイで統一されたフレーム位相同期を確保でき
る。
【0035】次に、図29は特開平1−228228号
公報に示された従来の多重フレームアライナ回路を示す
図である。この多重フレームアライナ回路は、位相の異
なる多重化された複数のチャネルデータのフレーム位相
を特定の基準位相に合わせる多重フレームアライナ回路
である。多重フレームアライナ回路は、データよりフレ
ームの同期をとるとともに、特定の共通のデータ位置に
対応してフレームパルスを各チャネル毎に出力する多重
同期検出部201を備えている。又、基準位相と各フレ
ームパルスとの位相差を各チャネル毎に検出する多重位
相差検出部202を備えている。又、各チャネルにおけ
る位相差に応じた遅延量を生成する多重遅延量生成部2
03を備えている。又、遅延量に応じて各チャネルデー
タを遅延させる多重出力制御部204を備えている。
又、複数チャネルに対応した各アドレスを前記各部に与
えるチャネルアドレス生成部205を備えている。
【0036】この多重フレームアライナ回路は、多重同
期検出部201で多重化された入力データからフレーム
の同期をとるとともに、チャネルアドレス生成部205
からの各チャネルアドレスに従ってフレーム内の特定の
共通データ位置に対応してフレームパルスを各チャネル
毎に出力する。このフレームパルスは多重位相差検出部
202において基準位相信号と比較され、基準位相との
位相差が各チャネル毎に検出される。検出された各チャ
ネル毎の位相差は、多重遅延量生成部203に送られ、
ここでその位相差に応じた遅延量が生成される。そし
て、生成された各チャネルの遅延量は多重出力制御部2
04に送られてその遅延量に応じて、各チャネルのデー
タを遅延させる。これにより常に、基準位相に合ったデ
ータを出力することができる。
【0037】以上、図28と図29に従来のフレームア
ライナを示した。図28に示したフレーム位相同期回路
は、ハイウェイ多重信号を多重分離せずに入力し、フレ
ームメモリへのデータの書き込みを時分割で行ない、統
一位相で読み出すことにより、各ハイウェイ信号の位相
を基準フレーム位相に揃えるという回路である。しか
し、このフレーム位相同期回路の目的は多重フレーム信
号中に多重化されているサブフレームの先頭を揃えるこ
とである。又、このフレーム位相同期回路は、出力され
るハイウェイ多重信号中のハイウェイ信号の先頭位置を
揃えるものであり、フレームメモリからのデータの読み
出しを制御する手段を持っていない。又、このフレーム
位相同期回路は、ハイウェイ信号の先頭位置を揃えるも
のであるために、フレームメモリは各ハイウェイ信号を
区別して記憶するとともに、複数のフレームにわたる情
報を記憶する多くのエリアを必要とする。
【0038】又、図29に示した多重フレームアライナ
回路は多重フレーム信号中に多重化されている複数のチ
ャネルデータの位相と基準位相との間の位相差を検出
し、チャネル毎に位相差に見合った遅延を挿入すること
により、各チャネルデータの先頭を基準フレーム位相に
揃えるという回路である。しかし、この多重フレームア
ライナ回路の目的は、多重フレーム信号中に多重化され
ているサブフレームの先頭を揃えることである。
【0039】このように、フレームアライナは多重フレ
ーム信号中に多重化されているサブフレームの先頭を揃
えるものである。この発明は、前述したような複数のサ
ブフレームの先頭を揃えるフレームアライナを得ること
を目的としているのではない。この発明の目的は受信ク
ロック信号に同期した受信フレーム信号を入力し、基準
クロック信号に同期した同期フレーム信号を出力するフ
レーム位相同期装置を改良するものであり、受信クロッ
ク信号に同期したデータを基準クロック信号に同期させ
るものである。
【0040】
【課題を解決するための手段】この発明に係るフレーム
位相同期装置は以下の要素を有することを特徴とするも
のである。 (a)上記多重化された各サブフレームの各データに対
応して、各データの書き込み許可信号を出力するフレー
ムカウンタ、(b)上記サブフレームに対応したバッフ
ァメモリを備え、上記受信フレーム信号を入力し、上記
フレームカウンタからの書き込み許可信号に基づいて、
受信フレームからサブフレームのデータを分離してバッ
ファメモリに記憶するとともに、上記基準クロックに同
期してバッファメモリに記憶したデータを出力する複数
のサブフレーム位相同期手段、(c)上記複数のサブフ
レーム位相同期手段により出力されたデータを多重化し
て同期フレームを生成する多重化手段。
【0041】又、この発明に係るフレーム位相同期装置
は以下の要素を有することを特徴とするものである。 (a)上記サブフレームに対応して設けられ、各サブフ
レームの各データに対応して、データの書き込みアドレ
スを発生する複数のサブフレーム位相同期手段、(b)
上記サブフレーム位相同期手段により発生されたアドレ
スを選択するアドレス選択手段、(c)上記受信フレー
ム信号を入力し、上記アドレス選択手段により選択され
たアドレスに基づいて多重化されたサブフレームのデー
タを記憶するバッファメモリ、(d)上記バッファメモ
リに記憶されたデータを読み出しして多重化し、同期フ
レームを生成する多重化手段。
【0042】又、この発明に係るフレーム位相同期装置
は以下の要素を有することを特徴とするものである。 (a)上記受信フレーム信号を入力し、多重化された各
サブフレームを多重分離する多重分離手段、(b)上記
サブフレームに対応して設けられ、各サブフレームの各
データに対応してデータの読み出しアドレスを発生する
複数のサブフレーム位相同期手段、(c)上記サブフレ
ーム位相同期手段により発生されたアドレスを選択する
アドレス選択手段、(d)上記多重分離手段により多重
分離されたデータを記憶するとともに、記憶したデータ
を上記アドレス選択手段により選択されたアドレスに基
づいて読み出すバッファメモリ。
【0043】又、この発明に係るフレーム位相同期方法
は以下の工程を有することを特徴とするものである。 (a)受信フレーム信号を複数のサブフレーム位相同期
手段の各々に入力する受信フレーム信号入力工程、
(b)多重化された各サブフレームの各データに対応し
た書き込み許可信号を発生させ、各サブフレーム位相同
期手段に供給する書き込み許可信号発生工程、(c)各
サブフレーム位相同期手段において、上記受信フレーム
信号入力工程による受信フレーム信号に同期して、上記
受信フレーム信号のデータをバッファメモリに書き込む
ためのアドレスを発生するアドレス発生工程、(d)各
サブフレーム位相同期手段において、上記書き込み許可
信号に同期して、上記アドレス発生工程により発生され
たアドレスに基づいて入力した受信フレーム信号のデー
タをバッファメモリに書き込む書き込み工程、(e)上
記バッファメモリからデータ読み出し多重化して出力す
る多重化工程。
【0044】又、この発明に係るフレーム位相同期方法
は以下の工程を有することを特徴とするものである。 (a)上記サブフレームの各データに対応してバッファ
メモリのアドレスを発生する書き込みアドレス発生工
程、(b)上記アドレス発生工程により発生されたアド
レスを順に選択する書き込みアドレス選択工程、(c)
上記受信フレーム信号を入力し、上記書き込みアドレス
選択工程により選択されたアドレスによりバッファメモ
リにサブフレーム毎のデータを書き込む書き込み工程、
(d)上記書き込み工程により書き込まれたデータを基
準クロック信号に同期して多重化して読み出す多重化工
程。
【0045】更に上記多重化工程は以下の工程を有する
ことを特徴とするものである。 (a)同期フレームの各サブフレームの各データに対応
してバッファメモリのアドレスを発生する読み出しアド
レス発生手段、(b)上記アドレス発生手段により発生
されたアドレスを順に選択する読み出しアドレス選択工
程、(c)上記読み出しアドレス選択工程により選択さ
れたアドレスによりバッファメモリからサブフレーム毎
のデータを読み出す読み出し工程。
【0046】又、この発明の時分割多重フレーム位相同
期装置は、上記課題を解決するため次の手段を設け、非
多重分離フレーム位相同期方式を採ることを特徴とす
る。
【0047】第1のフレームカウンタは、受信クロック
信号に同期して、受信フレーム位相信号から受信フレー
ム信号領域のオーバヘッド領域中に格納されている、受
信フレーム位相と複数の受信サブフレームの各相対位相
を指定する受信サブフレームアドレスの各位置を示す受
信サブフレームアドレス位置信号を生成する。
【0048】更に第1のフレームカウンタは、第1と第
2〜nのサブフレーム位相同期手段のバッファメモリに
対し書き込みを可能にする書き込みアドレスイネーブル
信号を生成する。又は第1のフレームカウンタは、受信
サブフレーム位相に同期した書き込みアドレス選択信号
を生成する。
【0049】第2のフレームカウンタは、基準クロック
信号に同期して、基準フレーム位相信号から基準フレー
ム信号領域のオーバヘッド領域中に格納されている、基
準フレーム位相と複数の基準サブフレームの各相対位相
を指定する基準サブフレームアドレスの各位置を示す基
準サブフレームアドレス位置信号を生成する。更に第2
のフレームカウンタは、第1と第2〜nのサブフレーム
位相同期手段のバッファメモリに対し基準フレーム中に
多重化されている複数の基準サブフレームの各位置を示
す基準サブフレーム多重化位置信号を生成する。又は第
2のフレームカウンタは、基準サブフレーム位相に同期
した読み出しアドレス選択信号を生成する。
【0050】サブフレーム種類識別手段は、受信フレー
ム信号から受信サブフレームアドレスの特定パターンで
受信フレーム中に多重化されている複数の受信サブフレ
ームの多重化数m(mは正の整数)を示すサブフレーム
種類を識別し、m=1又はm≧2に応じた書き込み読み
出し制御信号を生成する。
【0051】第1のサブフレーム位相同期手段は、第1
と第2のフレームカウンタからの受信サブフレームアド
レス位置信号と基準サブフレームアドレス位置信号と第
1のフレームカウンタからの書き込みアドレスイネーブ
ル信号とに従って以下のように動作する。受信フレーム
信号中に1個だけサブフレーム信号がある場合つまりm
=1の時は、所要処理容量Mの1/nに、m≧2の時は
所要処理容量Mの1/mに対応する書き込みアドレスと
読み出しアドレスを発生してバッファの書き込み読み出
しを制御する。受信フレーム信号からm=1のとき受信
サブフレーム信号の1/nの信号だけ、m≧2のとき第
1受信サブフレーム信号だけ選択してその信号に対応す
るデータをバッファにそれぞれ書き込み、受信相対位相
を基準相対位相に同期化をし、第1同期サブフレーム信
号として読み出す。
【0052】又は、第1のサブフレーム位相同期手段
は、第1と第2のフレームカウンタからの受信サブフレ
ームアドレス位置信号と基準サブフレームアドレス位置
信号とサブフレーム種類識別手段からの書き込み読み出
し制御信号とに従って以下のように動作する。受信フレ
ーム信号からm=1又はm≧2のとき上記M又はその1
/mに対応するように書き込みアドレスと読み出しアド
レスの発生を制御し、かつm=1のとき所要処理容量M
だけ、m≧2のとき第1受信サブフレーム信号だけに対
応するデータに対し、それぞれ受信相対位相を基準相対
位相に同期化するように読み出しアドレスの発生を制御
し、発生した書き込みアドレスと読み出しアドレスを出
力する。
【0053】この発明によれば、第1〜n(n≧m)の
サブフレーム位相同期手段は同期のために設けられてい
る。第2〜nのサブフレーム位相同期手段は、第1と第
2のフレームカウンタからの受信サブフレームアドレス
位置信号と基準サブフレームアドレス位置信号と第1の
フレームカウンタからの書き込みアドレスイネーブル信
号とサブフレーム種類識別手段からの書き込み読み出し
制御信号とに従って以下のように動作する。m=1のと
き第1のサブフレーム位相同期手段からの書き込みアド
レスと読み出しアドレスを選択し、m≧2のとき受信フ
レーム信号中で1個だけサブフレーム信号がある場合の
所要処理容量Mの1/mに対応する書き込みアドレスと
読み出しアドレスを発生させ、バッファ制御をし、受信
フレーム信号からm=1のとき受信サブフレーム信号の
1/nの信号だけ、m≧2のとき第2〜m受信サブフレ
ーム信号だけ選択してその信号に対応するデータをバッ
ファにそれぞれ書き込み、受信相対位相を基準相対位相
に同期化をし、第2〜m同期サブフレーム信号として読
み出す。
【0054】又は、第2〜nのサブフレーム位相同期手
段は、第1と第2のフレームカウンタからの受信サブフ
レームアドレス位置信号と基準サブフレームアドレス位
置信号に従って以下のように動作する。受信フレーム信
号に基づいて、上記Mの1/nに対応するように書き込
みアドレスと読み出しアドレスの発生を制御し、m≧2
のとき第2〜m受信サブフレーム信号だけに対しそれぞ
れ受信相対位相を基準相対位相に同期化するように読み
出しアドレスの発生を制御し、発生した書き込みアドレ
スと読み出しアドレスを出力する。
【0055】多重合成手段は、第2のフレームカウンタ
からの基準サブフレーム多重化位置信号に従い、第1と
第2〜mのサブフレーム位相同期手段から第1〜m同期
サブフレーム信号を多重合成し、同期フレーム信号とし
て出力する。
【0056】バッファメモリは、第2のセレクタからの
書き込みアドレスに従い、受信フレーム信号から第1〜
m受信サブフレーム信号を多重分離した形で書き込む。
バッファメモリは、第4のセレクタからの読み出しアド
レスに従い、第1〜m同期サブフレーム信号を多重合成
した形で読み出し、同期フレーム信号として出力する。
【0057】第1のセレクタは、サブフレーム種類識別
手段からの書き込み読み出し制御信号に従い、第1のフ
レームカウンタからの書き込みアドレス選択信号を選択
する。第3のセレクタは、サブフレーム種類識別手段か
らの書き込み読み出し制御信号に従い、第2のフレーム
カウンタからの読み出しアドレス選択信号を選択する。
【0058】第2のセレクタは、第1のセレクタからの
書き込みアドレス選択信号に従い、前記第1と第2〜m
のサブフレーム位相同期手段からの書き込みアドレスを
順次選択する。第4のセレクタは、第3のセレクタから
の読み出しアドレス選択信号に従い、前記第1と第2〜
mのサブフレーム位相同期手段からの読み出しアドレス
を順次選択する。
【0059】
【作用】この発明のフレーム位相同期装置及びフレーム
位相同期方法は、書き込み許可信号を各フレームの各デ
ータに同期させて発生させるので、各サブフレーム位相
同期手段が、書き込み許可信号に同期してデータをバッ
ファメモリに記憶させることにより非多重化が行なわれ
る。従って特別な多重分離手段を必要としない。
【0060】又、この発明のフレーム位相同期装置及び
フレーム位相同期方法は、各サブフレーム位相同期手段
が各サブフレームの各データを読み書きするアドレスを
発生させ、発生したアドレスを順に選択することにより
バッファメモリへの読み書きを行なうので特別な多重合
成手段及び多重分離手段を必要としない。
【0061】又、この発明の時分割多重フレーム位相同
期装置は、上記手段で、受信クロック信号と基準クロッ
ク信号及び受信フレーム位相信号と基準フレーム位相信
号から、受信サブフレームアドレス位置信号と基準サブ
フレームアドレス位置信号及び書き込みアドレスイネー
ブル信号と基準サブフレーム多重化位置信号をそれぞれ
生成する。又受信フレーム信号から、サブフレーム信号
の多重化数m=1又はm≧2に応じた書き込み読み出し
制御信号を生成する。
【0062】次に、第1〜nのサブフレーム位相同期手
段で、受信サブフレームアドレス位置信号と基準サブフ
レームアドレス位置信号と書き込みアドレスイネーブル
信号と書き込み読み出し制御信号とに従い、受信フレー
ム信号中に1個だけサブフレーム信号がある場合の所要
処理容量Mの1/n又は1/mに対応するように制御す
る書き込みアドレスと読み出しアドレスでバッファ制御
をし、受信フレーム信号から第1〜m受信サブフレーム
信号をそれぞれ書き込み、受信相対位相を基準相対位相
に同期化をし、第1〜m同期サブフレーム信号として読
み出す。更に第1〜mのサブフレーム位相同期手段から
第1〜m同期サブフレーム信号を多重合成し、同期フレ
ーム信号として出力する。
【0063】又は、上記手段で、まず受信クロック信号
と基準クロック信号及び受信フレーム位相信号と基準フ
レーム位相信号から、受信サブフレームアドレス位置信
号と基準サブフレームアドレス位置信号及び書き込みア
ドレス選択信号と読み出しアドレス選択信号をそれぞれ
生成する。又上記と同じに受信フレーム信号から書き込
み読み出し制御信号を生成する。
【0064】次に、サブフレーム位相同期手段で受信サ
ブフレームアドレス位置信号と基準サブフレームアドレ
ス位置信号と書き込み読み出し制御信号とに従い、受信
フレーム信号からm=1又はm≧2のとき上記M又はそ
の1/mに対応するように書き込みと読み出しアドレス
を制御し、かつ第1〜m受信サブフレーム信号の受信相
対位相を基準相対位相に同期化をするように読み出しア
ドレスを制御し、書き込みと読み出しアドレスを出力す
る。
【0065】更に、書き込み読み出し制御信号は書き込
みアドレス選択信号と読み出しアドレス選択信号を選択
する。書き込みアドレス選択信号と読み出しアドレス選
択信号は順次書き込みアドレスと読み出しアドレスを選
択する。バッファメモリは書き込みアドレスと読み出し
アドレスに従い、受信フレーム信号から第1〜m受信サ
ブフレーム信号を多重分離した形で書き込み、第1〜m
同期サブフレーム信号を多重合成した形で読み出し、同
期フレーム信号として出力する。
【0066】
【実施例】実施例1.この発明を示す一実施例の時分割
多重フレーム位相同期装置を図1に示す。第1のフレー
ムカウンタ1は、受信クロック信号12に同期して、受
信フレーム位相信号(たとえば受信フレーム先頭位置パ
ルス)13から受信サブフレームアドレス位置信号14
を生成する。受信フレーム信号領域のオーバヘッド領域
中には受信フレーム位相との複数の受信サブフレーム相
対位相を指定する受信サブフレームアドレスが格納され
ている。受信サブフレームアドレス位置信号14は、こ
の受信サブフレームアドレスの各位置を示すパルス信号
である。更に第1のフレームカウンタ1は、第1のサブ
フレーム位相同期手段3と第2〜nのサブフレーム位相
同期手段3aに対しバッファメモリ37の書き込みを可
能にする書き込みアドレスイネーブル信号15を生成す
る。
【0067】サブフレーム種類識別手段2は、受信フレ
ーム信号11から受信サブフレームアドレスの特定パタ
ーンでサブフレーム種類を識別する。たとえば受信フレ
ーム中に多重化されている複数の受信サブフレームの多
重化数m(mは正の整数)を識別する。サブフレーム種
類識別手段2は、この多重化数mの値m=1又はm≧2
に応じた書き込み読み出し制御信号16を生成する。
【0068】第1のサブフレーム位相同期手段3は、第
1のフレームカウンタ1からの受信サブフレームアドレ
ス位置信号14のほかに、第1のフレームカウンタ1か
らの書き込みアドレスイネーブル信号15を入力する。
そして、第1のサブフレーム位相同期手段3は、これら
の入力した信号に従い、受信フレーム信号中に1個だけ
サブフレーム信号がある場合つまりm=1の時は、所要
処理容量Mの1/nに、m≧2の時は所要処理容量Mの
1/mに対応するようにバッファへのデータの書き込み
を制御する書き込みアドレス21を発生させ、バッファ
の書き込み制御をする。又、第1のサブフレーム位相同
期手段3は、受信フレーム信号11からm=1のとき受
信サブフレーム信号の1/nの信号だけ、m≧2のとき
第1受信サブフレーム信号だけに対応するデータをバッ
ファに書き込む。
【0069】更に、第1のサブフレーム位相同期手段3
は、第2のフレームカウンタ5からの基準サブフレーム
アドレス位置信号20に従い、受信フレーム信号中に1
個だけサブフレーム信号がある場合つまりm=1の時
は、所要処理容量Mの1/nに、m≧2の時は所要処理
容量Mの1/mに対応するように制御する読み出しアド
レス22を発生させ、バッファの読み出し制御をする。
又、第1のサブフレーム位相同期手段3は、受信フレー
ム信号11からm=1のとき受信サブフレーム信号の1
/nの信号を、m≧2のとき第1受信サブフレーム信号
に対応するデータをバッファから読みだす。こうして、
受信相対位相は基準相対位相に同期化され、同期化され
た信号は第1同期サブフレーム信号17として読み出さ
れる。
【0070】第2〜nのサブフレーム位相同期手段3a
は、第1のフレームカウンタ1からの受信サブフレーム
アドレス位置信号14及び第1のフレームカウンタ1か
らの書き込みアドレスイネーブル信号15のほかに、サ
ブフレーム種類識別手段2からの書き込み読み出し制御
信号16を入力する。第2〜nのサブフレーム位相同期
手段3aは、これらの入力した信号に従い、m=1のと
き第1のサブフレーム位相同期手段3からの書き込みア
ドレス21を選択してバッファへデータの書き込みを制
御する。又、第2〜mのサブフレーム位相同期手段3a
はm≧2のとき上記Mの1/mに対応するように書き込
みを制御する書き込みアドレス21aを発生させ、バッ
ファへのデータの書き込みを制御する。第2〜nのサブ
フレーム位相同期手段3aは、受信フレーム信号11か
らm=1のとき受信サブフレーム信号の1/nの信号だ
け、対応するデータをバッファに書き込む。第2〜mの
サブフレーム位相同期手段3aはm≧2のとき第2〜n
受信サブフレーム信号だけに対応するデータをバッファ
に書き込む。
【0071】更に、第2〜nのサブフレーム位相同期手
段3aは、第2のフレームカウンタ5からの基準サブフ
レームアドレス位置信号20のほかに、サブフレーム種
類識別手段2からの書き込み読み出し制御信号16を入
力する。第2〜nのサブフレーム位相同期手段3aは、
これらの入力した信号に従い、m=1のとき第1のサブ
フレーム位相同期手段3からの読み出しアドレス22を
選択してバッファからのデータの読み出しを制御する。
第2〜mのサブフレーム位相同期手段3aは、m≧2の
とき上記Mの1/mに対応するように制御する読み出し
アドレス22aを発生させバッファからのデータの読み
出しを制御する。第2〜nのサブフレーム位相同期手段
3aは、受信フレーム信号11からm=1のとき受信サ
ブフレーム信号の1/nの信号に対応するデータを読み
出す。第2〜mのサブフレーム位相同期手段3aはm≧
2のとき第2〜m受信サブフレーム信号をバッファから
それぞれ読み出す。こうして、受信相対位相を基準相対
位相に同期化し、同期化した信号を第2〜m同期サブフ
レーム信号17として読み出す。
【0072】多重合成手段4と第2のフレームカウンタ
5は、上記従来例の図19に示した多重合成手段4と第
2のフレームカウンタ5に対応しており、従来例と同様
に動作する。
【0073】上記実施例の時分割多重フレーム位相同期
装置は、受信フレーム信号11を複数のサブフレーム信
号に多重分離しないで、受信相対位相を基準相対位相に
同期化をする方式(非多重分離フレーム位相同期方式)
を採る。
【0074】第1のサブフレーム位相同期手段3を図2
に示す。まず、サブフレーム位相検出部31は、第1の
フレームカウンタ1からの受信サブフレームアドレス位
置信号14に従い、受信フレーム信号11から第1受信
サブフレーム信号の受信サブフレーム位相を検出し、受
信サブフレーム位相信号を生成する。以下書き込み制御
部32と読み出し制御部35、書き込みアドレスカウン
タ33と読み出しアドレスカウンタ36及びアドレス位
相比較部34は、上記従来例の図20に対応しており、
同様に動作する。バッファメモリ37は、書き込みアド
レスカウンタ33からの書き込みアドレス21により、
第1のフレームカウンタ1からの書き込みアドレスイネ
ーブル信号15に従い、受信フレーム信号11からm=
1のとき受信サブフレーム信号の1/nの信号だけ、m
≧2のとき第1受信サブフレーム信号だけに対応するデ
ータをバッファに書き込む。又、バッファメモリ37
は、読み出しアドレスカウンタ36からの読み出しアド
レス22により、受信フレーム信号11からm=1のと
き受信サブフレーム信号の1/nの信号に対応するデー
タを、m≧2のとき第1受信サブフレーム信号に対応す
るデータをバッファから読みだす。読み出された信号
は、多重合成手段4に第1同期サブフレーム信号17と
して出力される。
【0075】第2〜nのサブフレーム位相同期手段3a
を図3に示す。第2〜nのサブフレーム位相同期手段3
aは、前述した第1のサブフレーム位相同期手段3の構
成に加えて、上記従来例の図21に対応する書き込みセ
レクタ37と読み出しセレクタ38を設けたものであ
る。書き込みセレクタ37と読み出しセレクタ38は、
サブフレーム種類識別手段2からの書き込み読み出し制
御信号16に従い、従来例と同様に動作する。
【0076】次にこの実施例の具体例について図を用い
て説明する。ここでは前述したSTM−1を具体例とし
て説明する。前述した図23、図24、図25のフレー
ム構造及び動作はこの実施例においても同様である。ま
ず、図4を用いて多重化数が1の場合について説明す
る。図4において、従来と大きく異なる点は書き込みア
ドレスイネーブル信号1、2、3がある点である。第1
のフレームカウンタ1は書き込みアドレスイネーブル信
号1を第1のサブフレーム位相同期手段3に出力する。
又、第1のフレームカウンタ1は書き込みアドレスイネ
ーブル信号2を第2のサブフレーム位相同期手段3aに
出力する。又第1のフレームカウンタ1は書き込みアド
レスイネーブル信号3を第3のサブフレーム位相同期手
段に出力する。第1、第2、第3のサブフレーム位相同
期手段には受信フレーム信号11がそれぞれ入力されて
いる。各サブフレーム位相同期手段は書き込みアドレス
イネーブル信号がONになっている場合に受信フレーム
信号からデータをバッファメモリに記憶させる。
【0077】図4に示す例では第1のサブフレーム位相
同期手段3は書き込みアドレスイネーブル信号1がON
になるタイミングでデータをバッファメモリ1に記憶さ
せる。従って、k1、k4、k7、k10・・・のデー
タがバッファメモリ1に記憶される。第2のサブフレー
ム位相同期手段3aは書き込みアドレスイネーブル信号
2がONになるタイミングで受信フレーム信号からデー
タをバッファメモリ2に記憶する。従って、k2、k
5、k8、k11・・・がバッファメモリ2に記憶され
る。同様に第3のサブフレーム位相同期手段3aは書き
込みアドレスイネーブル信号3がONになるタイミング
で受信フレーム信号のデータをバッファメモリ3に書き
込む。従って、k3、k6、k9、k12・・・がバッ
ファメモリ3に記憶される。
【0078】なお、書き込みアドレス1、2、3はこの
実施例ではアドレス5、6、7、8を示しているため、
各データは指定されたアドレスに前述したデータを書き
込む。この書き込みアドレスの発生方法は受信サブフレ
ームアドレス位置信号14に基づいて各サブフレーム位
相同期手段が発生させるものである。
【0079】次に図5を用いて多重化数が3である場合
について説明する。図5が図4と異なる点は、受信フレ
ーム信号がバーチャルコンテナの各バイトにより、バイ
トインタリーブされた信号である点である。その他の点
については、図4に示すものと同様に動作する。
【0080】以上図4と図5で説明したように、多重化
数が1の場合であっても、多重化数3の場合であっても
書き込みアドレスイネーブル信号を用いることにより、
受信フレーム信号のデータがバッファメモリに分割され
て記憶される。従って、多重分離手段1cが存在しなく
ても、受信フレーム信号11を分離してバッファメモリ
に記憶させることができる。なお、図4及び図5にはバ
ッファメモリからのデータを読み出して多重合成する場
合については示していないが、この動作は従来と同様の
ものであるためここでは説明を省略する。
【0081】次に、図6を用いてフレーム位相同期方法
について説明する。図6のS10において、受信フレー
ム信号入力工程は、受信フレーム信号を複数のサブフレ
ーム位相同期手段の各々に入力する。S20において、
書き込み許可信号発生工程は、多重化された各サブフレ
ームの各データに対応した書き込み許可信号を発生さ
せ、各サブフレーム位相同期手段に供給する。S30,
S31,S32は、それぞれ各フレーム位相同期手段に
対応している。S30,S31,S32において、アド
レス発生工程は、受信フレーム信号に同期して受信フレ
ームのデータをバッファメモリ書き込むためのアドレス
を発生する。S40,S41,S42は、それぞれ各サ
ブフレーム位相同期手段に対応している。S40,S4
1,S42において、書き込み工程は、書き込み許可信
号に同期してアドレス発生工程により発生されたアドレ
スに基づいて受信フレームのデータをバッファメモリに
書き込む。S50において、多重化工程は、書き込み工
程でバッファメモリに書き込まれたデータをそれぞれバ
ッファメモリから呼び出し、多重化して出力する。図6
に示すフローチャートにおいて、特徴とする点は、従来
のように受信フレーム信号を分離する分離工程が存在し
ないことである。分離工程が存在しない代りにS20に
示す書き込み許可信号発生工程が存在している。この書
き込み許可信号発生工程により発生された書き込み許可
信号に基づき、書き込み工程は時分割に受信フレームの
データをバッファメモリに書き込むことにより、分離工
程と同様な目的を達成することができる。
【0082】以上のようにこの実施例は、伝送路のフレ
ーム位相に相対的な位相で多重化されているサブフレー
ム信号を、装置内の基準フレーム位相の相対位相に同期
化するというものである。本件の主な特徴は、以下の通
りである。 (1)バッファメモリへのデータ書き込み/読み出しを
時分割で制御することにより、多重分離回路/多重化回
路を用いることなく多重フレーム信号をそのまま入力
し、多重フレーム信号のフレーム位相同期を取る。 (2)サブフレーム種類識別手段を備え、これによって
バッファメモリの書き込み/読み出しアドレスを制御す
ることにより、任意の多重化数の信号に自動的に対応可
能である。 (3)相対位相への同期化なので、メモリはフレームメ
モリではなくバッファメモリでよい。このメモリには1
フレーム分又はそれ以上のデータをセーブする必要がな
いため、メモリの容量を格段に小さくできる。
【0083】実施例2.上記実施例では、多重合成手段
4を使用する場合を示したが、図7に示すように、多重
合成手段4を用いないで、フレーム位相の同期後、直接
多重合成をしてもよい。
【0084】第1のフレームカウンタ1aは、受信クロ
ック信号12に同期して、受信フレーム位相信号13か
ら、受信サブフレームアドレス位置信号14を生成す
る。更に、第1のフレームカウンタ1aは、受信サブフ
レーム位相に同期した書き込みアドレス選択信号25を
生成する。
【0085】第2のフレームカウンタ5aは、基準クロ
ック信号18に同期して、基準フレーム位相信号19か
ら、基準サブフレームアドレス位置信号20を生成す
る。更に、第2のフレームカウンタ5aは、基準サブフ
レーム位相に同期した読み出しアドレス選択信号26を
生成する。
【0086】サブフレーム種類識別手段2は、上記実施
例の図1に示したサブフレーム種類識別手段2に対応
し、同様に動作する。
【0087】第1のサブフレーム位相同期手段3bを図
8に示す。サブフレーム位相検出部31、書き込み制御
部32と読み出し制御部35及びアドレス位相比較部3
4は、上記実施例の図2に示したものに対応し、同様に
動作する。
【0088】書き込みアドレスカウンタ33aは、第1
のフレームカウンタ1aからの受信サブフレームアドレ
ス位置信号14、及び、サブフレーム種類識別手段2か
らの書き込み読み出し制御信号16を入力する。書き込
みアドレスカウンタ33aは、入力した信号に従い、受
信フレーム信号11からm=1又はm≧2のとき受信フ
レーム信号中に1個だけサブフレーム信号がある場合の
所要処理容量M又はその1/mに対応するように書き込
みアドレス21を発生させバッファへのデータの書き込
みを制御する。
【0089】又、読み出しアドレスカウンタ36aは、
第2のフレームカウンタ5aからの基準サブフレームア
ドレス位置信号20、サブフレーム種類識別手段2から
の書き込み読み出し制御信号16を入力する。読み出し
アドレスカウンタ36aは、入力した信号に従い、受信
フレーム信号11からm=1又はm≧2のとき受信フレ
ーム信号中に1個だけサブフレーム信号がある場合の所
要処理容量M又はその1/mに対応するように読み出し
アドレス22を発生し、バッファからのデータの読み出
しを制御する。このようにして、受信相対位相を基準相
対位相に同期化する。
【0090】第2〜nのサブフレーム位相同期手段3c
を図9に示す。第2〜nのサブフレーム位相同期手段3
cは、第1のサブフレーム位相同期手段3bに用いた書
き込みアドレスカウンタ33aと読み出しアドレスカウ
ンタ36aの代わりに、上記実施例の図3に対応する書
き込みアドレスカウンタ33と読み出しアドレスカウン
タ36を設けたものである。書き込みアドレスカウンタ
33と読み出しアドレスカウンタ36は、サブフレーム
種類識別手段2からの書き込み読み出し制御信号16に
従わない。
【0091】第2〜mのサブフレーム位相同期手段3c
は、第1のフレームカウンタ1aからの受信サブフレー
ムアドレス位置信号14だけに従い、受信フレーム信号
11から上記Mの1/mに対応するように書き込みアド
レス21a発生し、バッファへのデータの書き込みを制
御する。
【0092】又、第2〜nのサブフレーム位相同期手段
3cは、第2のフレームカウンタ5aからの基準サブフ
レームアドレス位置信号20だけに従い、受信フレーム
信号11から上記Mの1/mに対応するように読み出し
アドレス22aを発生し、バッファからのデータの読み
出しを制御する。このようにして、受信相対位相を基準
相対位相に同期化する。
【0093】バッファメモリ6は、第2のセレクタ8か
らの書き込みアドレス21に従い、受信フレーム信号1
1から第1〜m受信フレーム信号の受信相対位相を基準
相対位相に同期化をした第1〜m同期サブフレーム信号
を多重分離した形で蓄える。
【0094】又、バッファメモリ6は、第4のセレクタ
10からの読み出しアドレス22に従い、バッファに多
重分離した形で蓄えた第1〜m同期サブフレーム信号
を、多重合成した形で同期フレーム信号24として出力
する。
【0095】第1のセレクタ7は、サブフレーム種類識
別手段2からの書き込み読み出し制御信号16に従い、
第1のフレームカウンタ1aからの書き込みアドレス選
択信号25を選択する。
【0096】第3のセレクタ9は、サブフレーム種類識
別手段2からの書き込み読み出し制御信号16に従い、
第2のフレームカウンタ5aからの読み出しアドレス選
択信号26を選択する。
【0097】第2のセレクタ8は、第1のセレクタ7か
らの書き込みアドレス選択信号25に従い、第1と第2
〜nのサブフレーム位相同期手段3bと3cからの書き
込みアドレス21、21aを順次選択する。
【0098】第4のセレクタ10は、第3のセレクタ9
からの読み出しアドレス選択信号26に従い、第1と第
2〜nのサブフレーム位相同期手段3bと3cからの読
み出しアドレス22、22aを順次選択する。
【0099】次に図10を用いてこの実施例の具体例に
ついて説明する。図10はセレクタの動作を説明するた
めの図である。図11は多重化数が1の場合のタイミン
グチャート図である。図12は多重化数が3の場合のタ
イミングチャートである。
【0100】まず、多重化数が1の場合について図10
と図11を用いて説明する。多重化数が1の場合には、
受信フレーム信号の各バイトごとに書き込みアドレス2
1が増加されバッファメモリ6にデータが順に記憶され
る。多重化数が1の場合には、書き込み読み出し制御信
号16が0であるとする。第1のセレクタ7はこの書き
込み読み出し制御信号16を入力し、図10に示すよう
に、スイッチをOFFにする。このため書き込みアドレ
ス選択信号25は第2のセレクタ8に出力されない。第
2のセレクタ8は第1のセレクタ7から書き込みアドレ
ス選択信号が来ない場合には、第1のサブフレーム位相
同期手段3bの書き込みアドレスカウンタ33aから発
生する書き込みアドレスを選択する。
【0101】すなわち、第2のセレクタ内のT0とT1
を接続し、書き込みアドレス21をバッファメモリ6に
出力する。第1のサブフレーム位相同期手段3bは書き
込みアドレスカウンタ33aを受信フレーム信号11の
各バイト毎に増加させる。従って、図11に示すように
受信フレーム信号11のk1、k2、k3、k4、k5
のそれぞれに対して書き込みアドレス1、2、3、4、
5を発生する。このようにしてバッファメモリには連続
したアドレスにk1以降のデータが記憶される。
【0102】読み出しの場合には、同様に書き込み読み
出し制御信号16が0であるため、第2のフレームカウ
ンタ5aが発生する読み出しアドレス選択信号26は第
3のセレクタから出力されない。第4のセレクタ10は
第3のセレクタ9から読み出しアドレス選択信号26が
出力されない場合には、第1のサブフレーム位相同期手
段3bの読み出しアドレスカウンタ36aから発生され
る読み出しアドレスを選択する。
【0103】すなわち第4のセレクタ10内のT0とT
1が接続され、読み出しアドレスカウンタ36aからの
読み出しアドレスがバッファメモリの読み出しアドレス
22として用いられる。読み出しアドレスカウンタ36
aは各バイト毎にアドレスを増加させる。従って、バッ
ファメモリに記憶されたk1、k2、k3・・・のデー
タが順に同期フレーム信号24として出力される。多重
化数が1の場合には図10に示した書き込みアドレスカ
ウンタ33、及び読み出しアドレスカウンタ36は第2
のセレクタあるいは第4のセレクタにより、選択されな
いため使用されない。
【0104】次に図10と図12を用いて多重化数が3
の場合について説明する。所定処理量をMとし、これを
1/m倍した値x(M/3=x)とする。図10に示し
た3つの書き込みアドレスカウンタは、それぞれxバイ
ト分ずつカウントする。書き込みアドレスカウンタ33
aは1からxバイトまでをカウントする。第2のサブフ
レーム位相同期手段の書き込みアドレスカウンタ33は
x+1から2xバイトまでをカウントする。第3のサブ
フレーム位相同期手段の読み出しアドレスカウンタ33
は2x+1から3xまでのバイトをカウントする。
【0105】図12において、書き込みアドレス1は、
書き込みアドレスカウンタ33aが出力する書き込みア
ドレスである。又、書き込みアドレス2は第2のサブフ
レーム位相同期手段の書き込みアドレスカウンタ33が
出力する書き込みアドレスである。同様に書き込みアド
レス3は第3のサブフレーム位相同期手段の書き込みア
ドレスカウンタ33が出力するアドレスである。多重化
数が3の場合には、書き込み読み出し制御信号16は1
を出力しているものとする。又、第1のフレームカウン
タ1aは書き込みアドレス選択信号25として、サブフ
レームに対応して1、2、3を順に出力するものとす
る。図10の第1のセレクタ7は書き込み読み出し制御
信号16が1であるため、第1のフレームカウンタ1a
から出力された書き込みアドレス選択信号25を第2の
セレクタに出力する。第2のセレクタ8は入力した書き
込みアドレス選択信号25の値によって、T0とT1、
T2、T3の接続を切り替える。書き込みアドレス選択
信号が1の時にはT1を接続する。書き込みアドレス選
択信号が2の時にはT0とT2を接続する。書き込みア
ドレス選択信号が3の時にはT0とT3を接続する。こ
のように、第2のセレクタでは各アドレスカウンタから
の書き込みアドレスを順に切り替えて選択する。
【0106】図12に示したように、書き込みアドレス
1が5を示し、書き込みアドレス2がx+5を示し、書
き込みアドレス3が2x+5を示している場合には、T
0とT1との接続により5が書き込みアドレスとして出
力され、T0とT2の接続によりx+5が書き込みアド
レスとして出力され、T0とT3が接続された時は2x
+5が書き込みアドレスとして出力される。従って受信
フレーム信号のデータa1はバッファメモリのアドレス
5に記憶される。データa2はバッファメモリのアドレ
スx+5に記憶される。データa3はバッファメモリ2
x+5に記憶される。同様にb1、b2、b3のデータ
はアドレス6、x+6、2x+6にそれぞれ記憶され
る。
【0107】次に読み出す場合の動作について説明す
る。書き込み読み出し制御信号16が1である場合には
第3のセレクタにより読み出しアドレス選択信号26が
第4のセレクタに出力される。読み出しアドレス選択信
号26も図12に示した書き込みアドレス選択信号のよ
うに1、2、3が順に出力されるものとする。第4のセ
レクタ10においては、入力された読み出しアドレス選
択信号26の値に基づいてT0とT1、T2、T3の接
続を順に切り替える。3つの読み出しアドレスカウンタ
も前述した書き込みアドレスカウンタと同様に、1から
xまで、x+1から2xまで、及び、2x+1から3x
までのアドレスをそれぞれ出力する。第4のセレクタは
このアドレスを順に選択し、読み出しアドレス22とし
てバッファメモリに出力する。
【0108】従って、例えば、T0とT1が出力されて
アドレス5を出力した場合には、次にT0とT2が接続
されるとアドレスx+5が出力され、次にT0とT3が
接続されるとアドレス2x+5が出力される。このよう
にしてa1、a2、a3が多重化されて同期フレーム信
号24として出力される。
【0109】このようにして、この例においては、多重
分離手段、及び多重合成手段を用いなくとも受信クロッ
ク信号に同期した受信フレーム信号を基準クロック信号
に同期した同期フレーム信号に変換することが可能にな
る。
【0110】次に、図13を用いてこの実施例における
フレーム位相同期方法について説明する。S30,S3
1,S32は、各サブフレーム位相同期手段に対応して
いる。S30,S31,S32において、書き込みアド
レス発生工程は、サブフレームの各データに対応してバ
ッファメモリのアドレスを発生する。S35において、
書き込みアドレス選択工程は、アドレス発生工程により
発生されたアドレスを各サブフレームの順番に選択す
る。S40において、書き込み工程は、書き込みアドレ
ス選択工程により選択されたアドレスによりバッファメ
モリにサブフレーム毎のデータを書き込む。次に、S6
0,S61,S62は、各サブフレーム位相同期手段に
対応している。S60,S61,S62において、読み
出しアドレス発生工程は、同期フレームの各サブフレー
ムの各データに対応してバッファメモリのアドレスを発
生する。S65において、読み出しアドレス選択工程
は、アドレス発生手段により発生されたアドレスを各サ
ブフレームの順番に選択する。S70において、読み出
し工程は、読み出しアドレス選択工程により選択された
アドレスによりバッファからサブフレーム毎のデータを
読み出す。前述したS60〜S70の工程により多重化
工程S50を構成している。多重化工程S50は、バッ
ファメモリに書かれたサブフレームのデータを読み出
し、基準クロック信号に同期した多重化データを作成す
る。図13に示したフローチャートで特徴となる点は、
書き込みアドレス選択工程S35と読み出しアドレス選
択工程S65が存在する点である。この書き込みアドレ
ス選択工程と、読み出しアドレス選択工程により書き込
みアドレス及び読み出しアドレスが順に選択されるた
め、従来の分離工程あるいは多重化工程と呼ばれる部分
が存在しない。すなわち、書き込みアドレスと読み出し
アドレスを時分割して選択することにより、データを分
離あるいは多重化する点が大きな特徴である。
【0111】実施例3.上記実施例1においては、多重
化数が1の場合とmの場合について説明したが、図14
に示すように、多重化数がnの場合だけに対応した装置
であってもかまわない。図14においては図1に示した
サブフレーム種類識別手段2が存在しない。これは入力
する受信フレーム信号11の多重化数がnであると分か
っており、サブフレームタイプを識別する必要がないか
らである。多重化数がnだけの場合には第1〜第nまで
のサブフレーム位相同期手段が常に用いられる。又第1
〜第nまでの位相同期手段は同様に構成される。従って
前述したように第1のサブフレーム位相同期手段から書
き込みアドレス21、読み出しアドレス22をその他の
サブフレーム位相同期手段3aに出力することはない。
図14に示したその他の構成及び動作は図1に示したも
のと同様であるのでここでは改めて説明しない。この図
14に示したように多重化数がnである場合の受信フレ
ーム信号を入力する場合においても、前述したように第
1のフレームカウンタ1から書き込みアドレスイネーブ
ル信号15をそれぞれのサブフレーム位相同期手段に出
力することにより、多重分離手段を用いなくても、受信
フレーム信号からサブフレーム信号を分離することがで
きる。
【0112】実施例4.上記実施例2においては、受信
フレーム信号の多重化数が1とmの両方の場合について
説明したが、図15に示すように、受信フレーム信号の
多重化数がnだけの場合に対応して装置を構成してもか
まわない。図15においては図7に示したサブフレーム
種類識別手段2と第1のセレクタ7と第3のセレクタ9
がなくなっている。従って、第2のセレクタは第1のフ
レームカウンタからの書き込みアドレス選択信号に従っ
て、第1〜第nのサブフレーム位相同期手段から出力さ
れる書き込みアドレスを順に選択しバッファメモリに出
力する。同様に第4のセレクタ10は第2のフレームカ
ウンタ5aからの読み出しアドレス選択信号に従って、
第1〜第nのサブフレーム位相同期手段から出力される
読み出しアドレスを順に選択し、バッファメモリに出力
する。このように図15に示した構成によって、受信フ
レーム信号からサブフレーム信号を分離するとともに、
再び分離されたデータを多重化して出力することが可能
である。
【0113】実施例5.上記実施例においては、多重化
数が1と3の場合の両方を処理できる場合について説明
したが、多重化数が1と3の以外であってもかまわな
い。又、上記実施例においては多重化数が1と3の場合
であって、サブフレーム位相同期手段が3つある場合に
ついて説明したが、サブフレーム位相同期手段が3つあ
り多重化数が2の場合であってもかまわない。サブフレ
ーム位相同期手段が3つあって、多重化数が2の場合に
は第3のサブフレーム位相同期手段は使用されない。又
第1のサブフレーム位相同期手段と第2のサブフレーム
位相同期手段のバッファメモリのサイズは所定処理容量
Mを2分の1したサイズ以上でなければならない。この
ように多重化数とサブフレーム位相同期手段の数は一致
しなくてもよい。ただし、受信フレーム信号の多重化数
(m)はサブフレーム位相同期手段の数(n)に等しい
か、小さくなければならない(n≧m)。
【0114】以下、図16〜図18を用いて多重化数と
サブフレーム位相同期手段の数とバッファメモリのサイ
ズとの関係について説明する。図16は多重化数が1と
3の場合であって、サブフレーム位相同期手段の数が3
である場合の使用するサブフレーム位相同期手段の数と
バッファメモリのサイズの関係を示す図である。多重化
数が1の時には、使用するサブフレーム位相同期手段の
数は3であり、バッファメモリのサイズはM/3であ
る。又、多重化数が3の場合には、使用するサブフレー
ム位相同期手段の数は3であり、バッファメモリのサイ
ズはM/3である。これは実施例1で説明したものと同
様である。
【0115】これに対し図17において、多重化数が1
又は2又は3であり、サブフレーム位相同期手段の数が
3の場合について説明する。図16と異なる点は多重化
数が1と2と3の場合がある点である。多重化数が2の
時には使用するサブフレーム位相同期手段の数は2であ
る。そしてこの場合には、受信フレーム信号内には2個
のサブフレーム信号が含まれているため、それぞれのサ
ブフレーム位相同期手段の中にあるバッファメモリのサ
イズは最低M/2でなければならない。
【0116】次に図18は更に多重化数が最大4であ
り、サブフレーム位相同期手段の数が4である場合につ
いての使用するサブフレーム位相同期手段の数とバッフ
ァメモリのサイズの関係を示した図である。多重化数が
1の時には、4つのサブフレーム位相同期手段を使用す
るが、多重化数が2、3、4の場合には使用する位相同
期手段の数もそれに対応して2、3、4となる。バッフ
ァメモリのサイズは多重化数が2の場合に最大の値にな
るため、サブフレーム位相同期手段のバッファメモリの
サイズは最低M/2でなければならない。
【0117】実施例6.上記実施例においては、特に述
べなかったが前述したような時分割多重フレーム位相同
期装置を半導体基板上に集積して、LSI化してもかま
わない。又、前述したような時分割多重フレーム位相同
期装置を複数集積してひとつの半導体基板上に構成して
もかまわない。
【0118】実施例7.又、上記実施例においては具体
例としてSTM−1のフレームを用いる場合について説
明したが、STM−1のフレーム以外の場合であっても
かまわない。
【0119】
【発明の効果】上記のようなこの発明のフレーム位相同
期装置、フレーム位相同期方法及び時分割多重フレーム
位相同期装置では、受信フレーム信号を複数のサブフレ
ーム信号に多重分離をしないで、受信相対位相を基準相
対位相に同期化をする方式を採る。したがって、従来の
多重分離フレーム位相同期方式に比べ多重分離手段が不
要であり、ハードウェア規模を軽減できる効果がある。
又多重合成手段を不要とする構成を採るときはより一層
ハードウェア規模を軽減できる効果がある。
【図面の簡単な説明】
【図1】この発明を示す一実施例の時分割多重フレーム
位相同期装置の機能ブロック図。
【図2】図1に示す第1のサブフレーム位相同期手段の
機能ブロック図。
【図3】図1に示す第2〜nのサブフレーム位相同期手
段の機能ブロック図。
【図4】多重化数が1の場合のタイミングチャートを示
す図。
【図5】多重化数が3の場合のタイミングチャート図。
【図6】この発明のフレーム位相同期方法のフローチャ
ート図。
【図7】この発明を示す他の一実施例の機能ブロック
図。
【図8】図7に示す第1のサブフレーム位相同期手段の
機能ブロック図。
【図9】図7に示す第2〜nのサブフレーム位相同期手
段の機能ブロック図。
【図10】セレクタの動作を示す図。
【図11】多重化数が1の場合のタイミングチャート
図。
【図12】多重化数が3の場合のタイミングチャート
図。
【図13】この発明のフレーム位相同期方法のフローチ
ャート図。
【図14】この発明を示す他の一実施例の機能ブロック
図。
【図15】この発明を示す他の一実施例の機能ブロック
図。
【図16】多重化数とサブフレーム位相同期手段の数と
バッファメモリのサイズの関連を示す図。
【図17】多重化数とサブフレーム位相同期手段の数と
バッファメモリのサイズの関連を示す図。
【図18】多重化数とサブフレーム位相同期手段の数と
バッファメモリのサイズの関連を示す図。
【図19】従来例の時分割多重フレーム位相同期装置の
機能ブロック図。
【図20】図19に示す第1のサブフレーム位相同期手
段の機能ブロック図。
【図21】図19に示す第2〜nのサブフレーム位相同
期手段の機能ブロック図。
【図22】受信フレーム信号領域の構成を説明する図。
【図23】多重化数が1の場合のフレーム構造を示す
図。
【図24】多重化数が3の場合のフレーム構造を示す
図。
【図25】第1のフレームカウンタのタイミングチャー
ト図。
【図26】多重化数が1の場合のタイミングチャート
図。
【図27】多重化数が3の場合のタイミングチャート
図。
【図28】従来のフレームアライナの一例を示す図。
【図29】従来のフレームアライナの一例を示す図。
【符号の説明】 1,1a 第1のフレームカウンタ 2 サブフレーム種類識別手段 3,3b 第1のサブフレーム位相同期手段 3a,3c 第2〜nのサブフレーム位相同期手段 4 多重合成手段 5,5a 第2のフレームカウンタ 6 バッファメモリ 7 第1のセレクタ 8 第2のセレクタ 9 第3のセレクタ 10 第4のセレクタ 11 受信フレーム信号 12 受信クロック信号 13 受信フレーム位相信号 14 受信サブフレームアドレス位置信号 15 書き込みアドレスイネーブル信号 16 書き込み読み出し制御信号 17 第1〜n同期サブフレーム信号 18 基準クロック信号 19 基準フレーム位相信号 20 基準サブフレームアドレス位置信号 21,21a 書き込みアドレス 22,22a 読み出しアドレス 23 基準サブフレーム多重化位置信号 24 同期フレーム信号 25 書き込みアドレス選択信号 26 読み出しアドレス選択信号
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図11
【補正方法】変更
【補正内容】
【図11】
【手続補正5】
【補正対象書類名】図面
【補正対象項目名】図12
【補正方法】変更
【補正内容】
【図12】
【手続補正6】
【補正対象書類名】図面
【補正対象項目名】図16
【補正方法】変更
【補正内容】
【図16】
【手続補正7】
【補正対象書類名】図面
【補正対象項目名】図17
【補正方法】変更
【補正内容】
【図17】
【手続補正8】
【補正対象書類名】図面
【補正対象項目名】図18
【補正方法】変更
【補正内容】
【図18】
【手続補正9】
【補正対象書類名】図面
【補正対象項目名】図23
【補正方法】変更
【補正内容】
【図23】
【手続補正10】
【補正対象書類名】図面
【補正対象項目名】図24
【補正方法】変更
【補正内容】
【図24】
【手続補正11】
【補正対象書類名】図面
【補正対象項目名】図25
【補正方法】変更
【補正内容】
【図25】
【手続補正12】
【補正対象書類名】図面
【補正対象項目名】図26
【補正方法】変更
【補正内容】
【図26】
【手続補正13】
【補正対象書類名】図面
【補正対象項目名】図27
【補正方法】変更
【補正内容】
【図27】

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 複数のサブフレームを多重化した、受信
    クロックに同期した受信フレームを入力し、基準クロッ
    クに同期した同期フレームを出力するフレーム位相同期
    装置において、以下の要素を有することを特徴とするフ
    レーム位相同期装置 (a)上記多重化された各サブフレームの各データに対
    応して、各データの書き込み許可信号を出力するフレー
    ムカウンタ、 (b)上記サブフレームに対応したバッファメモリを備
    え、上記受信フレームを入力し、上記フレームカウンタ
    からの書き込み許可信号に基づいて、受信フレームから
    サブフレームのデータを分離してバッファメモリに記憶
    するとともに、上記基準クロックに同期してバッファメ
    モリに記憶したデータを出力する複数のサブフレーム位
    相同期手段、 (c)上記複数のサブフレーム位相同期手段により出力
    されたデータを多重化して同期フレームを生成する多重
    化手段。
  2. 【請求項2】 上記フレームカウンタは、各サブフレー
    ムの各データに同期して各サブフレーム位相同期手段に
    対する書き込み許可信号を発生させることを特徴とする
    請求項1記載のフレーム位相同期装置。
  3. 【請求項3】 上記サブフレーム位相同期手段は、サブ
    フレームの位相を検出する位相検出手段と、上記位相検
    出手段により検出された位相に基づいてバッファメモリ
    のデータの書き込みアドレスを発生するアドレス発生手
    段を有していることを特徴とする請求項1又は2記載の
    フレーム位相同期装置。
  4. 【請求項4】 上記フレーム位相同期装置は、更に、受
    信フレームに多重化されたサブフレームの数に基づくサ
    ブフレームタイプを識別するサブフレームタイプ識別手
    段を有し、上記サブフレーム位相同期手段は、サブフレ
    ームタイプ識別手段により識別されたサブフレームタイ
    プに基づいて動作することを特徴とする請求項1、2又
    は3記載のフレーム位相同期装置。
  5. 【請求項5】 上記サブフレームタイプ識別手段により
    識別されたサブフレームタイプが受信フレーム中にひと
    つのサブフレームがあることを示している場合、上記フ
    レームカウンタは、サブフレームの各データを複数のサ
    ブフレーム位相同期手段に対応させるための書き込み許
    可信号を出力し、 上記各サブフレーム位相同期手段は、上記フレームカウ
    ンタからの書き込み許可信号に基づいて、サブフレーム
    のデータを分離してバッファメモリに記憶することを特
    徴とする請求項4記載のフレーム位相同期装置。
  6. 【請求項6】 上記複数のサブフレーム位相同期手段
    は、第1のサブフレーム位相同期手段と他のサブフレー
    ム位相同期手段を有し、第1のサブフレーム位相同期手
    段はアドレス発生手段によりサブフレームのデータを読
    み書きするための読み書きアドレスを発生させて他のサ
    ブフレーム位相同期手段のバッファメモリに対して供給
    することを特徴とする請求項5記載のフレーム位相同期
    装置。
  7. 【請求項7】 上記他のサブフレーム位相同期手段は、
    上記サブフレームタイプ識別手段により識別されたサブ
    フレームタイプが受信フレーム中にひとつのサブフレー
    ムがあることを示している場合、上記第1のサブフレー
    ム位相同期手段から供給される読み書きアドレスを用い
    てバッファメモリへのデータの読み書きを行ない、上記
    サブフレームタイプ識別手段により識別された受信フレ
    ーム中にふたつ以上のサブフレームがあることを示して
    いる場合、自己のアドレス発生手段により発生させた読
    み書きアドレスを用いてバッファメモリへのデータの読
    み書きを行なうことを特徴とする請求項6記載のフレー
    ム位相同期装置。
  8. 【請求項8】 受信クロック信号に同期して、受信フレ
    ーム位相信号から、受信フレーム信号領域のオーバヘッ
    ド領域中に格納されている、受信フレーム位相と複数の
    受信サブフレームとの各相対位相を指定する受信サブフ
    レームアドレスの各位置を示す受信サブフレームアドレ
    ス位置信号を生成し、更に第1のサブフレーム位相同期
    手段と第2〜nのサブフレーム位相同期手段のバッファ
    メモリに対し書き込みを可能にする書き込みアドレスイ
    ネーブル信号を生成する第1のフレームカウンタと、 基準クロック信号に同期して、基準フレーム位相信号か
    ら、基準フレーム信号領域のオーバヘッド領域中に格納
    される、基準フレーム位相と複数の基準サブフレームと
    の各相対位相を指定する基準サブフレームアドレスの各
    位置を示す基準サブフレームアドレス位置信号を生成
    し、更に第1のサブフレーム位相同期手段と第2〜nの
    サブフレーム位相同期手段のバッファメモリに対し前記
    基準フレーム中に多重化される複数の基準サブフレーム
    の各位置を示す基準サブフレーム多重化位置信号を生成
    する第2のフレームカウンタと、 受信フレーム信号から前記受信サブフレームアドレスの
    特定パターンで前記受信フレーム中に多重化されている
    複数の受信サブフレームの多重化数n(nは正の整数)
    を示すサブフレーム種類を識別し、n=1又はn≧2に
    応じた書き込み読み出し制御信号を生成するサブフレー
    ム種類識別手段と、 前記第1と第2のフレームカウンタからの受信サブフレ
    ームアドレス位置信号と基準サブフレームアドレス位置
    信号と前記第1のフレームカウンタからの書き込みアド
    レスイネーブル信号とに従い、前記受信フレーム信号中
    に1個だけ受信サブフレーム信号がある場合の所要処理
    容量Mの1/nに対応するように書き込みと読み出しを
    制御する書き込みアドレスと読み出しアドレスを生成し
    てバッファ制御をし、前記受信フレーム信号からn=1
    のとき受信サブフレーム信号の1/nの信号だけ、n≧
    2のとき第1受信サブフレーム信号だけ選択してその信
    号に対応するデータをバッファに書き込み、受信相対位
    相を基準相対位相に同期化し、同期化した信号を第1同
    期サブフレーム信号として読み出す第1のサブフレーム
    位相同期手段と、 前記第1と第2のフレームカウンタからの受信サブフレ
    ームアドレス位置信号と基準サブフレームアドレス位置
    信号と前記第1のフレームカウンタからの書き込みアド
    レスイネーブル信号と前記サブフレーム種類識別手段か
    らの書き込み読み出し制御信号とに従い、n=1のとき
    前記第1のサブフレーム位相同期手段からの書き込みア
    ドレスと読み出しアドレスを選択してバッファ制御を
    し、、n≧2のとき前記Mの1/nに対応するように制
    御する書き込みアドレスと読み出しアドレスを生成して
    バッファ制御をし、前記受信フレーム信号からn=1の
    とき受信サブフレーム信号の1/nの信号だけ、n≧2
    のとき第2〜n受信サブフレーム信号だけ選択してその
    信号に対応するデータをバッファにそれぞれ書き込み、
    受信相対位相を基準相対位相に同期化し、第2〜n同期
    サブフレーム信号として読み出す第2〜nのサブフレー
    ム位相同期手段と、 前記第2のフレームカウンタからの基準サブフレーム多
    重化位置信号に従い、前記第1と第2〜nのサブフレー
    ム位相同期手段から第1〜n同期サブフレーム信号を多
    重合成し同期フレーム信号として出力する多重合成手段
    とを備える時分割多重フレーム位相同期装置。
  9. 【請求項9】 複数のサブフレームを多重化した、受信
    クロックに同期した受信フレームを入力し、基準クロッ
    クに同期した同期フレームを出力するフレーム位相同期
    装置において、以下の要素を有することを特徴とするフ
    レーム位相同期装置 (a)上記サブフレームに対応して設けられ、各サブフ
    レームの各データに対応して、データの書き込みアドレ
    スを発生する複数のサブフレーム位相同期手段、 (b)上記サブフレーム位相同期手段により発生された
    アドレスを選択するアドレス選択手段、 (c)上記受信フレームを入力し、上記アドレス選択手
    段により選択されたアドレスに基づいて多重化されたサ
    ブフレームのデータを記憶するバッファメモリ、 (d)上記バッファメモリに記憶されたデータを読み出
    しして多重化し、同期フレームを生成する多重化手段。
  10. 【請求項10】 複数のサブフレームを多重化した、受
    信クロックに同期した受信フレームを入力し、基準クロ
    ックに同期した同期フレームを出力するフレーム位相同
    期装置において、以下の要素を有することを特徴とする
    フレーム位相同期装置 (a)上記受信フレームを入力し、多重化された各サブ
    フレームを多重分離する多重分離手段、 (b)上記サブフレームに対応して設けられ、各サブフ
    レームの各データに対応してデータの読み出しアドレス
    を発生する複数のサブフレーム位相同期手段、 (c)上記サブフレーム位相同期手段により発生された
    アドレスを選択するアドレス選択手段、 (d)上記多重分離手段により多重分分離されたデータ
    を記憶するとともに、記憶したデータを上記アドレス選
    択手段により選択されたアドレスに基づいて読み出して
    同期フレームを出力するバッファメモリ。
  11. 【請求項11】 上記バッファメモリは、記憶エリアを
    分割して、分割した各記憶エリアに各サブフレームのデ
    ータを記憶するとともに、上記サブフレーム位相同期手
    段は、各サブフレームの各データに対応して分割された
    各記憶エリアのアドレスを発生することを特徴とする請
    求項9又は10記載のフレーム位相同期装置。
  12. 【請求項12】 上記バッファメモリは記憶エリアを、
    サブフレームのサイズ単位に分割し、上記サブフレーム
    位相同期手段は、各々が発生するアドレスをサブフレー
    ムのサイズだけずらしたアドレスを発生することを特徴
    とする請求項9又は10記載のフレーム位相同期装置。
  13. 【請求項13】 上記フレーム位相同期装置は、更に、
    受信フレームに多重化されたサブフレームの数に基づく
    サブフレームタイプを識別するサブフレームタイプ識別
    手段を有し、上記複数のサブフレーム位相同期手段は、
    第1のサブフレーム位相同期手段と、その他のサブフレ
    ーム位相同期手段を有し、上記サブフレームタイプ識別
    手段により識別されたサブフレームタイプが受信フレー
    ム中にひとつのサブフレームがあることを示している場
    合、第1のサブフレーム位相同期手段がバッファメモリ
    へのアドレスを発生し、アドレス選択手段は第1のサブ
    フレーム位相同期手段が発生したアドレスを選択し続け
    るとともに、上記サブフレームタイプ識別手段により識
    別されたサブフレームタイプが受信フレーム中にふたつ
    以上のサブフレームがあることを示している場合、第1
    のサブフレーム位相同期手段とその他のサブフレーム位
    相同期手段がバッファメモリへのアドレスを発生し、ア
    ドレス選択手段は、これらのフレーム位相同期手段が発
    生したアドレスを順に選択することを特徴とする請求項
    9又は10記載のフレーム位相同期装置。
  14. 【請求項14】 上記フレーム位相同期装置は、更に、
    サブフレームタイプ識別手段により識別されたサブフレ
    ームタイプに基づいて、上記アドレス選択手段によるア
    ドレスの選択を第1のサブフレーム位相同期手段から発
    生されたアドレスにするか、複数のサブフレーム位相同
    期手段から発生されたアドレスを順に選択したアドレス
    にするかを選択する動作選択手段を有することを特徴と
    する請求項13記載のフレーム位相同期装置。
  15. 【請求項15】 受信クロック信号に同期して、受信フ
    レーム位相信号から請求項1記載の受信サブフレームア
    ドレス位置信号を生成し、更に受信サブフレーム位相に
    同期した書き込みアドレス選択信号を生成する第1のフ
    レームカウンタと、 基準クロック信号に同期して、基準フレーム位相信号か
    ら請求項1記載の基準サブフレームアドレス位置信号を
    生成し、更に基準サブフレーム位相に同期した読み出し
    アドレス選択信号を生成する第2のフレームカウンタ
    と、 請求項1記載のサブフレーム種類識別手段と、 前記第1と第2のフレームカウンタからの受信サブフレ
    ームアドレス位置信号と基準サブフレームアドレス位置
    信号と前記サブフレーム種類識別手段からの書き込み読
    み出し制御信号とに従い、前記受信フレーム信号に基づ
    いて、n=1のとき前記受信フレーム信号中に1個だけ
    受信サブフレーム信号がある場合の所要処理容量Mに対
    応するように書き込みアドレスと読み出しアドレスの発
    生を制御し、n≧2のとき前記受信フレーム信号中に1
    個だけ受信サブフレーム信号がある場合の所要処理容量
    Mの1/nに対応するように書き込みアドレスと読み出
    しアドレスの発生を制御し、かつn=1のとき受信サブ
    フレーム信号の1/nの信号だけ、n≧2のとき第1受
    信サブフレーム信号だけに対応するデータに対してをそ
    れぞれ受信相対位相を基準相対位相に同期化するように
    読み出しアドレスの発生を制御し、発生した書き込みア
    ドレスと読み出しアドレスを出力する第1のサブフレー
    ム位相同期手段と、 前記第1と第2のフレームカウンタからの受信サブフレ
    ームアドレス位置信号と基準サブフレームアドレス位置
    信号に従い、前記受信フレーム信号に基づいて、前記M
    の1/nに対応するように書き込みアドレスと読み出し
    アドレスの発生を制御し、かつn=1のとき受信サブフ
    レーム信号の1/nの信号に対応するデータだけ、n≧
    2のとき第2〜n受信サブフレーム信号に対応するデー
    タだけに対しそれぞれ受信相対位相を基準相対位相に同
    期化をするように読み出しアドレスの発生を制御し、発
    生した書き込みアドレスと読み出しアドレスを出力する
    第2〜nのサブフレーム位相同期手段と、 第2のセレクタからの前記書き込みアドレスに従い、前
    記受信フレーム信号から、前記第1〜n受信サブフレー
    ム信号を多重分離した形で書き込み、第4のセレクタか
    らの前記読み出しアドレスに従い、第1〜n同期サブフ
    レーム信号を多重合成した形で読み出し、同期フレーム
    信号として出力するバッファメモリと、 前記サブフレーム種類識別手段からの書き込み読み出し
    制御信号に従い、前記第1のフレームカウンタからの書
    き込みアドレス選択記号を選択する第1のセレクタと、 前記サブフレーム種類識別手段からの書き込み読み出し
    制御信号に従い、前記第2のフレームカウンタからの読
    み出しアドレス選択記号を選択する第3のセレクタと、 第1のセレクタからの前記書き込みアドレス選択信号に
    従い、前記第1と第2〜nのサブフレーム位相同期手段
    からの書き込みアドレスを順次選択する第2のセレクタ
    と、 第3のセレクタからの前記読み出しアドレス選択信号に
    従い、前記第1と第2〜nのサブフレーム位相同期手段
    からの読み出しアドレスを順次選択する第4のセレクタ
    とを備える時分割多重フレーム位相同期装置。
  16. 【請求項16】 複数のサブフレームを多重化した、受
    信クロックに同期した受信フレームを入力し、バッファ
    メモリを介して基準クロックに同期した同期フレームを
    出力するフレーム位相同期方法において、以下の工程を
    有することを特徴とするフレーム位相同期方法 (a)受信フレームを複数のサブフレーム位相同期手段
    の各々に入力する受信フレーム入力工程、 (b)多重化された各サブフレームの各データに対応し
    た書き込み許可信号を発生させ、各サブフレーム位相同
    期手段に供給する書き込み許可信号発生工程、 (c)各サブフレーム位相同期手段において、上記受信
    フレーム入力工程による受信フレームに同期して、上記
    受信フレームのデータをバッファメモリに書き込むため
    のアドレスを発生するアドレス発生工程、 (d)各サブフレーム位相同期手段において、上記書き
    込み許可信号に同期して、上記アドレス発生工程により
    発生されたアドレスに基づいて入力した受信フレームの
    データをバッファメモリに書き込む書き込み工程、 (e)上記バッファメモリからデータ読み出し多重化し
    て出力する多重化工程。
  17. 【請求項17】 複数のサブフレームを多重化した、受
    信クロックに同期した受信フレームを入力し、バッファ
    メモリを介して基準クロックに同期した同期フレームを
    出力するフレーム位相同期方法において、以下の工程を
    有することを特徴とするフレーム位相同期方法 (a)上記サブフレームの各データに対応してバッファ
    メモリのアドレスを発生する書き込みアドレス発生工
    程、 (b)上記アドレス発生工程により発生されたアドレス
    を順に選択する書き込みアドレス選択工程、 (c)上記受信フレームを入力し、上記書き込みアドレ
    ス選択工程により選択されたアドレスによりバッファメ
    モリにサブフレーム毎のデータを書き込む書き込み工
    程、 (d)上記書き込み工程により書き込まれたデータを基
    準クロックに同期して多重化して読み出す多重化工程。
  18. 【請求項18】 上記多重化工程は以下の工程を有する
    ことを特徴とする請求項17記載のフレーム位相同期方
    法 (a)同期フレームの各サブフレームの各データに対応
    してバッファメモリのアドレスを発生する読み出しアド
    レス発生手段、 (b)上記アドレス発生手段により発生されたアドレス
    を順に選択する読み出しアドレス選択工程、 (c)上記読み出しアドレス選択工程により選択された
    アドレスによりバッファメモリからサブフレーム毎のデ
    ータを読み出す読み出し工程。
JP5128942A 1993-01-11 1993-05-31 フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置 Pending JPH06261015A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5128942A JPH06261015A (ja) 1993-01-11 1993-05-31 フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置
US08/161,655 US5452305A (en) 1993-01-11 1993-12-02 Frame phase synchronization apparatus and method, and a phase synchronization apparatus of TDM frames
EP93120373A EP0606609A3 (en) 1993-01-11 1993-12-17 A frame phase synchronization apparatus and method and a phase synchronization apparatus for tdm frames.

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP246193 1993-01-11
JP5-2461 1993-01-11
JP5128942A JPH06261015A (ja) 1993-01-11 1993-05-31 フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置

Publications (1)

Publication Number Publication Date
JPH06261015A true JPH06261015A (ja) 1994-09-16

Family

ID=26335834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5128942A Pending JPH06261015A (ja) 1993-01-11 1993-05-31 フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置

Country Status (3)

Country Link
US (1) US5452305A (ja)
EP (1) EP0606609A3 (ja)
JP (1) JPH06261015A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311517B2 (ja) * 1994-10-20 2002-08-05 富士通株式会社 位相比較型ビット同期確立回路
JP3488017B2 (ja) * 1996-03-29 2004-01-19 富士通株式会社 フレーム送受信方法及び装置
US6278718B1 (en) * 1996-08-29 2001-08-21 Excel, Inc. Distributed network synchronization system
CN1057883C (zh) * 1996-09-25 2000-10-25 石家庄开发区科赛集成电路设计公司 一种改善数字复用系统抖动性能的方法
DE10160493B4 (de) * 2001-12-08 2014-07-10 Harman Becker Automotive Systems Gmbh Verfahren und Anordnung zur Synchronisation einer Datenquelle und einer Datensenke

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4002845A (en) * 1975-03-26 1977-01-11 Digital Communications Corporation Frame synchronizer
AU558405B2 (en) * 1982-08-26 1987-01-29 British Telecommunications Public Limited Company Aligner for digital tx system
FR2533789B1 (fr) * 1982-09-24 1987-10-23 France Etat Reseau local hybride de communication en modes circuit et paquet a boucle portant un multiplex temporel
CA1232693A (en) * 1985-09-05 1988-02-09 Alan F. Graves Network multiplex structure
US4998242A (en) * 1988-12-09 1991-03-05 Transwitch Corp. Virtual tributary cross connect switch and switch network utilizing the same
US5113395A (en) * 1989-09-14 1992-05-12 Nec Corporation Frame phase aligning system using a buffer memory with a reduced capacity
JP2804126B2 (ja) * 1989-11-10 1998-09-24 株式会社日立製作所 フレーム位相変換方法および信号伝送方法
US5111485A (en) * 1990-05-18 1992-05-05 Northern Telecom Limited Method of and circuit for synchronizing data
DE4018536A1 (de) * 1990-06-09 1991-12-19 Ant Nachrichtentech Verfahren und schaltungsanordnung zur taktanpassung
DE69220128T2 (de) * 1991-03-28 1997-09-18 Nippon Electric Co Empfangssystem in einer synchrones Endstation
JP2970717B2 (ja) * 1992-03-17 1999-11-02 三菱電機株式会社 フレ−ム同期回路
US5291482A (en) * 1992-07-24 1994-03-01 At&T Bell Laboratories High bandwidth packet switch

Also Published As

Publication number Publication date
US5452305A (en) 1995-09-19
EP0606609A3 (en) 1995-09-20
EP0606609A2 (en) 1994-07-20

Similar Documents

Publication Publication Date Title
US4107469A (en) Multiplex/demultiplex apparatus
US5572513A (en) Path protection switching device
JP2600596B2 (ja) クロスコネクト装置
US4967410A (en) Method of multiplexing digital signals and apparatus therefor
US5452305A (en) Frame phase synchronization apparatus and method, and a phase synchronization apparatus of TDM frames
US5325354A (en) Synchronous terminal station receiving system
US5923710A (en) Synchronous switching of digital audio while maintaining block alignment
US20020026568A1 (en) Serial data mapping apparatus for synchronous digital hierarchy
JP2804126B2 (ja) フレーム位相変換方法および信号伝送方法
US5477490A (en) Memory control device
JP2003274216A (ja) データ同期化装置
JP2770584B2 (ja) フレーム位相同期回路
JPH0879226A (ja) フレーム位相制御方法及び制御装置
KR20020020559A (ko) 동기식 광전송 시스템의 프레임 위상정렬 장치
JP2000022649A (ja) 再サンプリング装置
JP3139180B2 (ja) 多重化制御装置
JPH01228228A (ja) 多重フレームアライナ回路
JPH0630480B2 (ja) 速度変換回路
JPH05292556A (ja) スイッチシステムおよびスイッチング方法
JP2553302B2 (ja) タイムスロット入替装置
JP3185298B2 (ja) 論理処理回路
JP2000307563A (ja) フレーム同期検出回路
JP2680141B2 (ja) フレーム同期方法及びその回路
JPH042233A (ja) フレーム位相同期回路
JPH06232859A (ja) フレーム同期回路