JPS6331167A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6331167A JPS6331167A JP61176135A JP17613586A JPS6331167A JP S6331167 A JPS6331167 A JP S6331167A JP 61176135 A JP61176135 A JP 61176135A JP 17613586 A JP17613586 A JP 17613586A JP S6331167 A JPS6331167 A JP S6331167A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- polycrystalline silicon
- emitter
- layer
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、さらに詳し
くは、バイポーラトランジスタでのベース、エミッタ間
の距離をより小さくし得るようにした半導体装置の製造
方法の改良に係るものである。
くは、バイポーラトランジスタでのベース、エミッタ間
の距離をより小さくし得るようにした半導体装置の製造
方法の改良に係るものである。
従来例によるこの種の半導体装置、こ＼ではバイポーラ
トランジスタの製造方法の概要を第２図（ａ）ないしく
Ｃ）に工程順に示しである。
トランジスタの製造方法の概要を第２図（ａ）ないしく
Ｃ）に工程順に示しである。
すなわち、これらの従来例方法各図において、符号１は
半導体基板であって、こ−では、ｐ−形シリコン半導体
基板、２はフローティングコレクタであって５こ＼では
、砒素を高濃度にドープした？拡散層、３は絶縁分ｇＩ
居であって、こＸでは、窒化シリコン膜を用いた選択酸
化法による厚さ １〜２ ｐ、ｔｓの熱酸化シリコン層
、４はコレクタウオールであって、こＳでは、ｎ−エピ
タキシャル層５の表面から前記フローティングコレクタ
２に達する“りん”を用いたｎ１拡散層であり、また、
６はダチャネルカット層、７はｐ形ベース領域、８はｎ
“形エミッタ領域、９，１０．および１１はベース、エ
ミッタ、およびコレクタの各電極であって、いずれも厚
さ約１ｇｍのアルミニウム配線である。
半導体基板であって、こ−では、ｐ−形シリコン半導体
基板、２はフローティングコレクタであって５こ＼では
、砒素を高濃度にドープした？拡散層、３は絶縁分ｇＩ
居であって、こＸでは、窒化シリコン膜を用いた選択酸
化法による厚さ １〜２ ｐ、ｔｓの熱酸化シリコン層
、４はコレクタウオールであって、こＳでは、ｎ−エピ
タキシャル層５の表面から前記フローティングコレクタ
２に達する“りん”を用いたｎ１拡散層であり、また、
６はダチャネルカット層、７はｐ形ベース領域、８はｎ
“形エミッタ領域、９，１０．および１１はベース、エ
ミッタ、およびコレクタの各電極であって、いずれも厚
さ約１ｇｍのアルミニウム配線である。
次に、その製造工程について述べる。
この従来例方法では、まず、ｐ−形シリコン半導体基板
ｌのフローティングコレクタ２となる領域部分に、砒素
を高濃度に拡散して、ｎ−エピタキシャル層５を形成し
た上で、選択酸化法により、絶縁分離層３を形成し、ま
た、′りん”の部分拡散によって、コレクタウオール４
を形成し、かつポロンの部分拡散によって、ｐ形ベース
領域７を形成する（第２図（ａ））。
ｌのフローティングコレクタ２となる領域部分に、砒素
を高濃度に拡散して、ｎ−エピタキシャル層５を形成し
た上で、選択酸化法により、絶縁分離層３を形成し、ま
た、′りん”の部分拡散によって、コレクタウオール４
を形成し、かつポロンの部分拡散によって、ｐ形ベース
領域７を形成する（第２図（ａ））。
続いて、エミッタ領域とコレクタ領域とに、部分的かつ
選択的に砒素を拡散してｎ＋拡散層８，４を形成しく同
図（ｂ））、さらに、ベース電極９．エミッタ電極１０
．およびコレクタ電極１１を形成して（同図（Ｃ））、
目的とするバイポーラトランジスタを得るのである。
選択的に砒素を拡散してｎ＋拡散層８，４を形成しく同
図（ｂ））、さらに、ベース電極９．エミッタ電極１０
．およびコレクタ電極１１を形成して（同図（Ｃ））、
目的とするバイポーラトランジスタを得るのである。
しかして、前記した従来例でのバイポーラトランジスタ
の製造方法において、ベース領域のオーミックコンタク
ト部分と、エミッタ領域のオーミックコンタクト部分と
の最短距離については、ベース電極９およびエミッタ電
極ｌＯの微細加工精度で設定される最少線間隔と、マス
ク合せズレ相当分とを加えた数値より小さくはできず、
これによって、この種のトランジスタの最少寸法が、自
動的に決定されて了うと云う問題点があった。
の製造方法において、ベース領域のオーミックコンタク
ト部分と、エミッタ領域のオーミックコンタクト部分と
の最短距離については、ベース電極９およびエミッタ電
極ｌＯの微細加工精度で設定される最少線間隔と、マス
ク合せズレ相当分とを加えた数値より小さくはできず、
これによって、この種のトランジスタの最少寸法が、自
動的に決定されて了うと云う問題点があった。
この発明は従来のこのような問題点を解消するためにな
されたものであって、その目的とするところは、ベース
、エミッタ各領域のオーミックコンタクトの最短距離を
して、前記した条件に拘束されない構成にすることによ
り、この種のトランジスタの最少寸法を、より一層小さ
くし得るようにした。この種の半導体装置の製造方法を
提供することである。
されたものであって、その目的とするところは、ベース
、エミッタ各領域のオーミックコンタクトの最短距離を
して、前記した条件に拘束されない構成にすることによ
り、この種のトランジスタの最少寸法を、より一層小さ
くし得るようにした。この種の半導体装置の製造方法を
提供することである。
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、半導体基板の少なくとも一方の主面のベ
ース領域上に、ベース領域とは反対導電形の多結晶シリ
コン層を堆積した上で、この多結晶シリコン層のうちか
ら、エミッタ拡散用の多結晶シリコン層を残して、それ
以外の部分を除去し、かつその上に酸化シリコン層を堆
積したのち、残された多結晶シリコン層から不純物を拡
散してエミッタ領域を形成し、また、酸化シリコン層の
うちから、残された多結晶シリコン層の周辺部に所定幅
部分を残して、それ以外の部分を異方性エツチングによ
り除去すると共に、露出されたベース領域表面、および
残された多結晶シリコン層表面を金属シリサイド化して
、ベース、およびエミッタの各電極を取出すようにした
ものである。
の製造方法は、半導体基板の少なくとも一方の主面のベ
ース領域上に、ベース領域とは反対導電形の多結晶シリ
コン層を堆積した上で、この多結晶シリコン層のうちか
ら、エミッタ拡散用の多結晶シリコン層を残して、それ
以外の部分を除去し、かつその上に酸化シリコン層を堆
積したのち、残された多結晶シリコン層から不純物を拡
散してエミッタ領域を形成し、また、酸化シリコン層の
うちから、残された多結晶シリコン層の周辺部に所定幅
部分を残して、それ以外の部分を異方性エツチングによ
り除去すると共に、露出されたベース領域表面、および
残された多結晶シリコン層表面を金属シリサイド化して
、ベース、およびエミッタの各電極を取出すようにした
ものである。
すなわち、この発明方法においては、エミッタ拡散用多
結晶シリコン層の周辺部に残された酸化シリコン層によ
って定まる自己整合効果により。
結晶シリコン層の周辺部に残された酸化シリコン層によ
って定まる自己整合効果により。
ベース領域のオーミックコンタクト部分と、エミッタ領
域のオーミックコンタクト部分との最短距離が決定され
ることになり、これらの両者間の距離をより一層小さく
し得るのである。
域のオーミックコンタクト部分との最短距離が決定され
ることになり、これらの両者間の距離をより一層小さく
し得るのである。
以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（＆）ないしくｂ）を参照して詳細に説
明する。
につき、第１図（＆）ないしくｂ）を参照して詳細に説
明する。
第１図（ａ）ないしくｈ）はこの実施例方法を工程順に
示す断面図である。これらの第１図（ａ）ないしくｈ）
実施例方法において、前記第２図（ａ）ないしくｃ）従
来例方法と同一符号は同一または相当部分を示しており
、また、１２はベース領域７とは反対導電形の多結晶シ
リコン層であって、この実施例では、砒素をドープした
多結晶シリコン層、１３はエミッタ拡散のために、エツ
チングせずに残した同多結晶シリコン層、１４は同様に
コレクタ拡散のために、エツチングせずに残した同多結
晶シリコン層、１５はＧＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で成長、堆積させた
酸化シリコン層、１６は前記多結晶シリコン層１３から
拡散形成させたエミッタｎ“領域、１７は全面の異方性
エツチングで残した周辺部の酸化シリコン層、１８は金
属シリサイド層、１９はＣＶＤ法で成長、堆積させた酸
化シリコン層である。
示す断面図である。これらの第１図（ａ）ないしくｈ）
実施例方法において、前記第２図（ａ）ないしくｃ）従
来例方法と同一符号は同一または相当部分を示しており
、また、１２はベース領域７とは反対導電形の多結晶シ
リコン層であって、この実施例では、砒素をドープした
多結晶シリコン層、１３はエミッタ拡散のために、エツ
チングせずに残した同多結晶シリコン層、１４は同様に
コレクタ拡散のために、エツチングせずに残した同多結
晶シリコン層、１５はＧＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で成長、堆積させた
酸化シリコン層、１６は前記多結晶シリコン層１３から
拡散形成させたエミッタｎ“領域、１７は全面の異方性
エツチングで残した周辺部の酸化シリコン層、１８は金
属シリサイド層、１９はＣＶＤ法で成長、堆積させた酸
化シリコン層である。
次に、その製造工程について述べる。
この実施例方法の場合、まず最初の工程では、前記した
従来例方法の場合と、図中、横方向の寸法サイズが一層
短縮される点を除いて、全く同様の手順でなされる。す
なわち、ｐ−形シリコン半導体基板１のフローティング
コレクタ２となる領域部分に、砒素を高濃度に拡散して
、ｎ−エピタキシャル層５を形成した上で、選択酸化法
により、絶縁分離層３を形成し、また、“りん”の部分
拡散によって、コレクタウオール４を形成し、かつポロ
ンの部分拡散によって、ｐ形ベース領域７を形成する（
第１図（ａ））、つまり、前記従来例方法での第２図（
ａ）工程と全く同様である。
従来例方法の場合と、図中、横方向の寸法サイズが一層
短縮される点を除いて、全く同様の手順でなされる。す
なわち、ｐ−形シリコン半導体基板１のフローティング
コレクタ２となる領域部分に、砒素を高濃度に拡散して
、ｎ−エピタキシャル層５を形成した上で、選択酸化法
により、絶縁分離層３を形成し、また、“りん”の部分
拡散によって、コレクタウオール４を形成し、かつポロ
ンの部分拡散によって、ｐ形ベース領域７を形成する（
第１図（ａ））、つまり、前記従来例方法での第２図（
ａ）工程と全く同様である。
続いて、前記ｐ形ベース領域７．およびコレクタウオー
ル４での各表面の酸化膜を除去した上で、全面に砒素ド
ープの多結晶シリコン脅１２を、厚さ約５ｏｏｏＸ程度
に形成しく同図（ｂ））、かつ同多結晶シリコン層１２
のうちから、エミッタ拡散用の多結晶シリコン層１３．
およびコレクタ拡散用の多結晶シリコン層１４を残して
、それ以外の部分をエツチング除去する（同図（Ｃ））
と共に、その全面にＣＶＤ法で酸化シリコン層１５を、
厚さ約７０００λ程度に成長、堆積し、かつ１０００℃
程度で熱処理してエミッタｎ＋領域１６を形成する（同
図（ｄ））。
ル４での各表面の酸化膜を除去した上で、全面に砒素ド
ープの多結晶シリコン脅１２を、厚さ約５ｏｏｏＸ程度
に形成しく同図（ｂ））、かつ同多結晶シリコン層１２
のうちから、エミッタ拡散用の多結晶シリコン層１３．
およびコレクタ拡散用の多結晶シリコン層１４を残して
、それ以外の部分をエツチング除去する（同図（Ｃ））
と共に、その全面にＣＶＤ法で酸化シリコン層１５を、
厚さ約７０００λ程度に成長、堆積し、かつ１０００℃
程度で熱処理してエミッタｎ＋領域１６を形成する（同
図（ｄ））。
その後、前記酸化シリコン層１５のうちから、前記各多
結晶シリコン層１３．１４の周辺部に約５０００λ程度
の幅部分を残し、それ以外の部分を異方性エツチングに
より除去して、周辺部酸化シリコン層１７を形成しく同
図（ｅ））、ついで、全面に金属、こ〜では白金をスパ
ッタして、ベース表面、および残された各多結晶シリコ
ン層１３．１４表面を金属シリサイド層１８としく同図
（ｆ乃、さらに、その全面にＣＶＤ法で酸化シリコン層
１３を、厚さ約４５００λ程度に成長、堆積しく同図（
ｇ））、かつベース、エミッタ、およびコレクタの各コ
ンタクト孔を開孔させて、それぞれの各電極、つまりベ
ース電極８．エミッタ電極ｌＯ９およびコレクタ電極１
１をオーミック接合して取出す（同図（ｈ））ことによ
り、目的とするバイポーラトランジスタを得るのである
。
結晶シリコン層１３．１４の周辺部に約５０００λ程度
の幅部分を残し、それ以外の部分を異方性エツチングに
より除去して、周辺部酸化シリコン層１７を形成しく同
図（ｅ））、ついで、全面に金属、こ〜では白金をスパ
ッタして、ベース表面、および残された各多結晶シリコ
ン層１３．１４表面を金属シリサイド層１８としく同図
（ｆ乃、さらに、その全面にＣＶＤ法で酸化シリコン層
１３を、厚さ約４５００λ程度に成長、堆積しく同図（
ｇ））、かつベース、エミッタ、およびコレクタの各コ
ンタクト孔を開孔させて、それぞれの各電極、つまりベ
ース電極８．エミッタ電極ｌＯ９およびコレクタ電極１
１をオーミック接合して取出す（同図（ｈ））ことによ
り、目的とするバイポーラトランジスタを得るのである
。
従って、この実施例方法では、エミッタ拡散用の多結晶
シリコン層の周辺部に残された酸化シリコン層で定まる
自己整合効果によって、ベース領域のオーミックコンタ
クト部分と、エミッタ領域のオーミックコンタクト部分
との最短距離が決定され、これによって、これらの両者
間の距離をより一層小さくし得るのである。
シリコン層の周辺部に残された酸化シリコン層で定まる
自己整合効果によって、ベース領域のオーミックコンタ
クト部分と、エミッタ領域のオーミックコンタクト部分
との最短距離が決定され、これによって、これらの両者
間の距離をより一層小さくし得るのである。
なお、前記実施例方法においては、エミッタ拡散用の多
結晶シリコン層に対し、砒素をドープする場合について
述べたが、ノンドープの多結晶シリコン層を成長、堆積
したのちに、砒素、あるいは゛りん”をイオン注入して
拡散源としてもよいもので、また、前記実施例方法では
、金属シリサイド層が白金シリサイドである場合につい
て述べたが、その他、チタンシリサイドとかタングステ
ンシリサイドなどであってもよいことは勿論である。
結晶シリコン層に対し、砒素をドープする場合について
述べたが、ノンドープの多結晶シリコン層を成長、堆積
したのちに、砒素、あるいは゛りん”をイオン注入して
拡散源としてもよいもので、また、前記実施例方法では
、金属シリサイド層が白金シリサイドである場合につい
て述べたが、その他、チタンシリサイドとかタングステ
ンシリサイドなどであってもよいことは勿論である。
以上詳述したようにこの発明方法によれば、半導体基板
の少なくとも一方の主面のベース領域上に、このベース
領域とは反対導電形の多結晶シリコン層を堆積しておき
、この多結晶シリコン層のうちから、エミッタ拡散用の
多結晶シリコン層を残した状態で、それ以外の部分を除
去させ、かつその上に酸化シリコン層を堆積した上で、
残された多結晶シリコン層から、ベース領域に不純物を
拡散してエミッタ領域を形成し、また、酸化シリコン層
のうちから、残された多結晶シリコン層の周辺部に所定
幅部分を残して、それ以外の部分を異方性エツチングに
より除去し、このようにして露出されたベース領域表面
、および残された多結晶シリコン層表面を金属シリサイ
ド化して、ベース、およびエミッタの各電極を、オーミ
ック接合により取出すようにしたから、エミッタ拡散用
の多結晶シリコン層の周辺部に残された酸化シリコン層
で定まる自己整合効果によって、ベース領域のオーミッ
クコンタクト部分と、エミッタ領域のオーミックコンタ
クト部分との最短距離が決定されることになり、これら
の両者間の距離、ひいてはベース領域を小さくできて、
従来例方法でのようなベース、エミッタ各電極の微細加
工精度、およびマスク合せズレなどによる最少寸法の制
約が解消され、この種のトランジスタの最少寸法をより
一層小さくし得ると云う特長がある。
の少なくとも一方の主面のベース領域上に、このベース
領域とは反対導電形の多結晶シリコン層を堆積しておき
、この多結晶シリコン層のうちから、エミッタ拡散用の
多結晶シリコン層を残した状態で、それ以外の部分を除
去させ、かつその上に酸化シリコン層を堆積した上で、
残された多結晶シリコン層から、ベース領域に不純物を
拡散してエミッタ領域を形成し、また、酸化シリコン層
のうちから、残された多結晶シリコン層の周辺部に所定
幅部分を残して、それ以外の部分を異方性エツチングに
より除去し、このようにして露出されたベース領域表面
、および残された多結晶シリコン層表面を金属シリサイ
ド化して、ベース、およびエミッタの各電極を、オーミ
ック接合により取出すようにしたから、エミッタ拡散用
の多結晶シリコン層の周辺部に残された酸化シリコン層
で定まる自己整合効果によって、ベース領域のオーミッ
クコンタクト部分と、エミッタ領域のオーミックコンタ
クト部分との最短距離が決定されることになり、これら
の両者間の距離、ひいてはベース領域を小さくできて、
従来例方法でのようなベース、エミッタ各電極の微細加
工精度、およびマスク合せズレなどによる最少寸法の制
約が解消され、この種のトランジスタの最少寸法をより
一層小さくし得ると云う特長がある。
第１図（ａ）ないしくｈ）はこの発明に係る半導体装置
の一実施例による製造方法を工程順に示すそれぞれ断面
図であり、また第２図（ａ）ないしくＣ）は同上従来例
による製造方法を工程順に示すそれぞれ断面図である。 ｌ・・・・半導体基板、２・・・・フローティングコレ
クタ、３・・・・絶縁分離層、４・・・・コレクタウオ
ール、５・・・・ｎ−エピタキシャル層、６・・・・ダ
チャネル力−２ト層、７・・・・ｐ形ベース領域、９．
１０および１１・・・・オーミック接合されたベース、
エミッタ。 およびコレクタの各電極。 １２・・・・砒素ドープの多結晶シリコン層、１３・・
・・エミッタ拡散用の多結晶シリコン層、１４・・・・
コレクタ拡散用の多結晶シリコン層、１５・・・・ＣＶ
Ｄ酸化シリコン層、１６・・・・エミッタｎ＋領域、１
７・・・・周辺部酸化シリコン層、１８・・・・金属シ
リサイド層、１９・・・・ＣＶＤ酸化シリコン層。 代理人 大 岩 増 雄 第１図 １２：ｈ比票トーブり多結晶シリコン眉第１＠ （ｄ） １６： エミッタｎ ’ ＋ｌ ５１ １７； 笥ｊ１部已騒化シリコン４ １８；食ゑシリナイ）゛層 第１図 （ｈ） 第２図 ＣＧ）
の一実施例による製造方法を工程順に示すそれぞれ断面
図であり、また第２図（ａ）ないしくＣ）は同上従来例
による製造方法を工程順に示すそれぞれ断面図である。 ｌ・・・・半導体基板、２・・・・フローティングコレ
クタ、３・・・・絶縁分離層、４・・・・コレクタウオ
ール、５・・・・ｎ−エピタキシャル層、６・・・・ダ
チャネル力−２ト層、７・・・・ｐ形ベース領域、９．
１０および１１・・・・オーミック接合されたベース、
エミッタ。 およびコレクタの各電極。 １２・・・・砒素ドープの多結晶シリコン層、１３・・
・・エミッタ拡散用の多結晶シリコン層、１４・・・・
コレクタ拡散用の多結晶シリコン層、１５・・・・ＣＶ
Ｄ酸化シリコン層、１６・・・・エミッタｎ＋領域、１
７・・・・周辺部酸化シリコン層、１８・・・・金属シ
リサイド層、１９・・・・ＣＶＤ酸化シリコン層。 代理人 大 岩 増 雄 第１図 １２：ｈ比票トーブり多結晶シリコン眉第１＠ （ｄ） １６： エミッタｎ ’ ＋ｌ ５１ １７； 笥ｊ１部已騒化シリコン４ １８；食ゑシリナイ）゛層 第１図 （ｈ） 第２図 ＣＧ）
Claims (1)
- （１）半導体基板の少なくとも一方の主面のベース領域
上に、このベース領域とは反対導電形の多結晶シリコン
層を堆積した上で、この多結晶シリコン層のうちから、
エミッタ拡散用の多結晶シリコン層を残し、それ以外の
部分を除去する工程と、これらの上に酸化シリコン層を
堆積する工程と、前記残された多結晶シリコン層から、
前記ベース領域に不純物を拡散してエミッタ領域を形成
する工程と、前記酸化シリコン層のうちから、前記残さ
れた多結晶シリコン層の周辺部に所定幅部分を残し、そ
れ以外の部分を異方性エッチングにより除去して、前記
ベース領域表面、および残された多結晶シリコン層表面
を露出させる工程と、これらの各露出面を金属シリサイ
ド化して、ベース、およびエミッタの各電極を取出す工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61176135A JPS6331167A (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61176135A JPS6331167A (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6331167A true JPS6331167A (ja) | 1988-02-09 |
Family
ID=16008272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61176135A Pending JPS6331167A (ja) | 1986-07-24 | 1986-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6331167A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897477A (en) * | 1996-02-29 | 1999-04-27 | Fuji Xerox Co., Ltd. | Developer carrier and developing apparatus comprising the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58101456A (ja) * | 1981-12-11 | 1983-06-16 | Nec Corp | 半導体装置 |
| JPS5940573A (ja) * | 1982-08-30 | 1984-03-06 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| JPS6164163A (ja) * | 1984-07-09 | 1986-04-02 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | バイポーラトランジスタの製造方法 |
| JPS61147572A (ja) * | 1984-12-20 | 1986-07-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1986
- 1986-07-24 JP JP61176135A patent/JPS6331167A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58101456A (ja) * | 1981-12-11 | 1983-06-16 | Nec Corp | 半導体装置 |
| JPS5940573A (ja) * | 1982-08-30 | 1984-03-06 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| JPS6164163A (ja) * | 1984-07-09 | 1986-04-02 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | バイポーラトランジスタの製造方法 |
| JPS61147572A (ja) * | 1984-12-20 | 1986-07-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897477A (en) * | 1996-02-29 | 1999-04-27 | Fuji Xerox Co., Ltd. | Developer carrier and developing apparatus comprising the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPH07240461A (ja) | 半導体装置の製造方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH01137673A (ja) | 半導体装置の製造方法 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH03285334A (ja) | 半導体装置の製造方法 | |
| JPH0123952B2 (ja) | ||
| JPH02216834A (ja) | 半導体装置の製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 | |
| JPS6112031A (ja) | 半導体装置の製造方法 | |
| JPS5975664A (ja) | 絶縁ゲ−ト形電界効果トランジスタの製造方法 | |
| JPS5972770A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH03289137A (ja) | 薄膜トランジスタ | |
| JPH025411A (ja) | 半導体装置の製造方法 |