JPH06309282A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 データ転送バスを本来の使用目的であるデー
タ転送のみに専任させる。 【構成】 高速メモリ装置内にデータ転送バスの使用権
の有無を表すフラグを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、中央処理装置と高速メ
モリ装置を複数個持つマルチプロセッサシステムに関す
るものである。

【０００２】

【従来の技術】図３はデータ処理装置の概略構成図であ
る。１７は低速共有メモリ装置、１８は第１の中央処理
装置（以下、ＣＰＵと称す）、１９は第１のＣＰＵ１８
が最近使用したデータを一時保存する第１の高速メモリ
装置、２０は第２のＣＰＵ、２１は第２のＣＰＵ２０が
最近使用したデータを一時保存する第２の高速メモリ装
置、２２は第３のＣＰＵ、２３は第３のＣＰＵ２２が最
近使用したデータを一時保存する第３の高速メモリ装
置、２４は低速共有メモリ装置１７と第１〜３の高速メ
モリ装置１９，２１，２３を接続するデータ転送バスで
ある。

【０００３】図４は従来の高速メモリ装置の構成図であ
る。１はデータのディレクトリ情報そ格納するディレク
トリ部、２はデータ自身を格納するデータメモリ部であ
る。ディレクトリ部１の中には、３のタグ情報、４のバ
リッドビット、５の第１のダーティビット、及び、６の
第２のダーティビットが格納される。タグ情報３は、デ
ータメモリ部２のデータが低速共有メモリ装置１７のど
の位置に格納されたデータに対応するかを示すブロック
番号である。バリッドビット４はタグ情報３の有効性を
示し、１のとき有効、０のとき無効を示す。第１のダー
ティビット５、及び、第２のダーティビット６はタグ情
報３の最新性を示す。この３つのビットで各高速メモリ
装置１９，２１，２３に存在するデータの次の４つの状
態を表すことができる。

【０００４】バリッドビット４が０のとき、データメ
モリ部２のデータは無効である。 バッリッドビット４が１、第１のダーティビット５が
０のとき、データメモリ部２のデータは有効で、かつ低
速共有メモリ装置１７のデータと一致している。 バリッドビット４が１、第１のダーティビット５が
１、第２のダーティビット６が０のとき、データメモリ
部２のデータは有効で、低速共有メモリ装置１７のデー
タより新しく、かつ、他の高速メモリ装置のデータと一
致している。 バリッドビット４が１、第１のダーティビット５が
１、第２のダーティビット６が１のとき、データメモリ
部２のデータは有効で、低速共有メモリ装置１７のデー
タより新しく、かつ、他の高速メモリ装置のデータより
も新しい。

【０００５】次に、上記データ処理装置において第１の
ＣＰＵ１８が第１の高速メモリ装置１９に対してデータ
の書き込みを行い、続いて第２のＣＰＵ２０が第２の高
速メモリ装置２に対して同一アドレスラインからのデー
タの読みだしを行い、最後に第３のＣＰＵ２２が第３の
高速メモリ装置２３に対して更に同一アドレスラインか
らのデータの読みだしを行う動作について説明する。図
５は、最新データが低速共有メモリ装置１７に存在する
場合のフローチャートである。

【０００６】まず、第１のＣＰＵ１８が第１の高速メモ
リ装置１９に対してデータの書き込みを要求する。第１
の高速メモリ装置１９は、要求するデータのアドレス情
報が入力されると、該当するデータが格納されているか
検索を行う。検索の結果、要求するデータのアドレス情
報と一致したタグ情報３が存在する場合（第１の高速メ
モリ装置１９の該当バリッドビット４が１の場合）、デ
ータメモリ部２の該当するデータに書き込みを行い、ヒ
ットする。検索の結果、一致したタグ情報３が存在しな
い場合について、図５を参照しながら説明する。一致し
たタグ情報３が存在しない場合（第１の高速メモリ装置
１９の該当バリッドビット４が０の場合）書き込みミス
が生じる（ステップ１）。第１の高速メモリ装置１９の
データメモリ部２には該当する最新データは存在しない
ため、低速共有メモリ装置１７にデータを要求する。低
速共有メモリ装置１７に該当データが存在すると、デー
タはデータ転送バス２４を介して低速共有メモリ装置１
７より読み込まれる（ステップ２）。このとき、第１の
高速メモリ装置１９の該当バリッドビット４は１、第１
のダーティビット５は０となる。第１の高速メモリ装置
１９にデータが読み込まれると、再び第１のＣＰＵ１８
は第１の高速メモリ装置１９に対してデータの書き込み
を行い、ヒットする１０（ステップ３）。このとき、第
１の高速メモリ装置１９の該当バリッドビット４は１、
第１のダーティビット５は１、第２のダーティビット６
は１となる。

【０００７】続いて、第２のＣＰＵ２０が第２の高速メ
モリ装置２１に対して同一のアドレスラインのデータの
読みだしを要求する。第２の高速メモリ装置２１は、要
求するデータのアドレス情報が入力されると、該当する
データが格納されているか検索を行う。先ほど第１のＣ
ＰＵ１８から第１の高速メモリ装置１９に最新データが
書き込まれたので、検索の結果として、要求するデータ
のアドレス情報と一致したタグ情報３は存在しない（第
２の高速メモリ装置２１の該当バリッドビット４が０）
ので、読みだしミスが生じる（ステップ４）。第２の高
速メモリ装置２１のデータメモリ部２には該当する最新
データは存在しないため、低速共有メモリ装置１７にデ
ータを要求する。ところが、最新データは第１の高速メ
モリ装置１９に存在するので、第１の高速メモリ装置１
９からデータが読みだされ、データ転送バス２４を介し
て、第２の高速メモリ装置２１に取り込まれる（ステッ
プ５）。このとき、第２の高速メモリ装置２１、及び、
第１の高速メモリ装置１９の該当バリッドビット４は
１、第１のダーティビット５は１、第２のダーティビッ
ト６は０となる。第２の高速メモリ装置２１にデータが
読み込まれると、再び第２のＣＰＵ２０は第２の高速メ
モリ装置２１よりデータの読みだしを行い、ヒットする
１３（ステップ６）。

【０００８】最後に、第３のＣＰＵ２２が第３の高速メ
モリ装置２３に対して同一のアドレスラインからデータ
の読みだしを要求する。第３の高速メモリ装置２３は、
要求するデータのアドレス情報が入力されると、該当す
るデータが格納されているか検索を行う。先ほど第１の
ＣＰＵ１８から第１の高速メモリ装置１９に最新データ
が書き込まれ、第１の高速メモリ装置１９の最新データ
が第２のＣＰＵ２０に読み込まれたため、検索の結果と
して、要求するデータのアドレス情報と一致したタグ情
報３は存在しない（第３の高速メモリ装置２３の該当バ
リッドビット４が０）ので、読みだしミスが生じる（ス
テップ７）。第３の高速メモリ装置２３のデータメモリ
部２には該当する最新データは存在しないため、低速共
有メモリ装置１７にデータを要求する。ところが、最新
データは第１の高速メモリ装置１９、または、第２の高
速メモリ装置２１に存在する。従って、第１の高速メモ
リ装置１９と第２の高速メモリ装置２１間でとちらがデ
ータを出力するかの裁定を行う（ステップ８）。例え
は、第２の高速メモリ装置２１が裁定に勝ちデータ転送
バス２４の使用権を得ると、データ転送バス手段１７を
介して、第２の高速メモリ装置２１から第３の高速メモ
リ装置２３にデータが取り込まれる（ステップ９）。こ
のとき、第３の高速メモリ装置２３の該当バリッドビッ
ト４は１、第１のダーティビット５は１、第２のダーテ
ィビット６は０となる。第３の高速メモリ装置２３にデ
ータが読み込まれると、再び第３のＣＰＵ２２は第３の
高速メモリ装置２３よりデータの読みだしを行い、ヒッ
トする（ステップ１０）。

【０００９】

【発明が解決しようとする課題】従来の高速メモリ装置
をもつデータ処理装置では、複数の高速メモリ装置が同
一アドレスラインに対して同一データを所持し、かつ、
低速共有メモリ装置のデータよりも新しいデータである
場合に、当アドレスラインに対する他のＣＰＵからのデ
ータのアクセスが生じると、データ転送バスは同時に二
つ以上の高速メモリ装置によって使用できないため同一
データを所持している複数の高速メモリ装置の間で唯一
１つの高速メモリ装置を選択し、選ばれた高速メモリ装
置からデータが読みだされるといった方法で処理され
る。従って、選択を行っている間はデータ転送バスの本
来のデータ転送による使用が妨げられるわけであり、こ
のような使用が多くなるとデータ処理装置自体の処理効
率は低下する。また、一つのＣＰＵがデータ転送バスを
使用すると、他のＣＰＵはその間使用を待たされるため
データ転送バスの使用期間が長いと処理効率が低下す
る。

【００１０】本発明は、上記のような問題点を解消する
ためになされたもので、選択によるデータ転送バスの使
用を削除することで、データ転送バス手段をデータ転送
という本来の目的のみに使用することを目的とする。

【００１１】

【課題を解決するための手段】この発明に関わるデータ
処理装置は、高速メモリ装置にバス使用権の有無を表す
フラグを備えたものである。

【００１２】

【作用】上記のように構成されているので、同一アドレ
スラインに対して同一データをもつ複数の高速メモリ装
置からデータの読みだしを行う際に唯一の高速メモリ装
置を選択するためのバス裁定期間が削除される。

【００１３】

【実施例】

実施例１．図１は、本発明の一実施例の高速メモリ装置
の概略構成図である。また、本発明における高速メモリ
装置を備えたデータ処理装置については、図３に示され
ているものと同一又は相当するものである。１はデータ
のディレクトリ情報を格納するディレクトリ部、２はデ
ータ自身を格納するデータメモリ部である。ディレクト
リ部１の中には、３のタグ情報、４のバリッドビット、
５の第１のダーティビット、６の第２のダーティビッ
ト、及び、７のバス使用権有効ビットが格納される。タ
グ情報３は、データメモリ部２のデータが低速共有メモ
リ装置１７のどの位置に格納されたデータに対応するか
を示すブロック番号である。バリッドビット４はタグ情
報３の有効性を示し、１のとき有効、０のとき無効を示
す。第１のダーティビット５、及び、第２のダーティビ
ット６はタグ情報３の最新性を示す。バス使用権有効ビ
ット７はデータ転送バス２４を介するアクセス要求が生
じた場合に即座にデータ転送バス２４を使用できるかど
うかを決定するフラグである。この４つのビットで高速
メモリ装置に存在するデータの次の４つの状態を表すこ
とができる。 バリッドビット４が０のとき、データメモリ２のデー
タは無効である。 バリッドビット４が１、第１のダーティビット５が０
のとき、データメモリ部２のデータは有効で、かつ低速
共有メモリ装置１７のデータメモリと一致している。 バリッドビット４が１、第１のダーティビット５が
１、第２のダーティビット６が０のとき、データメモリ
部２のデータメモリは有効で、低速共有メモリ装置１７
のデータより新しく、かつ、他の高速メモリ装置のデー
タと一致している。更に、バス使用権有効ビット７が１
のとき、当高速メモリ装置がデータ転送バス２４の使用
権を所持している。 バリッドビット４が１、第１のダーティビット５が
１、第２のダーティビット６が１のとき、データメモリ
部２のデータは有効で、低速共有メモリ装置１７のデー
タより新しく、かつ、他の高速メモリ装置のデータより
も新しい。

【００１４】次に、データ処理装置において第１のＣＰ
Ｕ１８が第１の高速メモリ装置１９に対してデータの書
き込みを行い、続いて第２のＣＰＵ２０が第２の高速メ
モリ装置２１に対して同一アドレスラインからのデータ
の読みだしを行い、最後に第３のＣＰＵ２２が第３の高
速メモリ装置２３に対して更に同一アドレスラインから
のデータの読みだしを行う動作について説明する。図２
は、最新データが低速共有メモリ装置１７に存在する場
合のフローチャートである。

【００１５】マズ、第１のＣＰＵ１８が第１の高速メモ
リ装置１９に対してデータの書き込みを要求する。第１
の高速メモリ装置１９は、要求するデータのアドレス情
報が入力されると、該当するデータが格納されているか
検索を行う。検索の結果、要求するデータのアドレス情
報と一致したタグ情報３が存在する場合（第１の高速メ
モリ装置１９の該当バリッドビット４が１の場合）、デ
ータメモリ部２の該当するデータに書き込みを行い、ヒ
ットする。

【００１６】検索の結果、一致したタグ情報３が存在し
ない場合について、図２を参照しながら説明する。一致
したタグ情報３が存在しない場合（第１の高速メモリ装
置１９の該当バリッドビット４が０の場合）、書き込み
ミスが生じる（ステップ１）。第１の高速メモリ装置１
９のデータメモリ部２には該当する最新データは存在し
ないため、低速共有メモリ装置１７にデータを要求す
る。低速共有メモリ装置１７に該当データが存在する
と、データはデータ転送バス２４を介して低速共有メモ
リ装置１７より読み込まれる（ステップ２）。このと
き、第１の高速メモリ装置１９の該当バリッドビット４
は１、第１のダーティビット５は０、バス使用権有効ビ
ット２４は１となる。第１の高速メモリ装置１９にデー
タが読み込まれると、再び第１のＣＰＵ１８は第１の高
速メモリ装置１９に対してデータの書き込みを行い、ヒ
ットする（ステップ３）。このとき、第１の高速メモリ
装置１９の該当バリッドビット４は１、第１のダーティ
ビット５は１、第２のダーティビット６は１となる。

【００１７】続いて、第２のＣＰＵ２０が第２の高速メ
モリ装置２１に対して同一のアドレスラインのデータの
読みだしを要求する。第２の高速メモリ装置２１は、要
求するデータのアドレス情報が入力されると、該当する
データが格納されているか検索を行う。先ほど第１のＣ
ＰＵ１８から第１の高速メモリ装置１９に最新データが
書き込まれたので、検索の結果として、要求するデータ
のアドレス情報と一致したタグ情報３は存在しない（第
２高速メモリ装置２１の該当バリッドビット４が０）の
で、読みだしミスが生じる（ステップ４）。第２の高速
メモリ装置２１のデータメモリ部２には該当する最新デ
ータは存在しないため、低速共有メモリ装置１７にデー
タを要求する。ところが、最新データは第２の高速メモ
リ装置１９のみに存在するので、第１の高速メモリ装置
１９からデータが読みだされ、データ転送バス２４をを
介して、第２の高速メモリ装置２１に取り込まれる（ス
テップ５）。このとき、第２の高速メモリ装置２１、及
び、第１の高速メモリ装置１９の該当バリッドビット４
は１、第１のダーティビット５は１、第２のダーティビ
ット６は０となる。また、第２の高速メモリ装置２１の
バス使用権有効ビット２４を１、第１の高速メモリ装置
１９のバス使用権有効ビット７を０とする。第２の高速
メモリ装置２１にデータが読み込まれると、再び第２の
ＣＰＵ２０は第２の高速メモリ装置２１よりデータの読
みだしを行い、ヒットする（ステップ６）。

【００１８】最後に、第３のＣＰＵ２２が第３の高速メ
モリ装置２３に対して同一のアドレスラインからデータ
の読みだしを要求する。第３の高速メモリ装置２３は、
要求するデータのアドレスライン情報が入力されると、
該当するデータが格納されているか検索を行う。先ほど
第１のＣＰＵ１８から第１の高速メモリ装置１９に最新
データが書き込まれ、第１の高速メモリ装置１９の最新
データが第２のＣＰＵ２０に読み込まれたため、検索の
結果として、要求するデータのアドレスライン情報と一
致したタグ情報３は存在しない（第３の高速メモリ装置
２３の該当バリッドビット４が０）ので、読みだしミス
が生じる（ステップ７）。第３の高速メモリ装置２３の
データメモリ部２には該当する最新データは存在しない
ため、低速共有メモリ装置１７にデータを要求する。と
ころが、最新データは第１の高速メモリ装置１９、また
は、第２の高速メモリ装置２１に存在する。最新の同一
データをもつ高速メモリ装置が複数存在する場合におい
て、各高速メモリ装置はバス使用権有効ビット２４を参
照して１であれば即座にデータ転送バス２４の使用が許
可される。この場合では、第２の高速メモリ装置２１に
バス使用権が許可されているので、データ転送バス２４
を介して、第２の高速メモリ装置２１から第３の高速メ
モリ装置２３にデータが取り込まれる（ステップ８）。
このとき、第３の高速メモリ装置２３の該当バリッドビ
ット４は１、第１のダーティビット５は１、第２のダー
ティビット６は０となる。また、第３の高速メモリ装置
２３のバス使用権有効ビット７を１、第２の高速メモリ
装置２１のバス使用権有効ビット７を０とする。第３の
高速メモリ装置２３にデータが読み込まれると、再び第
３のＣＰＵ２２は第３の高速メモリ装置２３よりデータ
の読みだしを行い、ヒットする（ステップ９）。

【００１９】なお、上記実施例では３つのＣＰＵ、高速
メモリ装置を持つデータ処理装置について説明したが、
任意数のＣＰＵ、高速メモリ装置を持つデータ処理装置
でもよい。

【００２０】

【発明の効果】以上のようにこの発明によれば、高速メ
モリ装置にデータ転送バスの使用権を表すフラグを備え
たため、同一アドレスラインに対して同一データをもつ
複数の高速メモリ装置からデータの読みだしを行う際に
唯一の高速メモリ装置を選択するためのバス裁定期間を
削除し、データ転送バスを本来の使用目的であるデータ
転送のみに専任させることができ、データ処理装置自体
の処理効率の低下を抑止する効果がある。

【図面の簡単な説明】

【図１】本発明の高速メモリ装置の構成図である。

【図２】本発明の一実施例のデータ処理装置の動作を示
すフローチャートである。

【図３】データ処理装置のシステム構成図である。

【図４】従来の高速メモリ装置の構成図である。

【図５】従来のデータ処理装置の動作を示すフローチャ
ートである。

【符号の説明】

１ ディレクトリ部 ２ データメモリ部 ３ タグ情報 ４ バリッドビット ５ 第１のダーティビット ６ 第２のダーティビット ７ バス使用権有効ビット １７ 低速共有メモリ装置 １８ 第１のＣＰＵ １９ 第１の高速メモリ装置 ２０ 第２のＣＰＵ ２１ 第２の高速メモリ装置 ２２ 第３のＣＰＵ ２３ 第３の高速メモリ装置 ２４ データ転送バス

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年３月１１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】まず、第１のＣＰＵ１８が第１の高速メモ
リ装置１９に対してデータの書き込みを要求する。第１
の高速メモリ装置１９は、要求するデータのアドレス情
報が入力されると、該当するデータが格納されているか
検索を行う。検索の結果、要求するデータのアドレス情
報と一致したタグ情報３が存在する場合（第１の高速メ
モリ装置１９の該当バリッドビット４が１の場合）、デ
ータメモリ部２の該当するデータに書き込みを行い、ヒ
ットする。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】続いて、第２のＣＰＵ２０が第２の高速メ
モリ装置２１に対して同一のアドレスラインのデータの
読みだしを要求する。第２の高速メモリ装置２１は、要
求するデータのアドレス情報が入力されると、該当する
データが格納されているか検索を行う。先ほど第１のＣ
ＰＵ１８から第１の高速メモリ装置１９に最新データが
書き込まれたので、検索の結果として、要求するデータ
のアドレス情報と一致したタグ情報３は存在しない（第
２高速メモリ装置２１の該当バリッドビット４が０）の
で、読みだしミスが生じる（ステップ４）。第２の高速
メモリ装置２１のデータメモリ部２には該当する最新デ
ータは存在しないため、低速共有メモリ装置１７にデー
タを要求する。ところが、最新データは第１の高速メモ
リ装置１９のみに存在するので、第１の高速メモリ装置
１９からデータが読みだされ、データ転送バス２４を介
して、第２の高速メモリ装置２１に取り込まれる（ステ
ップ５）。このとき、第２の高速メモリ装置２１、及
び、第１の高速メモリ装置１９の該当バリッドビット４
は１、第１のダーティビット５は１、第２のダーティビ
ット６は０となる。また、第２の高速メモリ装置２１の
バス使用権有効ビット７を１、第１の高速メモリ装置１
９のバス使用権有効ビット７を０とする。第２の高速メ
モリ装置２１にデータが読み込まれると、再び第２のＣ
ＰＵ２０は第２の高速メモリ装置２１よりデータの読み
だしを行い、ヒットする（ステップ６）。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】最後に、第３のＣＰＵ２２が第３の高速メ
モリ装置２３に対して同一のアドレスラインからデータ
の読みだしを要求する。第３の高速メモリ装置２３は、
要求するデータのアドレスライン情報が入力されると、
該当するデータが格納されているか検索を行う。先ほど
第１のＣＰＵ１８から第１の高速メモリ装置１９に最新
データが書き込まれ、第１の高速メモリ装置１９の最新
データが第２のＣＰＵ２０に読み込まれたため、検索の
結果として、要求するデータのアドレスライン情報と一
致したタグ情報３は存在しない（第３の高速メモリ装置
２３の該当バリッドビット４が０）ので、読みだしミス
が生じる（ステップ７）。第３の高速メモリ装置２３の
データメモリ部２には該当する最新データは存在しない
ため、低速共有メモリ装置１７にデータを要求する。と
ころが、最新データは第１の高速メモリ装置１９、また
は、第２の高速メモリ装置２１に存在する。最新の同一
データをもつ高速メモリ装置が複数存在する場合におい
て、各高速メモリ装置はバス使用権有効ビット７を参照
して１であれば即座にデータ転送バス２４の使用が許可
される。この場合では、第２の高速メモリ装置２１にバ
ス使用権が許可されているので、データ転送バス２４を
介して、第２の高速メモリ装置21から第３の高速メモリ
装置２３にデータが取り込まれる（ステップ８）。この
とき、第３の高速メモリ装置２３の該当バリッドビット
４は１、第１のダーティビット５は１、第２のダーティ
ビット６は０となる。また、第３の高速メモリ装置２３
のバス使用権有効ビット７を１、第２の高速メモリ装置
２１のバス使用権有効ビット７を０とする。第３の高速
メモリ装置２３にデータが読み込まれると、再び第３の
ＣＰＵ２２は第３の高速メモリ装置２３よりデータの読
みだしを行い、ヒットする（ステップ９）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の中央処理装置と、前記中央処理装
   置で共通に使用される低速共有メモリ装置と、前記低速
   共有メモリ装置と前記各中央処理装置との間に配置され
   た複数の高速メモリ装置と、前記高速メモリ装置と前記
   低速共有メモリ装置を接続する共通のデータ転送バスを
   備えたデータ処理装置において、複数の前記高速メモリ
   装置間でデータ一致性を効率よく保つために、前記高速
   メモリ装置内に前記データ転送バスの使用権の有無を表
   すフラグを設けたことを特徴とするデータ処理装置。