JPH06310520A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH06310520A JPH06310520A JP5101124A JP10112493A JPH06310520A JP H06310520 A JPH06310520 A JP H06310520A JP 5101124 A JP5101124 A JP 5101124A JP 10112493 A JP10112493 A JP 10112493A JP H06310520 A JPH06310520 A JP H06310520A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- forming
- base
- collector electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【構成】 単結晶エピタキシャル層３上にＢＳＧ膜７及
びＳｉＮ膜８を堆積させ、エミッタ領域１１及びコレク
タ電極形成領域１２となる領域にトレンチ部を形成す
る。次に、活性ベース領域９形成のため、Ｐ型不純物の
イオン注入を行う。次に、全面にポリシリコン膜１３を
形成し、Ｎ型不純物のイオン注入を行い、エッチバック
することにより、上記トレンチ部にのみポリシリコン膜
１３を残す。その後、ウエットエッチングにより、ＢＳ
Ｇ膜７とポリシリコン膜１３との間にスペースを設け、
その後、アニールすることにより、活性ベース領域９，
ベース補償領域１０，エミッタ領域１１及びコレクタ電
極形成領域１２を形成する。 【効果】 １回のフォトリソ・エッチング工程でセルフ
アライン的に、バイポーラトランジスタが形成される。
びＳｉＮ膜８を堆積させ、エミッタ領域１１及びコレク
タ電極形成領域１２となる領域にトレンチ部を形成す
る。次に、活性ベース領域９形成のため、Ｐ型不純物の
イオン注入を行う。次に、全面にポリシリコン膜１３を
形成し、Ｎ型不純物のイオン注入を行い、エッチバック
することにより、上記トレンチ部にのみポリシリコン膜
１３を残す。その後、ウエットエッチングにより、ＢＳ
Ｇ膜７とポリシリコン膜１３との間にスペースを設け、
その後、アニールすることにより、活性ベース領域９，
ベース補償領域１０，エミッタ領域１１及びコレクタ電
極形成領域１２を形成する。 【効果】 １回のフォトリソ・エッチング工程でセルフ
アライン的に、バイポーラトランジスタが形成される。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タの製造方法に関するものである。
タの製造方法に関するものである。
【０００２】
【従来の技術】図２は従来のバイポーラトランジスタの
製造方法を示す図である。図２を用いて、従来のバイポ
ーラトランジスタの製造方法を説明する。
製造方法を示す図である。図２を用いて、従来のバイポ
ーラトランジスタの製造方法を説明する。
【０００３】先ず、周知技術を用いて、素子形成領域を
形成する。図２（ａ）において、１は半導体基板、２は
Ｎ+埋め込みコレクタ層、３は単結晶エピタキシャル
層、４は素子分離領域、５はコレクタ補償拡散層、６は
ロコス酸化膜を示す。続いて、レジストを全面に塗布
し、フォトリソ・エッチング工程により、活性ベース領
域９となる領域の単結晶エピタキシャル層３表面を露出
させ、活性ベース領域９の不純物濃度が約１０18／ｃｍ
3 程度となるようにＰ型不純物のイオン注入を行う（図
２（ａ））。
形成する。図２（ａ）において、１は半導体基板、２は
Ｎ+埋め込みコレクタ層、３は単結晶エピタキシャル
層、４は素子分離領域、５はコレクタ補償拡散層、６は
ロコス酸化膜を示す。続いて、レジストを全面に塗布
し、フォトリソ・エッチング工程により、活性ベース領
域９となる領域の単結晶エピタキシャル層３表面を露出
させ、活性ベース領域９の不純物濃度が約１０18／ｃｍ
3 程度となるようにＰ型不純物のイオン注入を行う（図
２（ａ））。
【０００４】次に、レジスト１６を全面に塗布し、フォ
トリソ・エッチング工程により、エミッタ領域１１とな
る領域の単結晶エピタキシャル層３は表面を露出させ、
エミッタ領域１１の不純物濃度が約１０20／ｃｍ3 程度
となるようにＮ型不純物のイオン注入を行う（図２
（ｂ））。
トリソ・エッチング工程により、エミッタ領域１１とな
る領域の単結晶エピタキシャル層３は表面を露出させ、
エミッタ領域１１の不純物濃度が約１０20／ｃｍ3 程度
となるようにＮ型不純物のイオン注入を行う（図２
（ｂ））。
【０００５】次に、レジスト１６を全面に塗布し、フォ
トリソ・エッチング工程により、ベース補償領域１０と
なる領域の単結晶エピタキシャル層３は表面を露出さ
せ、ベース補償領域１０の不純物濃度が約１０19／ｃｍ
3 程度となるようにＰ型不純物のイオン注入を行い（図
２（ｃ））、絶縁膜１４を全面に堆積し、コンタクトホ
ール形成後、電極１５を形成し、バイポーラ（ＮＰＮ）
トランジスタが形成される（図２（ｄ））。
トリソ・エッチング工程により、ベース補償領域１０と
なる領域の単結晶エピタキシャル層３は表面を露出さ
せ、ベース補償領域１０の不純物濃度が約１０19／ｃｍ
3 程度となるようにＰ型不純物のイオン注入を行い（図
２（ｃ））、絶縁膜１４を全面に堆積し、コンタクトホ
ール形成後、電極１５を形成し、バイポーラ（ＮＰＮ）
トランジスタが形成される（図２（ｄ））。
【０００６】
【発明が解決しようとする課題】上述の様に、従来のバ
イポーラトランジスタ製造工程を用いると、活性ベース
領域９，エミッタ領域１１及びベース補償領域１０の形
成のために、各１回ずつ、計３回のフォトリソ・エッチ
ング工程を必要としていた。
イポーラトランジスタ製造工程を用いると、活性ベース
領域９，エミッタ領域１１及びベース補償領域１０の形
成のために、各１回ずつ、計３回のフォトリソ・エッチ
ング工程を必要としていた。
【０００７】本発明は、ベース補償領域１０形成までの
フォトリソ・エッチング工程の回数を低減させるバイポ
ーラトランジスタの製造方法を提供することを目的とす
る。
フォトリソ・エッチング工程の回数を低減させるバイポ
ーラトランジスタの製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタの製造方法は、素子形成領域に活性ベース領
域、ベース補償領域、エミッタ領域及びコレクタ電極形
成領域を形成する工程を有するバイポーラトランジスタ
の製造方法において、上記素子形成領域上に、上記ベー
ス補償領域と同じ導電型で所定の濃度の不純物を有する
シリコン膜、及びシリコン窒化膜を順に堆積する工程
と、上記エミッタ領域となる領域及び上記コレクタ電極
形成領域となる領域上の上記シリコン膜及び上記シリコ
ン窒化膜を除去し、且つ、上記素子形成領域に所定の深
さのトレンチ部が形成されるように開口部を形成し、そ
の後、上記活性ベース領域形成のためのイオン注入を行
う工程と、全面にエミッタ領域と同じ導電型不純物を有
するポリシリコンを形成する工程と、上記開口部側面に
上記シリコン膜が露出するまで上記ポリシリコン膜をエ
ッチバックする工程と、等方性エッチングにより、上記
シリコン窒化膜と上記ポリシリコン膜とをマスクとして
上記シリコン膜を上記ベース補償領域形成のための不純
物拡散源となるように除去する工程と、上記シリコン窒
化膜を除去し、全面に絶縁膜を形成し、アニールするこ
とによって上記活性ベース領域、上記ベース補償領域、
上記エミッタ領域及び上記コレクタ電極形成領域をセル
フアラインで形成することを特徴とするものである。
ンジスタの製造方法は、素子形成領域に活性ベース領
域、ベース補償領域、エミッタ領域及びコレクタ電極形
成領域を形成する工程を有するバイポーラトランジスタ
の製造方法において、上記素子形成領域上に、上記ベー
ス補償領域と同じ導電型で所定の濃度の不純物を有する
シリコン膜、及びシリコン窒化膜を順に堆積する工程
と、上記エミッタ領域となる領域及び上記コレクタ電極
形成領域となる領域上の上記シリコン膜及び上記シリコ
ン窒化膜を除去し、且つ、上記素子形成領域に所定の深
さのトレンチ部が形成されるように開口部を形成し、そ
の後、上記活性ベース領域形成のためのイオン注入を行
う工程と、全面にエミッタ領域と同じ導電型不純物を有
するポリシリコンを形成する工程と、上記開口部側面に
上記シリコン膜が露出するまで上記ポリシリコン膜をエ
ッチバックする工程と、等方性エッチングにより、上記
シリコン窒化膜と上記ポリシリコン膜とをマスクとして
上記シリコン膜を上記ベース補償領域形成のための不純
物拡散源となるように除去する工程と、上記シリコン窒
化膜を除去し、全面に絶縁膜を形成し、アニールするこ
とによって上記活性ベース領域、上記ベース補償領域、
上記エミッタ領域及び上記コレクタ電極形成領域をセル
フアラインで形成することを特徴とするものである。
【０００９】
【作用】上記本発明を用いることにより、１回のフォト
リソ・エッチング工程によって、活性ベース領域、エミ
ッタ及びベース補償領域がセルフアラインで形成される
リソ・エッチング工程によって、活性ベース領域、エミ
ッタ及びベース補償領域がセルフアラインで形成される
【００１０】。
【実施例】以下、一実施例に基づいて本発明について詳
細に説明する。
細に説明する。
【００１１】図１は、本発明の一実施例のバイポーラト
ランジスタの製造工程を示す図である。図１において、
１は半導体基板、２はＮ+ 埋め込みコレクタ層、３は単
結晶エピタキシャル層、４は素子分離領域、５はコレク
タ補償拡散層、６はロコス酸化膜、７は高濃度で、将来
のベース補償領域１０の不純物拡散源となるＢＳＧ膜、
８はＳｉＮ、９は活性ベース領域、１０はベース補償領
域、１１はエミッタ領域、１２はコレクタ電極形成領
域、１３はポリシリコン膜、１４は絶縁膜、１５は電
極、１６はレジストを示す。
ランジスタの製造工程を示す図である。図１において、
１は半導体基板、２はＮ+ 埋め込みコレクタ層、３は単
結晶エピタキシャル層、４は素子分離領域、５はコレク
タ補償拡散層、６はロコス酸化膜、７は高濃度で、将来
のベース補償領域１０の不純物拡散源となるＢＳＧ膜、
８はＳｉＮ、９は活性ベース領域、１０はベース補償領
域、１１はエミッタ領域、１２はコレクタ電極形成領
域、１３はポリシリコン膜、１４は絶縁膜、１５は電
極、１６はレジストを示す。
【００１２】次に、図１を用いて、本発明の一実施例の
バイポーラトランジスタの製造工程を説明する。
バイポーラトランジスタの製造工程を説明する。
【００１３】まず、周知技術により、半導体基板１上
に、Ｎ+ 埋め込みコレクタ層２、単結晶エピタキシャル
層３を順に形成した後、素子分離領域４，コレクタ補償
拡散層５，ロコス酸化膜６を形成し、従来の技術で示し
たものと同様の素子形成領域を形成する。続いて、ＣＶ
Ｄ法を用いて、後の工程でベース補償領域１０の形成の
際の不純物拡散源となるＢＳＧ膜７を膜厚約０．８μｍ
程度、ＳｉＮ膜８を膜厚約０．２μｍ程度順次堆積させ
る。
に、Ｎ+ 埋め込みコレクタ層２、単結晶エピタキシャル
層３を順に形成した後、素子分離領域４，コレクタ補償
拡散層５，ロコス酸化膜６を形成し、従来の技術で示し
たものと同様の素子形成領域を形成する。続いて、ＣＶ
Ｄ法を用いて、後の工程でベース補償領域１０の形成の
際の不純物拡散源となるＢＳＧ膜７を膜厚約０．８μｍ
程度、ＳｉＮ膜８を膜厚約０．２μｍ程度順次堆積させ
る。
【００１４】尚、ＢＳＧ膜の不純物濃度は、約１０19／
ｃｍ3程度であるが、これは、ベース補償領域の不純物
濃度に対応して決定される。また、ＢＳＧ膜７の代わり
にドープドポリシリコン膜を用いることも可能である。
ｃｍ3程度であるが、これは、ベース補償領域の不純物
濃度に対応して決定される。また、ＢＳＧ膜７の代わり
にドープドポリシリコン膜を用いることも可能である。
【００１５】その後、レジスト１６を堆積しフォトリソ
・エッチング工程により、エミッタ領域１１及びコレク
タ電極形成領域１２となる領域を開口する（図１
（ａ））。次に、ＳｉＮ膜８及びＢＳＧ膜７を異方性ガ
スで順次エッチングし、続いて、単結晶エピタキシャル
層３を約０．２μｍ程度トレンチエッチングする。この
トレンチエッチングでは、後の工程でポリシリコン膜１
３をエッチバックする際、エミッタ領域１１になる領域
及びコレクタ電極形成領域１２になる領域にポリシリコ
ン膜１３が残るようにするためである。
・エッチング工程により、エミッタ領域１１及びコレク
タ電極形成領域１２となる領域を開口する（図１
（ａ））。次に、ＳｉＮ膜８及びＢＳＧ膜７を異方性ガ
スで順次エッチングし、続いて、単結晶エピタキシャル
層３を約０．２μｍ程度トレンチエッチングする。この
トレンチエッチングでは、後の工程でポリシリコン膜１
３をエッチバックする際、エミッタ領域１１になる領域
及びコレクタ電極形成領域１２になる領域にポリシリコ
ン膜１３が残るようにするためである。
【００１６】続いて活性ベース領域９形成のため、ドー
ズ量を約１０13／ｃｍ2程度としてＰ型不純物をイオン
注入する（図１（ｂ））。この際、コレクタ電極形成領
域１２となる領域にもＰ型不純物が注入されるが、コレ
クタ電極形成領域１２下方では、ドーズ量が約１０20／
ｃｍ3 程度のＮ型補償拡散が行われ、イオン注入された
Ｐ型拡散領域が約１０18／ｃｍ3 程度の濃度であること
から、全く問題はない。
ズ量を約１０13／ｃｍ2程度としてＰ型不純物をイオン
注入する（図１（ｂ））。この際、コレクタ電極形成領
域１２となる領域にもＰ型不純物が注入されるが、コレ
クタ電極形成領域１２下方では、ドーズ量が約１０20／
ｃｍ3 程度のＮ型補償拡散が行われ、イオン注入された
Ｐ型拡散領域が約１０18／ｃｍ3 程度の濃度であること
から、全く問題はない。
【００１７】次に、レジスト１６を除去した後、ＣＶＤ
法を用いて、ポリシリコン膜１３を膜厚約０．８μｍ全
面に形成し、Ｎ型不純物をドーズ量を約１０15／ｃｍ2
程度でイオン注入する（図１（ｃ））。尚、イオン注入
の代わりに気相拡散してもよい。
法を用いて、ポリシリコン膜１３を膜厚約０．８μｍ全
面に形成し、Ｎ型不純物をドーズ量を約１０15／ｃｍ2
程度でイオン注入する（図１（ｃ））。尚、イオン注入
の代わりに気相拡散してもよい。
【００１８】次に、異方性エッチングを用いたエッチバ
ックにより、Ｎ型不純物を含んだポリシリコン膜１３が
エミッタ領域１１となる領域及びコレクタ領域１２とな
る領域上にのみ残存し、しかもエミッタ領域１１上方の
ＳｉＮ膜８とポリシリコン膜１３との間に、ＢＳＧ膜７
が露出するまでポリシリコン膜１３を除去する。本実施
例ではエミッタ領域１１上のポリシリコン膜１３の高さ
が約０．４μｍ 程度（ＢＳＧ膜の膜厚０．８μｍ の半
分程度）とする（図１（ｄ）。
ックにより、Ｎ型不純物を含んだポリシリコン膜１３が
エミッタ領域１１となる領域及びコレクタ領域１２とな
る領域上にのみ残存し、しかもエミッタ領域１１上方の
ＳｉＮ膜８とポリシリコン膜１３との間に、ＢＳＧ膜７
が露出するまでポリシリコン膜１３を除去する。本実施
例ではエミッタ領域１１上のポリシリコン膜１３の高さ
が約０．４μｍ 程度（ＢＳＧ膜の膜厚０．８μｍ の半
分程度）とする（図１（ｄ）。
【００１９】次に、１０：１のバッファードフッ酸で５
分間ウェットエッチングを行い、エミッタ領域１１とな
る領域に形成されたポリシリコン膜１３とＳｉＮ膜８と
の間からＢＳＧ膜７を除去し、ＢＳＧ膜７の端部とエミ
ッタ領域１１となる領域に形成されたポリシリコン膜１
３との間に約０．３μｍ のスペースを形成し、ＢＳＧ
膜７がエミッタ領域１１となる領域には堆積しておら
ず、ベース補償領域１０となる領域上に堆積しているよ
うにする（図１（ｅ））。
分間ウェットエッチングを行い、エミッタ領域１１とな
る領域に形成されたポリシリコン膜１３とＳｉＮ膜８と
の間からＢＳＧ膜７を除去し、ＢＳＧ膜７の端部とエミ
ッタ領域１１となる領域に形成されたポリシリコン膜１
３との間に約０．３μｍ のスペースを形成し、ＢＳＧ
膜７がエミッタ領域１１となる領域には堆積しておら
ず、ベース補償領域１０となる領域上に堆積しているよ
うにする（図１（ｅ））。
【００２０】次に、ＳｉＮ膜８を除去し、絶縁膜１４と
して例えばＳｉＯ2膜をＣＶＤ法で形成し、続いて例え
ば、約１０００℃で約４０分のアニールを行うことで活
性ベース領域９，ベース補償領域１０，エミッタ領域１
１及びコレクタ電極形成領域１２をセルフアライン的に
形成できる（図１（ｆ））。
して例えばＳｉＯ2膜をＣＶＤ法で形成し、続いて例え
ば、約１０００℃で約４０分のアニールを行うことで活
性ベース領域９，ベース補償領域１０，エミッタ領域１
１及びコレクタ電極形成領域１２をセルフアライン的に
形成できる（図１（ｆ））。
【００２１】次に、周知の技術により、コンタクトの窓
開けし、電極１５を形成し、バイポーラ型トランジスタ
が形成される（図１（ｇ））。
開けし、電極１５を形成し、バイポーラ型トランジスタ
が形成される（図１（ｇ））。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明の
バイポーラトランジスタの製造方法を用いることによ
り、例えば、バイポーラＮＰＮトランジスタの場合、従
来、活性ベース領域，ベース補償領域，エミッタ領域及
びコレクタ電極形成領域形成のために３回フォトリソ・
エッチング工程必要だったのに比べ、１回のフォトリソ
・エッチング工程のみでセルフアラインで形成でき、製
造工程を簡略することができる。
バイポーラトランジスタの製造方法を用いることによ
り、例えば、バイポーラＮＰＮトランジスタの場合、従
来、活性ベース領域，ベース補償領域，エミッタ領域及
びコレクタ電極形成領域形成のために３回フォトリソ・
エッチング工程必要だったのに比べ、１回のフォトリソ
・エッチング工程のみでセルフアラインで形成でき、製
造工程を簡略することができる。
【図１】本発明の一実施例のバイポーラトランジスタの
製造工程を示す図である。
製造工程を示す図である。
【図２】従来のバイポーラトランジスタの製造工程を示
す図である。
す図である。
１ 半導体基板 ２ Ｎ+ 埋め込みコレクタ層 ３ 単結晶エピタキシャル層 ５ コレクタ補償拡散層 ６ ロコス酸化膜 ７ ＢＳＧ膜 ８ ＳｉＮ膜 ９ 活性ベース領域 １０ ベース補償領域 １１ エミッタ領域 １２ コレクタ電極形成領域 １３ ポリシリコン膜 １４ 絶縁膜 １５ 電極 １６ レジスト
Claims (1)
- 【請求項１】 素子形成領域に活性ベース領域、ベース
補償領域、エミッタ領域及びコレクタ電極形成領域を形
成する工程を有するバイポーラトランジスタの製造方法
において、 上記素子形成領域上に、上記ベース補償領域と同じ導電
型で所定の濃度の不純物を有するシリコン膜、及びシリ
コン窒化膜を順に堆積する工程と、 上記エミッタ領域となる領域及び上記コレクタ電極形成
領域となる領域上の上記シリコン膜及び上記シリコン窒
化膜を除去し、且つ、上記素子形成領域に所定の深さの
トレンチ部が形成されるように開口部を形成し、その
後、上記活性ベース領域形成のためのイオン注入を行う
工程と、 全面にエミッタ領域と同じ導電型不純物を有するポリシ
リコンを形成する工程と、 上記開口部側面に上記シリコン膜が露出するまで上記ポ
リシリコン膜をエッチバックする工程と、 等方性エッチングにより、上記シリコン窒化膜と上記ポ
リシリコン膜とをマスクとして上記シリコン膜を上記ベ
ース補償領域形成のための不純物拡散源となるように除
去する工程と、 上記シリコン窒化膜を除去し、全面に絶縁膜を形成し、
アニールすることによって上記活性ベース領域、上記ベ
ース補償領域、上記エミッタ領域及び上記コレクタ電極
形成領域をセルフアラインで形成することを特徴とす
る、バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5101124A JPH06310520A (ja) | 1993-04-27 | 1993-04-27 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5101124A JPH06310520A (ja) | 1993-04-27 | 1993-04-27 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310520A true JPH06310520A (ja) | 1994-11-04 |
Family
ID=14292333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5101124A Pending JPH06310520A (ja) | 1993-04-27 | 1993-04-27 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310520A (ja) |
-
1993
- 1993-04-27 JP JP5101124A patent/JPH06310520A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
| US4871685A (en) | Method of manufacturing bipolar transistor with self-aligned external base and emitter regions | |
| JPH05267331A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0340938B2 (ja) | ||
| JPS6252950B2 (ja) | ||
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JPH06291181A (ja) | 半導体装置の製造方法 | |
| JPH06310520A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JP2500427B2 (ja) | バイポ―ラ型半導体装置の製造方法 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JPH0313745B2 (ja) | ||
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JPH08316477A (ja) | 半導体素子の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| JPH0779126B2 (ja) | 半導体装置の製造方法 | |
| JPH0334655B2 (ja) | ||
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JP2785854B2 (ja) | 半導体装置の製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 |