JPH06314090A - 描画処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 低コスト化が図れ、しかも高速な描画速度を
得ることが可能な描画処理装置を提供する。 【構成】 画像メモリ１８としてランダム・アクセス・
メモリ（ＲＡＭ）部とシリアル・アクセス・メモリ（Ｓ
ＡＭ）部とを有するビデオＲＡＭを用い、ＲＡＭ部に格
納された表示データのうち、ベース画面となる表示デー
タをＲＡＭ部からＲＡＭデータ読出し回路１９によって
直接読み出す一方、ベース画面に重ね合わせるべきイメ
ージ画面の表示データをＳＡＭ部へ転送した後、ＳＡＭ
データ読出し回路２１によって読み出し、両読出しデー
タのいずれか有効な方を画素毎に表示検出回路２８で検
出し、この検出出力に基づいてセレクタ回路２９によっ
ていずれか一方の読出しデータを選択してビデオモニタ
３２に供給してその表示面上に表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、描画処理装置に関し、
特にＣＲＴディスプレイ等のビデオモニタに複数の表示
画面を重ね合わせて表示する描画表示装置に関するもの
である。

【０００２】

【従来の技術】この種の描画処理装置は、例えば、車両
の経路誘導のための車載ナビゲーションシステムでの地
図表示において、図６に示すように、地図を表わすベー
ス画面（地図レイヤ）に対して任意形状のイメージ画面
（軌跡レイヤ等）を重ね合わせて現在位置表示を行うの
に用いられる。図７は、従来の描画処理装置の一構成例
を示すブロック図である。同図において、中央処理部１
０１は、マイクロプロセッサを用いて構成されている。
システム・メモリ１０２は、中央処理部１０１を動作さ
せるためのプログラムや演算データ等の各種情報を格納
するためのメモリである。描画処理部１０３は、中央処
理部１０１の指示により描画処理及び表示処理を行う。
ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントロー
ラ）１０４は、システム・コントローラ１０２のデータ
を直接描画処理部１０３へ受け渡すコントローラであ
る。

【０００３】中央処理部１０１、システム・メモリ１０
２及びＤＭＡＣ１０４の各デバイスは、アドレス・バス
１０５によって相互に接続されている。また、中央処理
部１０１、システム・メモリ１０２、描画処理部１０３
及びＤＭＡＣ１０４の各デバイスは、データの受渡しを
行うデータ・バス１０６によって相互に接続されてい
る。コントロール・バス１０７は、中央処理部１０１か
ら出力されるリード／ライト信号やウエイト信号等を処
理する。ビデオＲＡＭからなる画像メモリ１０８は、描
画処理部１０３が演算処理した描画データを展開するメ
モリである。この画像メモリ１０８の描画データは、変
換回路１０９でパラレル・データからシリアル・データ
に変換される。

【０００４】ＳＲＡＭからなる表示メモリ１１０は、ベ
ース画面の描画データを格納した画像メモリ１０８に対
して任意のイメージ画面の描画データを格納するメモリ
である。この表示メモリ１１０の描画データは、変換回
路１１１でパラレル・データからシリアル・データに変
換される。表示アドレス生成回路１１２は、表示アドレ
ス初期化信号を生成するための回路で、描画処理部１０
３の出力信号である水平同期信号、垂直同期信号及び水
平／垂直ブランキング信号を用いて表示画面のスタート
位置を検出する。

【０００５】表示アドレス・バス１１３は、描画処理部
１０３と画像メモリ１０８と表示メモリ１１０に接続さ
れている。表示データ・バス１１４は、描画処理部１０
３と画像メモリ１０８と表示メモリ１１０に接続されて
データの受渡しを行う。表示コントローラ・バス１１５
は、描画処理部１０３から出力されるリード／ライト信
号や画像メモリ１０８及び表示メモリ１１０のチップセ
レクト信号等を処理する。表示検出回路１１６は、上記
変換回路１１１の４ビット出力信号の論理和をとること
により、表示メモリ１１０のデータ中に論理“１”のビ
ットが存在することを検出する。

【０００６】セレクト回路１１７は、上記変換回路１０
９，１１１からの各４ビット信号を入力とし、表示検出
回路１１６の出力信号に応じて画像メモリ１０８のデー
タと表示メモリ１１０のデータのいずれか一方を選択的
に出力する回路である。これらデータは、Ｄ／Ａコンバ
ータ１１８でアナログＲＧＢ信号に変換されて出力され
る。ラッチ回路１１９は、描画処理部１０３から出力さ
れる表示アドレス・バスと表示データ・バスがマルチプ
レクスされているため、表示アドレスをラッチする回路
である。ビデオ・モニタ１２０は、公知のアナログＲＧ
Ｂ信号と水平同期信号と垂直同期信号で動作するモニタ
である。

【０００７】

【発明が解決しようとする課題】しかしながら、上記構
成の従来の描画処理装置では、描画処理部１０３で演算
処理した描画データを画像メモリ１０８に展開して格納
する一方、任意のイメージ画面の描画データを表示メモ
リ１１０に格納し、これらメモリ１０８，１１０に格納
された両描画データに基づいてベース画面に対して任意
形状のイメージ画面を重ね合わせる描画処理を行う構成
となっていたため、ベース画面及びイメージ画面の２画
面分のメモリが必要となり、コスト的にも実装面積的に
も不利であるという問題点があった。本発明は、上記課
題に鑑みてなされたものであり、その目的とするところ
は、低コスト化が図れ、しかも高速な描画速度を得るこ
とが可能な描画処理装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明による描画処理装置では、ランダム・アクセ
ス・メモリ部とシリアル・アクセス・メモリ部とを有す
るビデオＲＡＭからなる画像メモリと、この画像メモリ
のランダム・アクセス・メモリ部内の表示データを読み
出す第１のデータ読出し手段と、画像メモリのシリアル
・アクセス・メモリ部内の表示データを読み出す第２の
データ読出し手段と、第１のデータ読出し手段による読
出しデータと第２のデータ読出し手段による読出しデー
タのいずれか有効な方を画素毎に検出する検出手段と、
この検出手段の検出出力に基づいて第１及び第２のデー
タ読出し手段による各読出しデータのいずれか一方を選
択して出力する選択手段と、この選択手段によって選択
されたデータを表示面上に画素単位で表示する表示手段
とを備えた構成となっている。

【０００９】

【作用】画像メモリとしてシリアル・アクセス・メモリ
部を有するビデオＲＡＭを用いる。このビデオＲＡＭに
おいて、ランダム・アクセス・メモリ部に格納された表
示データのうち、ベース画面となる表示データをランダ
ム・アクセス・メモリ部から直接読み出す一方、ベース
画面に重ね合わせるべきイメージ画面の表示データをシ
リアル・アクセス・メモリ部へ転送して読み出す。そし
て、両読出しデータのいずれか有効な方を画素毎に選択
し、このデータを表示面上に画素単位で表示する。この
ように、画像メモリとしてシリアル・アクセス・メモリ
部を有するビデオＲＡＭを用い、ランダム・アクセス・
メモリ部とシリアル・アクセス・メモリ部から２系統の
表示データを読み出して重ね合わせ処理することで、従
来技術のように画像メモリとは別に表示メモリを用いる
必要がないため、低コスト化が図れるとともに、高速な
描画速度を得ることができる。

【００１０】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明による描画処理装置の一実
施例を示すブロック図である。図において、中央処理部
１１、システム・メモリ１２、描画処理部１３、ＤＭＡ
Ｃ１４、アドレス・バス１５、データ・バス１６及びコ
ントロール・バス１７は、図７の従来装置における共通
名称の部分と同一の機能を有するものであり、個々の説
明については重複するので省略する。描画処理部１３の
描画プロセッサの機能としては、公知のサイクル・スチ
ル・モードによる描画処理を行う。

【００１１】本実施例においては、画像メモリ１８とし
て、ランダム・アクセス・メモリ（ＲＡＭ）部とシリア
ル・アクセス・メモリ（ＳＡＭ）部とを有するビデオＲ
ＡＭ（ＶＲＡＭ）が用いられている。この画像メモリ１
８のランダム・アクセス・メモリ部には、例えば、図６
に示す軌跡レイヤや地図レイヤ等の表示データが格納さ
れている。なお、図２は、画像メモリ１８として用いた
ビデオＲＡＭの具体的な構成を示すブロック図である。
また、図３に、ランダム・アクセス・メモリ部からシリ
アル・アクセス・メモリ部へデータ転送を行う際の波形
状態図を示す。

【００１２】ＲＡＭデータ読出し回路１９は、画像メモ
リ１８のランダム・アクセス・メモリ部において、表示
コントロール・バス２５からの表示データ・リード信号
に同期して本例では図６の地図レイヤの表示データを読
み出して記憶する。この表示データは変換回路２０にお
いてパラレル・データからシリアル・データに変換され
る。一方、ＳＡＭデータ読出し回路２１は、画像メモリ
１８のシリアル・アクセス・メモリ部において、描画処
理部１３の水平ブランキング信号に同期して画像メモリ
１８のランダム・アクセス・メモリ部に格納されている
表示データのうち、本例では図６の軌跡レイヤの表示デ
ータを転送して記憶する。この表示データは変換回路２
０においてパラレル・データからシリアル・データに変
換される。

【００１３】描画処理部１３と画像メモリ１８には、表
示アドレス・バス２３、表示データ・バス２４及び表示
コントローラ・バス２５が接続されている。ＳＡＭ用デ
ータ・バス２６は、画像メモリ１８のシリアル・アクセ
ス・メモリ部の表示データをＳＡＭデータ読出し回路２
１に転送する専用バスである。表示検出回路２８、セレ
クタ回路２９、Ｄ／Ａコンバータ３０、ラッチ回路３１
及びビデオモニタ３２は、図７の従来装置における共通
名称の部分と同一の機能を持つ。なお、Ｄ／Ａコンバー
タ３０は、ルックアップ・テーブル（画素の色指定用）
付きＤ／Ａコンバータであり、表示検出回路２８の出力
信号に応じて上記ルックアップ・テーブルを切り替える
構成となっている。

【００１４】表示アドレス生成回路２７は、図４に示す
ように、表示画面のスタート位置を検出する表示開始検
出部４１と、画像メモリ１８及びＳＡＭデータ読出し回
路２１をコントロールする各種のタイミング信号を発生
するコントロール部４２及び表示アドレス発生部４３に
よって構成されている。この表示アドレス生成回路２７
において、表示開始検出部４１は、描画処理部１３から
供給される水平同期信号、垂直同期信号及び水平／垂直
ブランキング信号に基づいて表示開始点を検出し、表示
アドレス発生部４３に対して表示アドレス・ロード信号
を発生する。

【００１５】コントロール部４２は、表示クロック信号
に基づいてロー・アドレス・ストローブ信号、カラム・
アドレス・ストローブ信号、データ転送信号、シリアル
・イネーブル信号及びシリアル・クロック信号の各種タ
イミング信号を発生する。ここで、シリアル・イネーブ
ル信号は、画像メモリ１８のシリアル・アクセス・メモ
リ部の出力制御を行うための信号である。また、シリア
ル・クロック信号は、画像メモリ１８のシリアル・アク
セス・メモリ部の内部アドレス・カウンタをカウントア
ップするための信号である。

【００１６】図５は、本実施例における描画処理のタイ
ミングチャートである。同図には、水平同期信号、水平
ブランキング信号、垂直同期信号及び垂直ブランキング
信号に基づいて得られる表示開始点と、実際にビデオモ
ニタ３２で見ることが可能な表示画面が示されている。
図５において、リフレッシュ・サイクルは、画像メモリ
１８のリフレッシュ信号の発生サイクルであり、水平同
期信号に基づいて実行される。コントロール・サイクル
は、水平同期信号の立下がりをトリガにして、ランダ
ム・アクセス・メモリ部からシリアル・アクセス・メモ
リ部へのデータ転送信号、シリアル・アクセス・メモ
リ部に転送する表示アドレス信号、画像メモリ１８に
上記表示アドレス信号を記憶させるロー・アドレス・ス
トローブ信号及びカラム・アドレス・ストローブ信号の
発生サイクルである。正確なタイミングに関しては、図
３のビデオＲＡＭの波形状態図に従うものである。

【００１７】また、読出しサイクルは、画像メモリ１８
のランダム・アクセス・メモリ部の表示データの読出し
を行うサイクルであり、図１のＲＡＭデータ読出し回路
１９によって実行される。描画可能サイクルは、上記の
リフレッシュ・サイクル、コントロール・サイクル及び
読出しサイクルの３サイクル以外であり、描画処理部１
３の描画プロセッサにより、描画処理が可能な領域であ
ることを示す。なお、上記実施例では、車載ナビゲーシ
ョンシステムでの地図表示に適用した場合について説明
したが、本発明はこの適用例に限定されるものではな
く、複数の表示画面を重ね合わせて表示する処理を行う
システム全般に適用し得るものである。

【００１８】

【発明の効果】以上詳細に説明したように、本発明によ
れば、画像メモリとしてランダム・アクセス・メモリ部
とシリアル・アクセス・メモリ部とを有するビデオＲＡ
Ｍを用い、ランダム・アクセス・メモリ部に格納された
表示データのうち、ベース画面となる表示データをラン
ダム・アクセス・メモリ部から直接読み出す一方、ベー
ス画面に重ね合わせるべきイメージ画面の表示データを
シリアル・アクセス・メモリ部へ転送して読み出し、両
読出しデータのいずれか有効な方を画素毎に選択し、こ
のデータを表示面上に画素単位で表示する構成としたこ
とにより、従来技術のように画像メモリとは別に表示メ
モリを用いる必要がないため、低コスト化が図れ、しか
も高速な描画速度を得ることができることになる。

【００１９】また、描画処理部（描画プロセッサ）を持
たない装置でも、システム・メモリにランダム・アクセ
ス・メモリ部とシリアル・アクセス・メモリ部とを有す
るビデオＲＡＭを用い、ランダム・アクセス・メモリ部
からの表示データの読出し手段、シリアル・アクセス・
メモリ部からの表示データの読出し手段、両読出しデー
タのいずれか有効な方を検出する検出手段及び有効な方
のデータを表示データとして選択する選択手段からなる
構成を追加すれば、より安価な描画処理装置を提供する
ことができることになる。

【図面の簡単な説明】

【図１】本発明による描画処理装置の一実施例を示すブ
ロック図である。

【図２】画像メモリとして用いられたビデオＲＡＭの具
体的な構成を示すブロック図である。

【図３】ビデオＲＡＭにおいてランダム・アクセス・メ
モリ部からシリアル・アクセス・メモリ部へデータ転送
を行う際の波形状態図である。

【図４】表示アドレス生成回路の具体的な構成の一例を
示すブロック図である。

【図５】描画処理のタイミングチャートである。

【図６】車載ナビゲーションシステムの地図表示での各
表示画面を示す図である。

【図７】描画処理装置の従来例を示すブロック図であ
る。

【符号の説明】

１１ 中央処理部 １３ 描画処理部 １４ ＤＭＡＣ（ダイレクト・メモリ・アクセス・コン
トローラ） １８ 画像メモリ １９ ＲＡＭデータ読出し回路 ２１ ＳＡＭデータ読出し回路 ２３ 表示アドレス・バス ２４ 表示データ・バス ２５ 表示コントロール・バス ２６ ＳＡＭ用データ・バス ２７ 表示アドレス生成回路２８ 表示検出回路３２
ビデオモニタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ランダム・アクセス・メモリ部とシリア
   ル・アクセス・メモリ部とを有するビデオＲＡＭからな
   る画像メモリと、 前記ランダム・アクセス・メモリ部内の表示データを読
   み出す第１のデータ読出し手段と、 前記シリアル・アクセス・メモリ部内の表示データを読
   み出す第２のデータ読出し手段と、 前記第１のデータ読出し手段による読出しデータと前記
   第２のデータ読出し手段による読出しデータのいずれか
   有効な方を画素毎に検出する検出手段と、 前記検出手段の検出出力に基づいて前記第１及び第２の
   データ読出し手段による各読出しデータのいずれか一方
   を選択して出力する選択手段と、 前記選択手段によって選択されたデータを表示面上に画
   素単位で表示する表示手段とを備えたことを特徴とする
   描画処理装置。