JPH06314110A - 数値制御機能を実行するコンピュータシステム部分と他のコンピュータシステムとの結合方式 - Google Patents
数値制御機能を実行するコンピュータシステム部分と他のコンピュータシステムとの結合方式Info
- Publication number
- JPH06314110A JPH06314110A JP5123244A JP12324493A JPH06314110A JP H06314110 A JPH06314110 A JP H06314110A JP 5123244 A JP5123244 A JP 5123244A JP 12324493 A JP12324493 A JP 12324493A JP H06314110 A JPH06314110 A JP H06314110A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- computer system
- arbitration circuit
- numerical control
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4148—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using several processors for different functions, distributed (real-time) systems
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33156—Communication between two processors over shared, dualport ram
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Multi Processors (AREA)
- Control By Computers (AREA)
- Numerical Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 ＣＮＣ部分と他のコンピュータシステム部分
がそれぞれ備えているワーク用ＲＡＭに、他方が直接互
いにアクセスできるようにする。 【構成】 ＣＮＣ部分のプロセッサ１１ａ及び他のシス
テムのプロセッサ１１ｂが出力するアドレスより、調停
回路１８は各システムのワーク用ＲＡＭ１３ａ，１３
ｂ、及びコモンＲＡＭ１９のアクセス状態を監視する。
一方のプロセッサが他方のシステムのワーク用ＲＡＭを
アドレスしたとき、調停回路１８は他方のプロセッサの
動作を停止させ、アドレス用，データ用双方向バッファ
ＡＢａ，ＡＢｂ，ＤＢａ，ＤＢｂを制御して一方のプロ
セッサから直接アクセスできるようにする。また、一方
のプロセッサがコモンＲＡＭ１９をアクセスしたとき、
調停回路１８は他方のプロセッサがコモンＲＡＭをアク
セスしてないときのみ双方向バッファＡＢａ〜ＤＢｂを
制御してコモンＲＡＭへのデータの読み書きを行う。
がそれぞれ備えているワーク用ＲＡＭに、他方が直接互
いにアクセスできるようにする。 【構成】 ＣＮＣ部分のプロセッサ１１ａ及び他のシス
テムのプロセッサ１１ｂが出力するアドレスより、調停
回路１８は各システムのワーク用ＲＡＭ１３ａ，１３
ｂ、及びコモンＲＡＭ１９のアクセス状態を監視する。
一方のプロセッサが他方のシステムのワーク用ＲＡＭを
アドレスしたとき、調停回路１８は他方のプロセッサの
動作を停止させ、アドレス用，データ用双方向バッファ
ＡＢａ，ＡＢｂ，ＤＢａ，ＤＢｂを制御して一方のプロ
セッサから直接アクセスできるようにする。また、一方
のプロセッサがコモンＲＡＭ１９をアクセスしたとき、
調停回路１８は他方のプロセッサがコモンＲＡＭをアク
セスしてないときのみ双方向バッファＡＢａ〜ＤＢｂを
制御してコモンＲＡＭへのデータの読み書きを行う。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ数値制御
装置（ＣＮＣ装置）に関し、特に、ＣＮＣ装置内部にお
ける数値制御（ＣＮＣ）機能を行うコンピュータシステ
ムと他のコンピュータシステムとの結合方式に関する。
装置（ＣＮＣ装置）に関し、特に、ＣＮＣ装置内部にお
ける数値制御（ＣＮＣ）機能を行うコンピュータシステ
ムと他のコンピュータシステムとの結合方式に関する。
【０００２】
【従来の技術】ＣＮＣ機能を行うコンピュータシステム
部分（以下ＣＮＣ部分と呼ぶ）と、個々の工作機械等の
機械に適合した加工プログラムを作成可能にコンピュー
タシステム部分（以下パソコン部分と呼ぶ）を備えたＣ
ＮＣ装置は公知である。このようなＣＮＣ装置において
は、ＣＮＣ部分とパソコン部分との間で工具の現在位置
やＤＩ／ＤＯ情報等の互いに必要な情報のやりとりを行
う必要があるが、従来のＣＮＣ装置では、ＣＮＣ部分の
出力信号がパソコン部分の入力信号に、また、パソコン
部分の出力信号がＣＮＣ部分の入力信号になるような回
路構成になっており、この入出力回路を介して情報のや
りとりが行われる。例えば、ＣＮＣ部分から信号「１」
を出力回路に出力すれば、パソコン部分は入力回路から
この信号「１」を読み取るような構成になっている。
部分（以下ＣＮＣ部分と呼ぶ）と、個々の工作機械等の
機械に適合した加工プログラムを作成可能にコンピュー
タシステム部分（以下パソコン部分と呼ぶ）を備えたＣ
ＮＣ装置は公知である。このようなＣＮＣ装置において
は、ＣＮＣ部分とパソコン部分との間で工具の現在位置
やＤＩ／ＤＯ情報等の互いに必要な情報のやりとりを行
う必要があるが、従来のＣＮＣ装置では、ＣＮＣ部分の
出力信号がパソコン部分の入力信号に、また、パソコン
部分の出力信号がＣＮＣ部分の入力信号になるような回
路構成になっており、この入出力回路を介して情報のや
りとりが行われる。例えば、ＣＮＣ部分から信号「１」
を出力回路に出力すれば、パソコン部分は入力回路から
この信号「１」を読み取るような構成になっている。
【０００３】また、ＣＮＣ部分とパソコン部分の間に２
つのバッファを置き、そのバッファの間にコモンＲＡＭ
を配置し、ＣＮＣ部分及びパソコン部分から該コモンＲ
ＡＭに互いにアクセスできるようにして情報のやりとり
を行う方式も開発されている。
つのバッファを置き、そのバッファの間にコモンＲＡＭ
を配置し、ＣＮＣ部分及びパソコン部分から該コモンＲ
ＡＭに互いにアクセスできるようにして情報のやりとり
を行う方式も開発されている。
【０００４】
【発明が解決しようとする課題】ＣＮＣ部分とパソコン
部分間の情報の送受を入出力回路を介して行った場合、
入出力回路用のラッチＩＣを必要とする。また、コモン
ＲＡＭを介して情報の送受を行うとすれば、当然コモン
ＲＡＭを必要とし、かつ、相手のシステムが必要とする
情報をコモンＲＡＭに揃えておく処理を必要とする。
部分間の情報の送受を入出力回路を介して行った場合、
入出力回路用のラッチＩＣを必要とする。また、コモン
ＲＡＭを介して情報の送受を行うとすれば、当然コモン
ＲＡＭを必要とし、かつ、相手のシステムが必要とする
情報をコモンＲＡＭに揃えておく処理を必要とする。
【０００５】そこで、本発明の目的は、ＣＮＣ部分及び
パソコン部分がそれぞれ備えているワーク用ＲＡＭや各
種ディバイスに、他方が直接互いにアクセスできるＣＮ
Ｃ部分とパソコン部分の結合方式を提供することにあ
る。
パソコン部分がそれぞれ備えているワーク用ＲＡＭや各
種ディバイスに、他方が直接互いにアクセスできるＣＮ
Ｃ部分とパソコン部分の結合方式を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明は、数値制御機能
を実行するコンピュータシステム部分と他のコンピュー
タシステム部分の各アドレスバス及びデータバスをそれ
ぞれバッファを介して接続し、各システムのプロセッサ
及び上記バッファを制御する調停回路を設けて、一方の
システムのプロセッサから他方のシステムのプロセッサ
に接続されているＲＡＭ等のディバイスのアドレスが出
力されると上記調停回路により制御して該ディバイスへ
直接アクセスできるようにした。特に、調停回路は、各
システムのプロセッサが出力するアドレス及び少なくと
もリード／ライト信号を受信し、一方のシステムのプロ
セッサが他方のシステムのプロセッサに接続されたディ
バイスをアドレスしたとき、他方のシステムのプロセッ
サを不動作にして上記バッファを介して該プロセッサに
接続されたディバイスを直接アクセスさせ、上記一方の
システムのプロセッサから出力されるリード／ライト信
号に基づいて、該ディバイスから情報を読み取り若しく
は書き込みを行うようにした。
を実行するコンピュータシステム部分と他のコンピュー
タシステム部分の各アドレスバス及びデータバスをそれ
ぞれバッファを介して接続し、各システムのプロセッサ
及び上記バッファを制御する調停回路を設けて、一方の
システムのプロセッサから他方のシステムのプロセッサ
に接続されているＲＡＭ等のディバイスのアドレスが出
力されると上記調停回路により制御して該ディバイスへ
直接アクセスできるようにした。特に、調停回路は、各
システムのプロセッサが出力するアドレス及び少なくと
もリード／ライト信号を受信し、一方のシステムのプロ
セッサが他方のシステムのプロセッサに接続されたディ
バイスをアドレスしたとき、他方のシステムのプロセッ
サを不動作にして上記バッファを介して該プロセッサに
接続されたディバイスを直接アクセスさせ、上記一方の
システムのプロセッサから出力されるリード／ライト信
号に基づいて、該ディバイスから情報を読み取り若しく
は書き込みを行うようにした。
【０００７】さらに、上記２つのシステムのアドレスバ
ス及びデータバスはそれぞれバッファを介してコモンＲ
ＡＭを接続し、上記調停回路は他方のシステムのプロセ
ッサが上記コモンＲＡＭをアクセスしていないときのみ
一方のシステムのプロセッサが上記コモンＲＡＭをアク
セスできるようにする。
ス及びデータバスはそれぞれバッファを介してコモンＲ
ＡＭを接続し、上記調停回路は他方のシステムのプロセ
ッサが上記コモンＲＡＭをアクセスしていないときのみ
一方のシステムのプロセッサが上記コモンＲＡＭをアク
セスできるようにする。
【０００８】
【作用】一方のシステムのプロセッサが他方のシステム
のプロセッサに接続されたＲＡＭ等のディバイスをアド
レスすると、調停回路は他方のプロセッサを不動作にす
るよう制御すると共にバッファを制御して、他方のシス
テムのディバイスを一方のシステムのプロセッサから直
接アクセスできるようにする。また、コモンＲＡＭを設
けたときは、一方のシステムのプロセッサが該コモンＲ
ＡＭをアクセスしたとき、調停回路は、他方のシステム
のプロセッサが該コモンＲＡＭをアクセスしていないと
き、またはアクセスが終了するのを待って、一方のシス
テムのプロセッサから該コモンＲＡＭにアクセスできる
ように調停する。
のプロセッサに接続されたＲＡＭ等のディバイスをアド
レスすると、調停回路は他方のプロセッサを不動作にす
るよう制御すると共にバッファを制御して、他方のシス
テムのディバイスを一方のシステムのプロセッサから直
接アクセスできるようにする。また、コモンＲＡＭを設
けたときは、一方のシステムのプロセッサが該コモンＲ
ＡＭをアクセスしたとき、調停回路は、他方のシステム
のプロセッサが該コモンＲＡＭをアクセスしていないと
き、またはアクセスが終了するのを待って、一方のシス
テムのプロセッサから該コモンＲＡＭにアクセスできる
ように調停する。
【０００９】
【実施例】図１は本発明の一実施例を実施するコンピュ
ータ数値制御装置（ＣＮＣ装置）の要部ブロック図であ
る。図中符号１００で示す部分は、該ＣＮＣ装置が数値
制御（ＣＮＣ）の機能を実行する部分（以下ＣＮＣ部分
と呼ぶ）に付加された他のコンピュータシステム部分
（以下パソコン部分と呼ぶ）である。このパソコン部分
１００で該ＣＮＣ装置に接続され使用される工作機械等
の機械に合わせて該機械で加工する加工プログラム等を
作成するようにしている。
ータ数値制御装置（ＣＮＣ装置）の要部ブロック図であ
る。図中符号１００で示す部分は、該ＣＮＣ装置が数値
制御（ＣＮＣ）の機能を実行する部分（以下ＣＮＣ部分
と呼ぶ）に付加された他のコンピュータシステム部分
（以下パソコン部分と呼ぶ）である。このパソコン部分
１００で該ＣＮＣ装置に接続され使用される工作機械等
の機械に合わせて該機械で加工する加工プログラム等を
作成するようにしている。
【００１０】ＣＮＣ部分には数値制御を行うプロセッサ
１１ａには、制御プログラムが格納されたＲＯＭ１２
ａ、加工プログラム、各種設定データ及び処理中の各種
データがが記憶されるワーク用ＲＡＭ１３ａ、機械の各
軸のサーボモータを駆動制御する軸制御回路１４、さら
にシーケンス制御を行うプログラマブル・マシン・コン
トローラ（ＰＭＣ）１５がデータバス１６ａ、アドレス
バス１７ａを介して接続されている。また、パソコン部
分１００においても、プロセッサ１１ｂには、制御プロ
グラムが格納されたＲＯＭ１２ｂ、各種データを記憶す
るワーク用ＲＡＭ１３ｂがデータバス１６ｂ、アドレス
バス１７ｂを介して接続されている。
１１ａには、制御プログラムが格納されたＲＯＭ１２
ａ、加工プログラム、各種設定データ及び処理中の各種
データがが記憶されるワーク用ＲＡＭ１３ａ、機械の各
軸のサーボモータを駆動制御する軸制御回路１４、さら
にシーケンス制御を行うプログラマブル・マシン・コン
トローラ（ＰＭＣ）１５がデータバス１６ａ、アドレス
バス１７ａを介して接続されている。また、パソコン部
分１００においても、プロセッサ１１ｂには、制御プロ
グラムが格納されたＲＯＭ１２ｂ、各種データを記憶す
るワーク用ＲＡＭ１３ｂがデータバス１６ｂ、アドレス
バス１７ｂを介して接続されている。
【００１１】さらに、ＣＮＣ部分及びパソコン部分のデ
ータバス１６ａ，１６ｂ、アドレスバス１７ａ，１７ｂ
は、データ用、アドレス用の双方向バッファＤＢａ，Ｄ
Ｂｂ、ＡＢａ，ＡＢｂ及びデータバス１６、アドレスバ
ス１７を介してそれぞれ接続されている。そして、コモ
ンＲＡＭ１９が上記データ用双方向バッファＤＢａ，Ｄ
Ｂｂ及びアドレス用双方向バッファＡＢａ，ＡＢｂ間の
データバス１６、アドレスバスに接続されている。ま
た、アドレスバス１７ａ，１７ｂはそれぞれ調停回路１
８に接続され、該調停回路は、さらに各プロセッサ１１
ａ，１１ｂからのリード／ライト信号Ｒ／Ｗａ，Ｒ／Ｗ
ｂを入力し、各プロセッサの動作を制御するイネーブル
信号ＣＰＵＥＮａ，ＣＰＵＥＮｂを出力すると共に、各
データ用双方向バッファＤＢａ，ＤＢｂ及び各アドレス
用双方向バッファＡｂａ，ＡＢｂにこれらのバッファの
動作を制御するイネーブル信号ＤＥＮａ，ＤＥＮｂ，Ａ
ＥＮａ，ＡＥＮｂ及び各バッファの方向制を与えるディ
レクション信号ＤＤａ，ＤＤｂ，ＡＤａ，ＡＤｂを出力
するようになっている。
ータバス１６ａ，１６ｂ、アドレスバス１７ａ，１７ｂ
は、データ用、アドレス用の双方向バッファＤＢａ，Ｄ
Ｂｂ、ＡＢａ，ＡＢｂ及びデータバス１６、アドレスバ
ス１７を介してそれぞれ接続されている。そして、コモ
ンＲＡＭ１９が上記データ用双方向バッファＤＢａ，Ｄ
Ｂｂ及びアドレス用双方向バッファＡＢａ，ＡＢｂ間の
データバス１６、アドレスバスに接続されている。ま
た、アドレスバス１７ａ，１７ｂはそれぞれ調停回路１
８に接続され、該調停回路は、さらに各プロセッサ１１
ａ，１１ｂからのリード／ライト信号Ｒ／Ｗａ，Ｒ／Ｗ
ｂを入力し、各プロセッサの動作を制御するイネーブル
信号ＣＰＵＥＮａ，ＣＰＵＥＮｂを出力すると共に、各
データ用双方向バッファＤＢａ，ＤＢｂ及び各アドレス
用双方向バッファＡｂａ，ＡＢｂにこれらのバッファの
動作を制御するイネーブル信号ＤＥＮａ，ＤＥＮｂ，Ａ
ＥＮａ，ＡＥＮｂ及び各バッファの方向制を与えるディ
レクション信号ＤＤａ，ＤＤｂ，ＡＤａ，ＡＤｂを出力
するようになっている。
【００１２】本実施例では、各手段へのアドレスの割り
付けは、例えば図２に示すようになっている。図２
（ａ）は、ＣＮＣ部分のアドレスマップを示す図であ
り、図２（ｂ）はパソコン部分のアドレスマップを示す
図である。ＣＮＣ部分側のワーク用ＲＡＭ１３ａ、パソ
コン部分側のワーク用ＲＡＭ１３ｂ、コモンＲＡＭ１９
に対してはＣＮＣ部分側、パソコン部分側共通のアドレ
スが割り与えられ、他は各システムごと独自のアドレス
が割り与えられている。
付けは、例えば図２に示すようになっている。図２
（ａ）は、ＣＮＣ部分のアドレスマップを示す図であ
り、図２（ｂ）はパソコン部分のアドレスマップを示す
図である。ＣＮＣ部分側のワーク用ＲＡＭ１３ａ、パソ
コン部分側のワーク用ＲＡＭ１３ｂ、コモンＲＡＭ１９
に対してはＣＮＣ部分側、パソコン部分側共通のアドレ
スが割り与えられ、他は各システムごと独自のアドレス
が割り与えられている。
【００１３】次に本実施例の動作を説明する。調停回路
１８は、ＣＮＣ部分のプロセッサ１１ａ及びパソコン部
分のプロセッサ１１ｂが出力するアドレスを常に監視し
ており、ＣＮＣ部分のプロセッサ１１ａがコモンＲＡＭ
１９のアドレス、例えば「９０００Ｈ」をアドレスした
場合、調停回路１８は、パソコン部分のプロセッサ１１
ｂがコモンＲＡＭ１９にアクセスしていないかをパソコ
ン部分のプロセッサ１１ｂが出力するアドレスによって
判断し、アクセスしていないときのみ及びアクセスして
いるときはアクセスが終了するのを待って、ＣＮＣ部分
側のデータ用、アドレス用の双方向バッファＤＢａ、Ａ
Ｂａのイネーブル信号ＤＥＮａ、ＡＥＮａをオンとし、
かつ、アドレス用の双方向バッファＡＢａにコモンＲＡ
Ｍ１９方向へのディレクション信号ＤＡａを与え、プロ
セッサ１１ａにコモンＲＡＭ１９をアクセスさせる。さ
らに、プロセッサ１１ａからのリード／ライト信号Ｒ／
Ｗａが「１」でリード指令ならば、データ用双方向バッ
ファＤＢａに対して、プロセッサ１１ａ方向にディレク
ション信号ＤＤａを与え、リード／ライト信号Ｒ／Ｗａ
が「０」でライト指令ならば、上記ディレクション信号
ＤＤａをコモンＲＡＭ方向に与える。これによって、Ｃ
ＮＣ部分のプロセッサ１１ａはコモンＲＡＭ１９をアク
セスして情報を読み取り、もしくは情報を書く。
１８は、ＣＮＣ部分のプロセッサ１１ａ及びパソコン部
分のプロセッサ１１ｂが出力するアドレスを常に監視し
ており、ＣＮＣ部分のプロセッサ１１ａがコモンＲＡＭ
１９のアドレス、例えば「９０００Ｈ」をアドレスした
場合、調停回路１８は、パソコン部分のプロセッサ１１
ｂがコモンＲＡＭ１９にアクセスしていないかをパソコ
ン部分のプロセッサ１１ｂが出力するアドレスによって
判断し、アクセスしていないときのみ及びアクセスして
いるときはアクセスが終了するのを待って、ＣＮＣ部分
側のデータ用、アドレス用の双方向バッファＤＢａ、Ａ
Ｂａのイネーブル信号ＤＥＮａ、ＡＥＮａをオンとし、
かつ、アドレス用の双方向バッファＡＢａにコモンＲＡ
Ｍ１９方向へのディレクション信号ＤＡａを与え、プロ
セッサ１１ａにコモンＲＡＭ１９をアクセスさせる。さ
らに、プロセッサ１１ａからのリード／ライト信号Ｒ／
Ｗａが「１」でリード指令ならば、データ用双方向バッ
ファＤＢａに対して、プロセッサ１１ａ方向にディレク
ション信号ＤＤａを与え、リード／ライト信号Ｒ／Ｗａ
が「０」でライト指令ならば、上記ディレクション信号
ＤＤａをコモンＲＡＭ方向に与える。これによって、Ｃ
ＮＣ部分のプロセッサ１１ａはコモンＲＡＭ１９をアク
セスして情報を読み取り、もしくは情報を書く。
【００１４】また、パソコン部分のプロセッサ１１ｂが
コモンＲＡＭ１９をアクセスする場合も同様で、調停回
路１８は、ＣＮＣ部分のプロセッサ１１ａがコモンＲＡ
Ｍ１９をアクセスしていないときに、若しくはアクセス
が終了するのを待って、データ用、アドレス用双方向バ
ッファＤＢｂ、ＡＢｂのイネーブル信号ＤＥＮｂ、ＡＥ
Ｎｂをオンとし、アドレス用双方向バッファＡＢｂにコ
モンＲＡＭ方向へのディレクション信号ＤＡｂを送出
し、プロセッサ１１ｂから出力されるリード／ライト信
号Ｒ／Ｗｂに応じてデータ用の双方向バッファＤＢｂの
方向性を選択する。パソコン部分のプロセッサ１１ｂは
これによりコモンＲＡＭ１９にアクセスしてデータを読
み書きする。
コモンＲＡＭ１９をアクセスする場合も同様で、調停回
路１８は、ＣＮＣ部分のプロセッサ１１ａがコモンＲＡ
Ｍ１９をアクセスしていないときに、若しくはアクセス
が終了するのを待って、データ用、アドレス用双方向バ
ッファＤＢｂ、ＡＢｂのイネーブル信号ＤＥＮｂ、ＡＥ
Ｎｂをオンとし、アドレス用双方向バッファＡＢｂにコ
モンＲＡＭ方向へのディレクション信号ＤＡｂを送出
し、プロセッサ１１ｂから出力されるリード／ライト信
号Ｒ／Ｗｂに応じてデータ用の双方向バッファＤＢｂの
方向性を選択する。パソコン部分のプロセッサ１１ｂは
これによりコモンＲＡＭ１９にアクセスしてデータを読
み書きする。
【００１５】また、ＣＮＣ部分のプロセッサ１１ａがパ
ソコン部分のＲＡＭ１３ｂをアクセスした場合には、例
えば、ＣＮＣ部分のプロセッサ１１ａがアドレス「５０
００Ｈ」を出力した場合には、調停回路１８は、このワ
ーク用ＲＡＭ１３ｂに割り当てられたアドレスを確認
し、プロセッサ１１ｂへのイネール信号ＣＰＵＥＮｂを
オフにしてプロセッサ１１ｂの作動を一時停止させる。
また、双方向バッファＤＢａ，ＡＢａ，ＤＢｂ，ＡＢｂ
のイネーブル信号ＤＥＮａ，ＡＥＮａ，ＤＥＮｂ，ＡＥ
Ｎｂをオンとし、アドレス用双方向バッファＡＢａ，Ａ
Ｂｂのディレクション信号ＤＡａ，ＤＡｂをＣＮＣ部分
のプロセッサ１１ａからパソコン部分のプロセッサ１１
ｂへの方向にする。又、ＣＮＣ部分のプロセッサ１１ａ
から出力されるリード／ライト信号Ｒ／Ｗａが「１」で
リード指令であれば、調停回路１８はデータ用バッファ
ＤＢａ，ＤＢｂにパソコン部分のプロセッサ１１ｂから
ＣＮＣ部分のプロセッサ１１ａへの方向のディレクショ
ン信号ＤＤａ，ＤＤｂを送出する。また、リード／ライ
ト信号Ｒ／Ｗａが「０」でライト指令であれば、調停回
路１８はデータ用バッファＤＢａ，ＤＢｂにＣＮＣ部分
のプロセッサ１１ａからパソコン部分のプロセッサ１１
ｂへの方向のディレクション信号ＤＤａ，ＤＤｂを送出
する。
ソコン部分のＲＡＭ１３ｂをアクセスした場合には、例
えば、ＣＮＣ部分のプロセッサ１１ａがアドレス「５０
００Ｈ」を出力した場合には、調停回路１８は、このワ
ーク用ＲＡＭ１３ｂに割り当てられたアドレスを確認
し、プロセッサ１１ｂへのイネール信号ＣＰＵＥＮｂを
オフにしてプロセッサ１１ｂの作動を一時停止させる。
また、双方向バッファＤＢａ，ＡＢａ，ＤＢｂ，ＡＢｂ
のイネーブル信号ＤＥＮａ，ＡＥＮａ，ＤＥＮｂ，ＡＥ
Ｎｂをオンとし、アドレス用双方向バッファＡＢａ，Ａ
Ｂｂのディレクション信号ＤＡａ，ＤＡｂをＣＮＣ部分
のプロセッサ１１ａからパソコン部分のプロセッサ１１
ｂへの方向にする。又、ＣＮＣ部分のプロセッサ１１ａ
から出力されるリード／ライト信号Ｒ／Ｗａが「１」で
リード指令であれば、調停回路１８はデータ用バッファ
ＤＢａ，ＤＢｂにパソコン部分のプロセッサ１１ｂから
ＣＮＣ部分のプロセッサ１１ａへの方向のディレクショ
ン信号ＤＤａ，ＤＤｂを送出する。また、リード／ライ
ト信号Ｒ／Ｗａが「０」でライト指令であれば、調停回
路１８はデータ用バッファＤＢａ，ＤＢｂにＣＮＣ部分
のプロセッサ１１ａからパソコン部分のプロセッサ１１
ｂへの方向のディレクション信号ＤＤａ，ＤＤｂを送出
する。
【００１６】これにより、ＣＮＣ部分のプロセッサ１１
ａは、アドレスバス１７ａ、双方向バッファＡＢａ、ア
ドレスバス１７、双方向バッファＡＢｂ、アドレスバス
１７ｂを介してワーク用ＲＡＭ１３ｂをアクセスし、デ
ータバス１６ａ、双方向バッフアＤＢａ、データバス１
６、双方向バッファＤＢｂ、データバス１６ｂを介し
て、パソコン部分のＲＡＭ１３ｂからデータを読み取
る、若しくはデータを書き込むことができる。
ａは、アドレスバス１７ａ、双方向バッファＡＢａ、ア
ドレスバス１７、双方向バッファＡＢｂ、アドレスバス
１７ｂを介してワーク用ＲＡＭ１３ｂをアクセスし、デ
ータバス１６ａ、双方向バッフアＤＢａ、データバス１
６、双方向バッファＤＢｂ、データバス１６ｂを介し
て、パソコン部分のＲＡＭ１３ｂからデータを読み取
る、若しくはデータを書き込むことができる。
【００１７】また、パソコン部分のプロセッサ１１ｂが
ＣＮＣ部分のワーク用ＲＡＭ１３ａをアクセスする場合
も同様で、調停回路１８は、プロセッサ１１ａへのイネ
ール信号ＣＰＵＥＮａをオフにしてプロセッサ１１ａの
作動を一時停止させ、双方向バッファＤＢａ，ＡＢａ，
ＤＢｂ，ＡＢｂのイネーブル信号ＤＥＮａ，ＡＥＮａ，
ＤＥＮｂ，ＡＥＮｂをオンとし、アドレス用双方向バッ
ファＡＢａ，ＡＢｂのディレクション信号ＤＡａ，ＤＡ
ｂをパソコン部分のプロセッサ１１ｂからＣＮＣ部分の
プロセッサ１１ａへの方向にする。さらに、パソコン部
分のプロセッサ１１ｂから出力されるリード／ライト信
号Ｒ／Ｗａが「１」でリード指令であれば、調停回路１
８はデータ用バッファＤＢａ，ＤＢｂにＣＮＣ部分のプ
ロセッサ１１ａからパソコン部分のプロセッサ１１ｂへ
の方向のディレクション信号ＤＤａ，ＤＤｂを送出す
る。また、リード／ライト信号Ｒ／Ｗａが「０」でライ
ト指令であれば、調停回路１８はデータ用バッファＤＢ
ａ，ＤＢｂにパソコン部分のプロセッサ１１ｂからＣＮ
Ｃ部分のプロセッサ１１ａへの方向のディレクション信
号ＤＤａ，ＤＤｂを送出する。
ＣＮＣ部分のワーク用ＲＡＭ１３ａをアクセスする場合
も同様で、調停回路１８は、プロセッサ１１ａへのイネ
ール信号ＣＰＵＥＮａをオフにしてプロセッサ１１ａの
作動を一時停止させ、双方向バッファＤＢａ，ＡＢａ，
ＤＢｂ，ＡＢｂのイネーブル信号ＤＥＮａ，ＡＥＮａ，
ＤＥＮｂ，ＡＥＮｂをオンとし、アドレス用双方向バッ
ファＡＢａ，ＡＢｂのディレクション信号ＤＡａ，ＤＡ
ｂをパソコン部分のプロセッサ１１ｂからＣＮＣ部分の
プロセッサ１１ａへの方向にする。さらに、パソコン部
分のプロセッサ１１ｂから出力されるリード／ライト信
号Ｒ／Ｗａが「１」でリード指令であれば、調停回路１
８はデータ用バッファＤＢａ，ＤＢｂにＣＮＣ部分のプ
ロセッサ１１ａからパソコン部分のプロセッサ１１ｂへ
の方向のディレクション信号ＤＤａ，ＤＤｂを送出す
る。また、リード／ライト信号Ｒ／Ｗａが「０」でライ
ト指令であれば、調停回路１８はデータ用バッファＤＢ
ａ，ＤＢｂにパソコン部分のプロセッサ１１ｂからＣＮ
Ｃ部分のプロセッサ１１ａへの方向のディレクション信
号ＤＤａ，ＤＤｂを送出する。
【００１８】これにより、パソコン部分のプロセッサ１
１ｂは、アドレスバス１７ｂ、双方向バッファＡＢｂ、
アドレスバス１７、双方向バッファＡＢａ、アドレスバ
ス１７ａを介してＲＡＭ１３ａをアクセスし、データバ
ス１６ｂ、双方向バッフアＤＢｂ、データバス１６、双
方向バッファＤＢａ、データバス１６ａを介して、ＣＮ
Ｃ部分のＲＡＭ１３ａからデータを読み取る、若しくは
データを書き込むことができる。
１ｂは、アドレスバス１７ｂ、双方向バッファＡＢｂ、
アドレスバス１７、双方向バッファＡＢａ、アドレスバ
ス１７ａを介してＲＡＭ１３ａをアクセスし、データバ
ス１６ｂ、双方向バッフアＤＢｂ、データバス１６、双
方向バッファＤＢａ、データバス１６ａを介して、ＣＮ
Ｃ部分のＲＡＭ１３ａからデータを読み取る、若しくは
データを書き込むことができる。
【００１９】以上のようにして、ＣＮＣ部分のプロセッ
サ１１ａ及びパソコン部分のプロセッサ１１ｂは、相互
に相手のシステムが有するワーク用ＲＡＭ１３ａ，１３
ｂを直接アクセスすることができる。さらに、コモンＲ
ＡＭ１９に対しても、両システムのプロセッサからアク
セスできるものである。さらに、上記実施例の例では、
相互に相手のシステムが有するワーク用ＲＡＭ１３ａ，
１３ｂを直接アクセスする例を記載したが、相手のシス
テムが有するＲＯＭ、割り込みコントローラ、通信制御
ＩＣ等のディバイスにも上記ＲＡＭへのアクセスと同様
な方法によってアクセスできるものである。
サ１１ａ及びパソコン部分のプロセッサ１１ｂは、相互
に相手のシステムが有するワーク用ＲＡＭ１３ａ，１３
ｂを直接アクセスすることができる。さらに、コモンＲ
ＡＭ１９に対しても、両システムのプロセッサからアク
セスできるものである。さらに、上記実施例の例では、
相互に相手のシステムが有するワーク用ＲＡＭ１３ａ，
１３ｂを直接アクセスする例を記載したが、相手のシス
テムが有するＲＯＭ、割り込みコントローラ、通信制御
ＩＣ等のディバイスにも上記ＲＡＭへのアクセスと同様
な方法によってアクセスできるものである。
【００２０】なお、ＣＮＣ部分のプロセッサ１１ａは、
自己のシステム内のＲＯＭ１２ａ、ＲＡＭ１３ａ、軸制
御回路１４、ＰＭＣ１５を通常と同様にアクセスでき、
この場合、調停回路１８は何等作動を行わない。また、
パソコン部分のプロセッサ１１ｂが自己のシステム内の
ＲＯＭ１２ｂ、ＲＡＭ１３ｂをアクセスした場合も調停
回路１８は何等作動を行わない。上記実施例では、コモ
ンＲＡＭ１９を設けた例を記載したが、必ずしもコモン
ＲＡＭ１９を設ける必要もない。
自己のシステム内のＲＯＭ１２ａ、ＲＡＭ１３ａ、軸制
御回路１４、ＰＭＣ１５を通常と同様にアクセスでき、
この場合、調停回路１８は何等作動を行わない。また、
パソコン部分のプロセッサ１１ｂが自己のシステム内の
ＲＯＭ１２ｂ、ＲＡＭ１３ｂをアクセスした場合も調停
回路１８は何等作動を行わない。上記実施例では、コモ
ンＲＡＭ１９を設けた例を記載したが、必ずしもコモン
ＲＡＭ１９を設ける必要もない。
【００２１】
【発明の効果】本発明は、数値制御機能を実行するコン
ピュータ数値制御システムのプロセッサから、該コンピ
ュータ数値制御システムによって制御される工作機械等
の機械の加工プログラム等を作成するために結合される
他のコンピュータシステムのＲＡＭ等のディバイスを直
接アクセスすることができ、かつ、逆に、他のコンピュ
ータシステムのプロセッサからコンピュータ数値制御シ
ステムのワーク用のＲＡＭ等のディバイスに直接アクセ
スできるので、２つのコンピュータシステム間の情報の
送受のために、必ずしもコモンＲＡＭを必要としない。
また入出力回路用のラッチＩＣ等を必要としない。
ピュータ数値制御システムのプロセッサから、該コンピ
ュータ数値制御システムによって制御される工作機械等
の機械の加工プログラム等を作成するために結合される
他のコンピュータシステムのＲＡＭ等のディバイスを直
接アクセスすることができ、かつ、逆に、他のコンピュ
ータシステムのプロセッサからコンピュータ数値制御シ
ステムのワーク用のＲＡＭ等のディバイスに直接アクセ
スできるので、２つのコンピュータシステム間の情報の
送受のために、必ずしもコモンＲＡＭを必要としない。
また入出力回路用のラッチＩＣ等を必要としない。
【図１】本発明の一実施例のコンピュータ数値制御装置
の要部ブロック図である。
の要部ブロック図である。
【図２】同実施例におけるＣＮＣ部分、及びパソコン部
分に対するアドレスマップを示す図である。
分に対するアドレスマップを示す図である。
【符号の説明】 １１ａ，１１ｂ プロセッサ １２ａ，１２ｂ ＲＯＭ １３ａ，１３ｂ ＲＯＭ １８ 調停回路 １９ コモンＲＡＭ １００ パソコン部分 ＡＢａ，ＡＢｂ アドレス用の双方向バッファ ＤＢａ，ＤＢｂ データ用の双方向バッファ ＣＰＵＥＮａ，ＣＰＵＥＮｂ，ＡＥＮａ，ＡＥＮｂ，Ｄ
ＥＮａ，ＤＥＮｂ イネーブル信号 ＤＡａ，ＤＡｂ，ＤＤａ，ＤＤｂ ディレクション信号
ＥＮａ，ＤＥＮｂ イネーブル信号 ＤＡａ，ＤＡｂ，ＤＤａ，ＤＤｂ ディレクション信号
Claims (4)
- 【請求項１】 数値制御機能を実行するコンピュータシ
ステム部分と他のコンピュータシステム部分の結合方式
において、各システムのアドレスバス及びデータバスは
それぞれバッファを介して接続され、上記各システムの
プロセッサ及び上記バッファを制御する調停回路を備
え、一方のシステムのプロセッサから他方のシステムの
プロセッサに接続されているディバイスのアドレスが出
力されると上記調停回路による制御によって該ディバイ
スへ直接アクセスできるようにした数値制御機能を実行
するコンピュータシステム部分と他のコンピュータシス
テムとの結合方式。 - 【請求項２】 数値制御機能を実行するコンピュータシ
ステム部分と他のコンピュータシステム部分の結合方式
において、各システムのアドレスバス及びデータバスは
それぞれバッファを介して接続され、各システムのプロ
セッサが出力するアドレス及び少なくともリード／ライ
ト信号を入力し上記各システムのプロセッサ及び上記バ
ッファを制御する調停回路を備え、一方のシステムのプ
ロセッサが他方のシステムのプロセッサに接続されたデ
ィバイスをアドレスしたとき、上記調停回路は他方のシ
ステムのプロセッサを不動作にして上記バッファを介し
て該プロセッサに接続されたディバイスを直接アクセス
させ、上記一方のシステムのプロセッサから出力される
リード／ライト信号に基づいて、該ディバイスから情報
を読み取り若しくは書き込みを行うことを特徴とする数
値制御機能を実行するコンピュータシステム部分と他の
コンピュータシステムとの結合方式。 - 【請求項３】 上記２つのシステムのアドレスバス及び
データバスはそれぞれバッファを介してコモンＲＡＭに
接続され、上記調停回路は他方のシステムのプロセッサ
が上記コモンＲＡＭをアクセスしていないときのみ一方
のシステムのプロセッサが上記コモンＲＡＭをアクセス
できるようにした請求項１または請求項２記載の数値制
御機能を実行するコンピュータシステム部分と他のコン
ピュータシステムとの結合方式。 - 【請求項４】 上記バッファは、双方向バッファで構成
され上記調停回路によってその動作方向が選択される請
求項１，請求項２または請求項３記載の数値制御機能を
実行するコンピュータシステム部分と他のコンピュータ
システムとの結合方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123244A JPH06314110A (ja) | 1993-04-28 | 1993-04-28 | 数値制御機能を実行するコンピュータシステム部分と他のコンピュータシステムとの結合方式 |
| PCT/JP1994/000659 WO1994025908A1 (fr) | 1993-04-28 | 1994-04-21 | DEUX SYSTEMES INFORMATIQUES COUPLES L'UN A l'AUTRE |
| US08/351,419 US5726895A (en) | 1993-04-28 | 1994-04-21 | Combined two computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123244A JPH06314110A (ja) | 1993-04-28 | 1993-04-28 | 数値制御機能を実行するコンピュータシステム部分と他のコンピュータシステムとの結合方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314110A true JPH06314110A (ja) | 1994-11-08 |
Family
ID=14855778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5123244A Pending JPH06314110A (ja) | 1993-04-28 | 1993-04-28 | 数値制御機能を実行するコンピュータシステム部分と他のコンピュータシステムとの結合方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5726895A (ja) |
| JP (1) | JPH06314110A (ja) |
| WO (1) | WO1994025908A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801983B2 (en) | 1997-09-03 | 2004-10-05 | Hitachi, Ltd. | Disk control device and storage device using it |
| WO2019123521A1 (ja) * | 2017-12-18 | 2019-06-27 | 三菱電機株式会社 | 数値制御装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2830857B2 (ja) * | 1996-09-09 | 1998-12-02 | 三菱電機株式会社 | データストレージシステム及びデータストレージ管理方法 |
| DE19882121B3 (de) * | 1997-02-19 | 2011-11-24 | Mitsubishi Denki K.K. | In einem Personalcomputer eingebautes numerisches Steuersystem |
| JP3737650B2 (ja) * | 1999-07-09 | 2006-01-18 | 株式会社東芝 | 統合コントローラ及び制御システム |
| US10884672B2 (en) * | 2018-04-02 | 2021-01-05 | Samsung Electronics Co., Ltd. | NDP-server: a data-centric computing architecture based on storage server in data center |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4212057A (en) * | 1976-04-22 | 1980-07-08 | General Electric Company | Shared memory multi-microprocessor computer system |
| JPS6243703A (ja) * | 1985-08-21 | 1987-02-25 | Fanuc Ltd | 数値制御システム |
| US5055999A (en) * | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
| US5252899A (en) * | 1988-03-09 | 1993-10-12 | Fanuc Ltd | Numerical control system |
| JP2588953B2 (ja) * | 1988-10-24 | 1997-03-12 | ファナック株式会社 | 数値制御装置 |
| US4878002A (en) * | 1988-10-27 | 1989-10-31 | Advanced Engineering Systems, Operations & Products, Inc. | Multi-axis DSP-based parallel processing servo controller for machine tools and robots |
| US5025365A (en) * | 1988-11-14 | 1991-06-18 | Unisys Corporation | Hardware implemented cache coherency protocol with duplicated distributed directories for high-performance multiprocessors |
| US5072374A (en) * | 1989-11-07 | 1991-12-10 | Ge Fanuc Automation North America, Inc. | Method for communicating among a plurality of programmable logic controllers each having a dma controller |
| JPH03149605A (ja) * | 1989-11-07 | 1991-06-26 | Fanuc Ltd | Ｐｃの信号転送制御方式 |
| JPH04133102A (ja) * | 1990-09-26 | 1992-05-07 | Mitsubishi Electric Corp | プログラマブル・コントローラ及びその制御方法 |
| US5291416A (en) * | 1991-03-08 | 1994-03-01 | Software Algoritms Incorporated | Event feedback for numerically controlled machine tool and network implementation thereof |
| JP2713508B2 (ja) * | 1991-03-20 | 1998-02-16 | ファナック株式会社 | 多系統数値制御装置 |
-
1993
- 1993-04-28 JP JP5123244A patent/JPH06314110A/ja active Pending
-
1994
- 1994-04-21 US US08/351,419 patent/US5726895A/en not_active Expired - Fee Related
- 1994-04-21 WO PCT/JP1994/000659 patent/WO1994025908A1/ja not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801983B2 (en) | 1997-09-03 | 2004-10-05 | Hitachi, Ltd. | Disk control device and storage device using it |
| WO2019123521A1 (ja) * | 2017-12-18 | 2019-06-27 | 三菱電機株式会社 | 数値制御装置 |
| US10921783B2 (en) | 2017-12-18 | 2021-02-16 | Mitsubishi Electric Corporation | Numerical control device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5726895A (en) | 1998-03-10 |
| WO1994025908A1 (fr) | 1994-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953074A (en) | Function-distributed control apparatus | |
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| JPH06314110A (ja) | 数値制御機能を実行するコンピュータシステム部分と他のコンピュータシステムとの結合方式 | |
| KR920004080B1 (ko) | 수치 제어 장치 | |
| JPH08513U (ja) | メインコントローラ内に内蔵したバスコントローラの動作システム | |
| JPH10240330A (ja) | 数値制御装置 | |
| JP2664492B2 (ja) | Ｃｎｃの協調動作方式 | |
| JP3020776B2 (ja) | プロセス計装システム | |
| JPH0756615A (ja) | １軸数値制御装置 | |
| JPH096425A (ja) | マルチプロセッサシステム | |
| KR0170281B1 (ko) | 피엘시 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH0521142Y2 (ja) | ||
| JP2002140103A (ja) | サーボ制御装置及びその制御方法 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS61107401A (ja) | 数値制御装置と工作機械用プログラマブルコントロ−ラ間のプログラムフオ−マツト変換方式 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPS62257506A (ja) | 数値制御装置 | |
| JPH10320352A (ja) | バスマスタ転送システム | |
| JPH02205903A (ja) | トランスファーライン用数値制御装置 | |
| JPS61107457A (ja) | デ−タ転送制御方式 | |
| JPH02219105A (ja) | プログラマブルコントローラ | |
| JPS6353607A (ja) | コンピユ−タ化数値制御装置 | |
| JPH09282243A (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JPH04144337A (ja) | 通信方式 |