JPH0631506Y2 - Ｃｒｔディスプレイ装置 - Google Patents
Ｃｒｔディスプレイ装置Info
- Publication number
- JPH0631506Y2 JPH0631506Y2 JP1990068774U JP6877490U JPH0631506Y2 JP H0631506 Y2 JPH0631506 Y2 JP H0631506Y2 JP 1990068774 U JP1990068774 U JP 1990068774U JP 6877490 U JP6877490 U JP 6877490U JP H0631506 Y2 JPH0631506 Y2 JP H0631506Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- raster
- memory
- screen
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〔考案の技術分野〕 本考案は，ＣＲＴディスプレイ装置において，文字等の
表示領域全体を反転表示する場合に，表示領域の境界部
分に位置する反転文字等を見易くするために，境界に接
して反転余白枠を設けて表示するようにしたＣＲＴディ
スプレイ装置に関する。
表示領域全体を反転表示する場合に，表示領域の境界部
分に位置する反転文字等を見易くするために，境界に接
して反転余白枠を設けて表示するようにしたＣＲＴディ
スプレイ装置に関する。
従来，ＣＲＴディスプレイ装置において画面反転（リバ
ース）表示を行なう場合には，予め設定されているメモ
リ内容表示領域のみを反転する方法がとられている。次
に具体例で説明する。
ース）表示を行なう場合には，予め設定されているメモ
リ内容表示領域のみを反転する方法がとられている。次
に具体例で説明する。
第１図の(a)は通常の非反転表示モードの表示画面を例
示し，第１図の(b)は反転表示モードの同じ表示画面を
示したものである。図中，点線で示す区画の内側がメモ
リ内容表示領域Ｓであり，外側が余白領域を表わしてい
る。
示し，第１図の(b)は反転表示モードの同じ表示画面を
示したものである。図中，点線で示す区画の内側がメモ
リ内容表示領域Ｓであり，外側が余白領域を表わしてい
る。
第１図の(a)において，文字「Ａ」「Ｂ」は輝点表示，
すなわち白表示の部分であり，残りの背景は全て黒表示
部分となっている。他方，第１図の(b)は，文字
「Ａ」，「Ｂ」を除く残りのメモリ内容表示領域Ｓが全
て反転されて白表示部分となり，文字「Ａ」，「Ｂ」お
よび余白領域が黒表示される。
すなわち白表示の部分であり，残りの背景は全て黒表示
部分となっている。他方，第１図の(b)は，文字
「Ａ」，「Ｂ」を除く残りのメモリ内容表示領域Ｓが全
て反転されて白表示部分となり，文字「Ａ」，「Ｂ」お
よび余白領域が黒表示される。
このような反転表示方法では，文字「Ｂ」の黒い左縦ス
トロークは，黒い余白領域と極く接近していることか
ら，視覚的に一体化してしまい文字として見にくいもの
となる。これは他の文字「Ｄ」，「Ｅ」，「Ｆ」，
「Ｋ」，などについても同様であり，一般に，メモリ内
容表示領域の境界部分（点線位置）に位置する文字につ
いては，大なり小なり，このような見にくい状態が生じ
る。
トロークは，黒い余白領域と極く接近していることか
ら，視覚的に一体化してしまい文字として見にくいもの
となる。これは他の文字「Ｄ」，「Ｅ」，「Ｆ」，
「Ｋ」，などについても同様であり，一般に，メモリ内
容表示領域の境界部分（点線位置）に位置する文字につ
いては，大なり小なり，このような見にくい状態が生じ
る。
第２図は，第１図の(a)，(b)に示した従来の画面反転表
示方法による表示制御回路の構成例を示したものであ
る。図中，１はＣＲＴコントローラ（ＣＲＴＣ），２は
アトリビュートメモリ，３はドットパターンメモリ，４
は並列−直列変換（Ｐ−Ｓ変換）回路，５はビデオコン
トロール回路，６はＥＯＲゲート，７はＡＮＤゲートを
示す。
示方法による表示制御回路の構成例を示したものであ
る。図中，１はＣＲＴコントローラ（ＣＲＴＣ），２は
アトリビュートメモリ，３はドットパターンメモリ，４
は並列−直列変換（Ｐ−Ｓ変換）回路，５はビデオコン
トロール回路，６はＥＯＲゲート，７はＡＮＤゲートを
示す。
第３図は，第２図の回路における乃至で示す部分の
信号のタイミング図であり，画面反転時の状態を示す。
信号のタイミング図であり，画面反転時の状態を示す。
以下，第２図および第３図を参照して簡単に動作を説明
する。アトリビュートメモリ２およびドットパターンメ
モリ３をアクセスするメモリアドレスはキャラクタアド
レスであり，ドットパターンメモリ３についてはさらに
ラスターアドレスを重畳させてアクセスされる。ドット
パターンメモリ３から読み出された並列データ形式のパ
ターンデータは，並列−直列変換回路４で直列データ形
式のデータに変換され，ビデオコントロール回路５で，
カーソル信号とともにアトリビュートの内容にしたがっ
て制御され，ＥＯＲゲート６およびＡＮＤゲート７を経
て，図示されないＣＲＴ回路へ，ビデオ信号として出力
される。
する。アトリビュートメモリ２およびドットパターンメ
モリ３をアクセスするメモリアドレスはキャラクタアド
レスであり，ドットパターンメモリ３についてはさらに
ラスターアドレスを重畳させてアクセスされる。ドット
パターンメモリ３から読み出された並列データ形式のパ
ターンデータは，並列−直列変換回路４で直列データ形
式のデータに変換され，ビデオコントロール回路５で，
カーソル信号とともにアトリビュートの内容にしたがっ
て制御され，ＥＯＲゲート６およびＡＮＤゲート７を経
て，図示されないＣＲＴ回路へ，ビデオ信号として出力
される。
第３図において，水平同期信号の中間に，表示タイミ
ング信号が生じる。表示タイミング信号は，メモリ
からデータが読み出される期間を示し，この間にデータ
信号が出力される。
ング信号が生じる。表示タイミング信号は，メモリ
からデータが読み出される期間を示し，この間にデータ
信号が出力される。
全画面リバース制御信号は，コマンドに基づいて発生
され，この信号が“ＯＮ”の間，ビデオ信号は，ＥＯ
Ｒゲート６において反転され，反転ビデオ信号とな
る。この反転ビデオ信号は，ＡＮＤゲート７において
表示タイミング信号によりゲートされ，反転ビデオ信
号となる。
され，この信号が“ＯＮ”の間，ビデオ信号は，ＥＯ
Ｒゲート６において反転され，反転ビデオ信号とな
る。この反転ビデオ信号は，ＡＮＤゲート７において
表示タイミング信号によりゲートされ，反転ビデオ信
号となる。
このように，反転ビデオ信号の反転表示期間は，表示タ
イミング信号の期間により定まり，そして表示タイミ
ング信号の立上り，立下りは，メモリからのパターン
データ読み出し期間にタイミング的に同期しているか
ら，結局，第１図(b)に示すような画面反転表示が行な
われることになる。
イミング信号の期間により定まり，そして表示タイミ
ング信号の立上り，立下りは，メモリからのパターン
データ読み出し期間にタイミング的に同期しているか
ら，結局，第１図(b)に示すような画面反転表示が行な
われることになる。
本考案の目的は，従来のＣＲＴディスプレイ装置におけ
る画面反転表示に際して反転領域境界に位置する反転文
字を見易くする手段を提供するこことにあり，ＣＲＴコ
ントローラを有し，ＣＲＴコントローラから出力される
メモリアドレスおよびラスターアドレスと水平，垂直同
期信号，メモリ表示タイミング信号によって制御され，
ＣＲＴ画面の周辺部を除いた画面表示領域内で文字を輝
点表示する非反転表示モードと文字を黒点表示する全画
面反転表示モードがあって文字データを上記２つの表示
モードの任意の一方で表示できるＣＲＴディスプレイ装
置において，メモリ表示タイミング信号が出力されてい
る期間のみメモリ内容を出力する手段と，全画面反転表
示モード時にメモリ出力を反転するＥＯＲ手段と，水平
同期信号を基準に水平のメモリ内容表示時間の前後を広
げた水平表示タイミング信号を作成する手段と，メモリ
内容を表示する領域の先頭ラスターより所定ラスター数
だけ早いラスターのラスターアドレスおよび該ラスター
の帰線期間中に位置するメモリアドレスをデコードしデ
コード出力Ｐ１を生じる手段と，メモリ内容を表示する
領域の最終ラスターより所定ラスター数だけ遅いラスタ
ーのラスターアドレスおよび該ラスターの帰線期間中に
位置するメモリアドレスをデコードしデコード出力Ｐ２
を生じる手段と，該各デコード出力（Ｐ１，Ｐ２）を水
平同期信号を基準とした帰線時間中のタイミングでフリ
ップフロップに入力し，メモリ内容を表示する先頭ラス
ターより所定ラスター数だけ早いラスターの帰線期間中
にセットおよびメモリ内容を表示する最終ラスターより
所定ラスター数だけ遅いラスターの帰線期間中にリセッ
トすることでメモリ内容表示時間の前後を垂直方向に広
げた垂直表示タイミング信号を作る手段を備え，画面デ
ータ表示領域を全画面反転表示モードに制御する際，上
記ＥＯＲ手段の出力を水平表示タイミング信号および垂
直表示タイミング信号によって切り出すことにより，該
画面データ表示領域の周囲に帯状の反転余白枠を表示す
ることを特徴とするものである。
る画面反転表示に際して反転領域境界に位置する反転文
字を見易くする手段を提供するこことにあり，ＣＲＴコ
ントローラを有し，ＣＲＴコントローラから出力される
メモリアドレスおよびラスターアドレスと水平，垂直同
期信号，メモリ表示タイミング信号によって制御され，
ＣＲＴ画面の周辺部を除いた画面表示領域内で文字を輝
点表示する非反転表示モードと文字を黒点表示する全画
面反転表示モードがあって文字データを上記２つの表示
モードの任意の一方で表示できるＣＲＴディスプレイ装
置において，メモリ表示タイミング信号が出力されてい
る期間のみメモリ内容を出力する手段と，全画面反転表
示モード時にメモリ出力を反転するＥＯＲ手段と，水平
同期信号を基準に水平のメモリ内容表示時間の前後を広
げた水平表示タイミング信号を作成する手段と，メモリ
内容を表示する領域の先頭ラスターより所定ラスター数
だけ早いラスターのラスターアドレスおよび該ラスター
の帰線期間中に位置するメモリアドレスをデコードしデ
コード出力Ｐ１を生じる手段と，メモリ内容を表示する
領域の最終ラスターより所定ラスター数だけ遅いラスタ
ーのラスターアドレスおよび該ラスターの帰線期間中に
位置するメモリアドレスをデコードしデコード出力Ｐ２
を生じる手段と，該各デコード出力（Ｐ１，Ｐ２）を水
平同期信号を基準とした帰線時間中のタイミングでフリ
ップフロップに入力し，メモリ内容を表示する先頭ラス
ターより所定ラスター数だけ早いラスターの帰線期間中
にセットおよびメモリ内容を表示する最終ラスターより
所定ラスター数だけ遅いラスターの帰線期間中にリセッ
トすることでメモリ内容表示時間の前後を垂直方向に広
げた垂直表示タイミング信号を作る手段を備え，画面デ
ータ表示領域を全画面反転表示モードに制御する際，上
記ＥＯＲ手段の出力を水平表示タイミング信号および垂
直表示タイミング信号によって切り出すことにより，該
画面データ表示領域の周囲に帯状の反転余白枠を表示す
ることを特徴とするものである。
以下に，本考案の詳細を実施例にしたがって説明する。
第４図は，本考案装置に基づく反転表示画面の例であ
り，第１図の(b)に示したメモリ内容表示領域Ｓの外側
に２重斜線で示す帯状の反転余白枠領域Ｆを設けるもの
である。このような反転余白枠を表示することにより，
メモリ内容表示領域Ｓの境界部分に位置する反転文字
「Ａ」，「Ｂ」などが見にくくなる状態は完全に改善で
きることになる。
り，第１図の(b)に示したメモリ内容表示領域Ｓの外側
に２重斜線で示す帯状の反転余白枠領域Ｆを設けるもの
である。このような反転余白枠を表示することにより，
メモリ内容表示領域Ｓの境界部分に位置する反転文字
「Ａ」，「Ｂ」などが見にくくなる状態は完全に改善で
きることになる。
第５図は，上記した反転余白枠を表示するための１実施
例の原理説明図である。
例の原理説明図である。
第５図の(a)は，画面アドレス空間における反転余白枠
領域を概略的に表わしたものである。本実施例の場合，
アドレス空間は，水平方向文字数１０２，垂直方向ラス
ター数７８７で構成され，メモリ内容表示領域Ｓは，８
０文字×２５行で構成されている。なお，１行分のラス
ター数は２８である。反転余白枠のサイズは，たとえば
左右が１文字分の幅，上下が１２ラスター分の幅とされ
る。
領域を概略的に表わしたものである。本実施例の場合，
アドレス空間は，水平方向文字数１０２，垂直方向ラス
ター数７８７で構成され，メモリ内容表示領域Ｓは，８
０文字×２５行で構成されている。なお，１行分のラス
ター数は２８である。反転余白枠のサイズは，たとえば
左右が１文字分の幅，上下が１２ラスター分の幅とされ
る。
メモリ内容表示領域Ｓの外側に設定される反転余白枠領
域Ｆは，第５図の(b)に示すように，Ｆ１乃至Ｆ５の５
つのセグメントに分割され，第５図の(a)に示すように
アドレス空間内に分散配置される。しかし，アドレス空
間はラスター走査されるため，左右および上下の辺はそ
れぞれ連結される。そのため，１フレームの開始アドレ
スをＦ５の先頭位置前方Ｐ１に設定し，終了アドレスを
Ｆ３の終了位置後方Ｐ２に設定することにより，第５図
の(b)に示すような一体化された反転余白枠を表示させ
ることができる。なお開始アドレスＰ１と終了アドレス
Ｐ２は，それぞれ垂直方向のラスターアドレスと水平方
向のメモリアドレスの組み合わせで表わされる。これら
の開始アドレスＰ１と終了アドレスＰ２を検出するため
に，ラスターアドレスとメモリアドレスを入力するデコ
ーダが用いられ，その出力によってフレームの開始，終
了が制御される。
域Ｆは，第５図の(b)に示すように，Ｆ１乃至Ｆ５の５
つのセグメントに分割され，第５図の(a)に示すように
アドレス空間内に分散配置される。しかし，アドレス空
間はラスター走査されるため，左右および上下の辺はそ
れぞれ連結される。そのため，１フレームの開始アドレ
スをＦ５の先頭位置前方Ｐ１に設定し，終了アドレスを
Ｆ３の終了位置後方Ｐ２に設定することにより，第５図
の(b)に示すような一体化された反転余白枠を表示させ
ることができる。なお開始アドレスＰ１と終了アドレス
Ｐ２は，それぞれ垂直方向のラスターアドレスと水平方
向のメモリアドレスの組み合わせで表わされる。これら
の開始アドレスＰ１と終了アドレスＰ２を検出するため
に，ラスターアドレスとメモリアドレスを入力するデコ
ーダが用いられ，その出力によってフレームの開始，終
了が制御される。
なお第５図（ａ）の画面アドレス空間では，各ラスター
においてメモリアドレスはメモリ表示タイミング信号Ｏ
ＦＦ期間つまり帰線期間の間も連続して発生されている
ものである。
においてメモリアドレスはメモリ表示タイミング信号Ｏ
ＦＦ期間つまり帰線期間の間も連続して発生されている
ものである。
ところで，反転余白枠領域Ｆは画面の左端からきちんと
表示されることが，表示品位を確保するうえで望まし
い。そのためには第５図（ａ）に示されるように，１フ
レームの開始アドレスＰ１は，メモリ内容表示領域Ｓの
上部の反転余白枠セグメントＦ４の先頭ラスター上でし
かも水平表示タイミング信号ＯＦＦ期間，つまり帰線期
間の中に動作時間の余裕を見込んで設定され，同様に終
了アドレスＰ２は，メモリ内容表示領域Ｓの下部の反転
余白枠セグメントＦ３の最終ラスター上の水平表示タイ
ミング信号ＯＦＦ期間の中に設定されるようにすればよ
い。
表示されることが，表示品位を確保するうえで望まし
い。そのためには第５図（ａ）に示されるように，１フ
レームの開始アドレスＰ１は，メモリ内容表示領域Ｓの
上部の反転余白枠セグメントＦ４の先頭ラスター上でし
かも水平表示タイミング信号ＯＦＦ期間，つまり帰線期
間の中に動作時間の余裕を見込んで設定され，同様に終
了アドレスＰ２は，メモリ内容表示領域Ｓの下部の反転
余白枠セグメントＦ３の最終ラスター上の水平表示タイ
ミング信号ＯＦＦ期間の中に設定されるようにすればよ
い。
第５図の(a)において，斜線を施した十字領域が表示を
禁止される領域である。そこで残りのＳおよびＦ１乃至
Ｆ５の領域を反転表示領域としてアドレス空間から選択
できるように，垂直および水平それぞれの走査期間にお
けるタイミング信号を生成する必要がある。すなわち，
従来方法では，アドレス空間から，メモリ内容表示領域
Ｓを切出すように制御すればよく，第２図および第３図
で説明したように，単一の表示タイミング信号にしたが
う比較的簡単な制御回路を用いて実現することができ
た。
禁止される領域である。そこで残りのＳおよびＦ１乃至
Ｆ５の領域を反転表示領域としてアドレス空間から選択
できるように，垂直および水平それぞれの走査期間にお
けるタイミング信号を生成する必要がある。すなわち，
従来方法では，アドレス空間から，メモリ内容表示領域
Ｓを切出すように制御すればよく，第２図および第３図
で説明したように，単一の表示タイミング信号にしたが
う比較的簡単な制御回路を用いて実現することができ
た。
しかし，本考案装置によれば，メモリ内容表示領域Ｓの
上下左右に，所定の幅の反転余白を表示する必要がある
ため，表示タイミング信号は，垂直と水平別々に設け，
第５図の(a)に斜線で示す十字状領域のみを禁止するよ
うなタイミングで生成しなければならない。
上下左右に，所定の幅の反転余白を表示する必要がある
ため，表示タイミング信号は，垂直と水平別々に設け，
第５図の(a)に斜線で示す十字状領域のみを禁止するよ
うなタイミングで生成しなければならない。
第６図は，このような垂直，水平表示タイミング信号を
生成することができる表示制御回路の実施例構成図であ
る。本実施例回路は，第２図に示した従来例回路を改良
したものである。図中の１はＣＲＴコントローラ，２は
アトリビュートメモリ，３はドットパターンメモリ，４
は並列−直列変換（Ｐ−Ｓ変換）回路，５はビデオコン
トロール回路，８はデコード回路，９は水平タイミング
回路，１０はフリップフロップ，１１乃至１４はＡＮＤ
ゲート，１５はＥＯＲゲートを示す。なお参照番号１乃
至５の回路要素は，第２図における同一番号の回路要素
に対応している。
生成することができる表示制御回路の実施例構成図であ
る。本実施例回路は，第２図に示した従来例回路を改良
したものである。図中の１はＣＲＴコントローラ，２は
アトリビュートメモリ，３はドットパターンメモリ，４
は並列−直列変換（Ｐ−Ｓ変換）回路，５はビデオコン
トロール回路，８はデコード回路，９は水平タイミング
回路，１０はフリップフロップ，１１乃至１４はＡＮＤ
ゲート，１５はＥＯＲゲートを示す。なお参照番号１乃
至５の回路要素は，第２図における同一番号の回路要素
に対応している。
また第７図は，第６図の回路中に′乃至′で示す部
分の信号のタイミング図であり，画面反転時の状態を示
したものである。
分の信号のタイミング図であり，画面反転時の状態を示
したものである。
以下，第５図，第６図，第７図を参照して，本実施例回
路の動作を説明する。
路の動作を説明する。
ＣＲＴコントローラ１から出力される水平同期信号′
および表示タイミング信号′は，第２図の従来例回路
におけるものと同じである。
および表示タイミング信号′は，第２図の従来例回路
におけるものと同じである。
表示タイミング信号′は，ＡＮＤゲート１３において
ビデオコントロール回路５の出力ビデオ信号をゲート
し，ビデオ信号′を生じる。ビデオ信号′は，全画
面リバース制御信号′が“ＯＮ”にセットされている
とき，ＥＯＲゲート１５において反転され，反転ビデオ
信号′を生じる。この反転ビデオ信号′は第３図の
反転ビデオ信号に対応し，メモリ内容表示期間外では
全て“ＯＮ”であり，反転余白枠を表示する機能をもっ
ていない。なお，全画面リバース制御信号′が“ＯＦ
Ｆ”のときは，ビデオ信号′がそのままＥＯＲゲート
１５から出力される。
ビデオコントロール回路５の出力ビデオ信号をゲート
し，ビデオ信号′を生じる。ビデオ信号′は，全画
面リバース制御信号′が“ＯＮ”にセットされている
とき，ＥＯＲゲート１５において反転され，反転ビデオ
信号′を生じる。この反転ビデオ信号′は第３図の
反転ビデオ信号に対応し，メモリ内容表示期間外では
全て“ＯＮ”であり，反転余白枠を表示する機能をもっ
ていない。なお，全画面リバース制御信号′が“ＯＦ
Ｆ”のときは，ビデオ信号′がそのままＥＯＲゲート
１５から出力される。
このため水平タイミング回路９は，水平表示タイミング
信号′を発生する。この信号′は，表示タイミング
信号′の前後に左右の反転余白分だけ伸びたパルス幅
をもっている。
信号′を発生する。この信号′は，表示タイミング
信号′の前後に左右の反転余白分だけ伸びたパルス幅
をもっている。
水平表示タイミング信号′は，ＡＮＤゲート１４にお
いて，後述される垂直表示タイミング信号′ととも
に，反転ビデオ信号′をゲートし，メモリ内容表示区
間と，反転表示枠区間とを切り出し，反転ビデオ信号
′を出力させる。
いて，後述される垂直表示タイミング信号′ととも
に，反転ビデオ信号′をゲートし，メモリ内容表示区
間と，反転表示枠区間とを切り出し，反転ビデオ信号
′を出力させる。
垂直表示タイミング信号′は，フリップフロップ１０
により発生される。フリップフロップ１０は，第５図
(a)に示す位置Ｐ１が走査されたとき，そのＪ端子へ与
えられる入力によりセットされ，そして位置Ｐ２が走査
されたとき，そのＫ端子へ与えられる入力によりリセッ
トされる。
により発生される。フリップフロップ１０は，第５図
(a)に示す位置Ｐ１が走査されたとき，そのＪ端子へ与
えられる入力によりセットされ，そして位置Ｐ２が走査
されたとき，そのＫ端子へ与えられる入力によりリセッ
トされる。
デコード回路８は，第５図で説明したように，メモリア
ドレスおよびラスターアドレスに基づいてＰ１位置およ
びＰ２位置を検出し，デコード信号′をそれぞれＡＮ
Ｄゲート１１および１２に印加する。このときＡＮＤゲ
ート１１および１２は，水平タイミング回路９から供給
される信号′によりイネーブル化されており，デコー
ド回路８から出力された信号は，フリップフロップ１０
に送られ，フリップフロップ１０はセットあるいはリセ
ットされる。
ドレスおよびラスターアドレスに基づいてＰ１位置およ
びＰ２位置を検出し，デコード信号′をそれぞれＡＮ
Ｄゲート１１および１２に印加する。このときＡＮＤゲ
ート１１および１２は，水平タイミング回路９から供給
される信号′によりイネーブル化されており，デコー
ド回路８から出力された信号は，フリップフロップ１０
に送られ，フリップフロップ１０はセットあるいはリセ
ットされる。
イネーブル信号′が発生される区間は，第５図(a)の
鎖線ｇ１，ｇ２に囲まれた区間である。またインターレ
ース方式の場合，デコード回路８は，交互のインターレ
ース走査のいずれにも応答できるように，予め隣接する
２つのラスターアドレスを同じく検出できるように構成
される。
鎖線ｇ１，ｇ２に囲まれた区間である。またインターレ
ース方式の場合，デコード回路８は，交互のインターレ
ース走査のいずれにも応答できるように，予め隣接する
２つのラスターアドレスを同じく検出できるように構成
される。
以上のようにして，ＡＮＤゲート１４からは，表示タイ
ミング信号′がＯＮのとき，すなわちメモリ内容表示
領域Ｓを走査するラスターでは反転ビデオ信号′が出
力され，また表示タイミング信号′が“ＯＦＦ”のと
き，すなわちメモリ内容表示領域Ｓの上下の反転余白枠
領域のラスターでは，′のような反転ビデオ信号が出
力される。
ミング信号′がＯＮのとき，すなわちメモリ内容表示
領域Ｓを走査するラスターでは反転ビデオ信号′が出
力され，また表示タイミング信号′が“ＯＦＦ”のと
き，すなわちメモリ内容表示領域Ｓの上下の反転余白枠
領域のラスターでは，′のような反転ビデオ信号が出
力される。
水平タイミング回路９は，たとえばシフトレジスタなど
の遅延手段と論理ゲートによって構成され，水平同期信
号′から所望のタイミングで必要なパルス幅をもった
信号′，′を生成する。
の遅延手段と論理ゲートによって構成され，水平同期信
号′から所望のタイミングで必要なパルス幅をもった
信号′，′を生成する。
以上述べたように，本考案によれば，ディスプレイ画面
の全画面反転表示の際，メモリ内容表示領域の外側に一
定の幅の反転余白枠が表示されるため，端に位置する文
字等が見易くなり，表示データの読み取りの信頼性を向
上させるとともに，作業能率が改善される。
の全画面反転表示の際，メモリ内容表示領域の外側に一
定の幅の反転余白枠が表示されるため，端に位置する文
字等が見易くなり，表示データの読み取りの信頼性を向
上させるとともに，作業能率が改善される。
第１図は従来装置による表示画面の非反転および反転の
説明図，第２図は従来の表示制御回路の構成例を示す
図，第３図は第２図に示す回路の信号タイミング図，第
４図は本考案装置に基づく反転表示画面の説明図，第５
図は本考案装置の１実施例の原理説明図，第６図は１実
施例回路の構成図，第７図は第６図に示す実施例回路の
信号タイミング図である。 図中，１はＣＲＴコントローラ，２はアトリビュートメ
モリ，３はドットパターンメモリ，４は並列−直列変換
（Ｐ−Ｓ変換）回路，５はビデオコントロール回路，８
はデコード回路，９は水平タイミング回路，１０はフリ
ップフロップ，１１乃至１４はＡＮＤゲート，６および
１５はＥＯＲゲートを示す。
説明図，第２図は従来の表示制御回路の構成例を示す
図，第３図は第２図に示す回路の信号タイミング図，第
４図は本考案装置に基づく反転表示画面の説明図，第５
図は本考案装置の１実施例の原理説明図，第６図は１実
施例回路の構成図，第７図は第６図に示す実施例回路の
信号タイミング図である。 図中，１はＣＲＴコントローラ，２はアトリビュートメ
モリ，３はドットパターンメモリ，４は並列−直列変換
（Ｐ−Ｓ変換）回路，５はビデオコントロール回路，８
はデコード回路，９は水平タイミング回路，１０はフリ
ップフロップ，１１乃至１４はＡＮＤゲート，６および
１５はＥＯＲゲートを示す。
Claims (1)
- 【請求項１】ＣＲＴコントローラを有し，ＣＲＴコント
ローラから出力されるメモリアドレスおよびラスターア
ドレスと水平，垂直同期信号，メモリ表示タイミング信
号によって制御され，ＣＲＴ画面の周辺部を除いた画面
表示領域内で文字を輝点表示する非反転表示モードと文
字を黒点表示する全画面反転表示モードがあって文字デ
ータを上記２つの表示モードの任意の一方で表示できる
ＣＲＴディスプレイ装置において、メモリ表示タイミン
グ信号が出力されている期間のみメモリ内容を出力する
手段と，全画面反転表示モード時にメモリ出力を反転す
るＥＯＲ手段と，水平同期信号を基準に水平のメモリ内
容表示時間の前後を広げた水平表示タイミング信号を作
成する手段と，メモリ内容を表示する領域の先頭ラスタ
ーより所定ラスター数だけ早いラスターのラスターアド
レスおよび該ラスターの帰線期間中に位置するメモリア
ドレスをデコードしデコード出力Ｐ１を生じる手段と，
メモリ内容を表示する領域の最終ラスターより所定ラス
ター数だけ遅いラスターのラスターアドレスおよび該ラ
スターの帰線期間中に位置するメモリアドレスをデコー
ドしデコード出力Ｐ２を生じる手段と，該各デコード出
力（Ｐ１，Ｐ２）を水平同期信号を基準とした帰線期間
中のタイミングでフリップフロップに入力し，メモリ内
容を表示する先頭ラスターより所定ラスター数だけ早い
ラスターの帰線期間中にセットおよびメモリ内容を表示
する最終ラスターより所定ラスター数だけ遅いラスター
の帰線期間中にリセットすることでメモリ内容表示時間
の前後を垂直方向に広げた垂直表示タイミング信号を作
る手段を備え，画面データ表示領域を全画面反転表示モ
ードに制御する際，上記ＥＯＲ手段の出力を水平表示タ
イミング信号および垂直表示タイミング信号によって切
り出すことにより，該画面データ表示領域の周囲に帯状
の反転余白枠を表示することを特徴としたＣＲＴディス
プレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990068774U JPH0631506Y2 (ja) | 1990-06-28 | 1990-06-28 | Ｃｒｔディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990068774U JPH0631506Y2 (ja) | 1990-06-28 | 1990-06-28 | Ｃｒｔディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0312297U JPH0312297U (ja) | 1991-02-07 |
| JPH0631506Y2 true JPH0631506Y2 (ja) | 1994-08-22 |
Family
ID=31603500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990068774U Expired - Lifetime JPH0631506Y2 (ja) | 1990-06-28 | 1990-06-28 | Ｃｒｔディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0631506Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006326117A (ja) * | 2005-05-27 | 2006-12-07 | Hanaeda Planning:Kk | リハビリ用具並びにリハビリ方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5069922A (ja) * | 1973-08-02 | 1975-06-11 | ||
| JPS6060062B2 (ja) * | 1977-10-26 | 1985-12-27 | 株式会社日立製作所 | カラ−グラフイツクデイスプレイ装置 |
| JPS57136686A (en) * | 1981-02-19 | 1982-08-23 | Ricoh Kk | Inverse indication control system of crt display device |
-
1990
- 1990-06-28 JP JP1990068774U patent/JPH0631506Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312297U (ja) | 1991-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4200869A (en) | Data display control system with plural refresh memories | |
| US3984828A (en) | Character generator for television channel number display with edging provisions | |
| JPS6361711B2 (ja) | ||
| KR880010612A (ko) | 영상표시장치 | |
| EP0032942A1 (en) | VIDEO DISPLAY TERMINAL. | |
| US4788540A (en) | Raster scan image data display controller including means for reducing flickering | |
| JPH07262367A (ja) | デジタル画像信号処理装置および方法 | |
| JPH0792737B2 (ja) | ビデオ信号表示制御装置 | |
| US6597364B1 (en) | Method and system for eliminating frame tears from an output display | |
| JPS60134284A (ja) | 画面反転表示方式 | |
| JPS602670B2 (ja) | 表示制御方式 | |
| JP3729187B2 (ja) | 画像表示装置 | |
| KR960010730B1 (ko) | 화상표시 제어방법 및 장치 | |
| KR900000719B1 (ko) | 액정 표시 소자의 콘트롤러 | |
| JP4124015B2 (ja) | 画像表示装置 | |
| KR100207453B1 (ko) | Osd문자에 테두리를 씌우는 온스크린 디스플레이장치 | |
| JP2591064B2 (ja) | 文字多重放送受信装置 | |
| JPH0312297U (ja) | ||
| JPH0352073B2 (ja) | ||
| JP2002148586A (ja) | 液晶表示装置 | |
| JPS648338B2 (ja) | ||
| KR940006808B1 (ko) | 커서 발생 장치 | |
| KR860002145B1 (ko) | 화면표시장치의 화소 어긋내기회로 | |
| JP3039283B2 (ja) | 画像処理方法及び装置 | |
| JPH08339179A (ja) | 表示装置 |