JPH0631981B2 - 自動リズム演奏装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、波形読出型自動リズム演奏装置に関し、リ
ズム音波形の記憶・再生の際に音量レベル調整を行なう
と共に発生されるリズム音毎に音量レベルを制御するこ
とにより音質が良く音量変化に富んだリズム演奏を可能
にしたものである。

従来、複数のリズム音波形をそれぞれパルスコード変換
して波形メモリに記憶しておき、リズムパルスに応じて
波形メモリから波形データを読出すことにより自動的に
リズム音を発生させるようにした自動リズム演奏装置が
提案されている。しかしながら、このような自動リズム
演奏装置にあつては、リズム楽器から得られたリズム音
波形をそのままパルスコード変換し、記憶・再生してい
るため、特に低音量のリズム音についてＳ／Ｎ比が低下
する欠点があつた。

この発明の目的は、良好な音質で音量変化に富んだリズ
ム演奏をなしうる新規な自動リズム演奏装置を提供する
ことにある。

この発明による自動リズム演奏装置は、 複数音色のリズム音の経時的な発生パターンを表すパタ
ーンデータを記憶した第１の記憶手段であって、該パタ
ーンデータとしては、該リズム音を発生すべきタイミン
グ毎の音色制御情報および音量制御情報を記憶したもの
と、 前記複数の音色にそれぞれ対応した複数の波形データを
所定の振幅で記憶した第２の記憶手段と、 前記複数の音色毎にリズム音信号の音量を制御するため
の音量制御データを記憶した第３の記憶手段と、 テンポクロック信号を発生する手段と、 前記テンポクロック信号に基づいて前記パターンデータ
を読み出す読出手段であって、前記リズム音を発生すべ
きタイミング毎に該タイミングに対応する音色制御情報
および音量制御情報を出力するものと、 前記読出手段から音色制御情報および音量制御情報が出
力されるたびに、 (a)該音色制御情報が指示するリズム音の音色に対応す
る波形データを前記第２の記憶手段から読み出すことに
よりリズム音信号を発生する処理と、 (b)前記音色制御情報が指示するリズム音の音色に対応
する音量制御データを前記第３の記憶手段から読み出
し、該音量制御データに応じて前記リズム音信号の音量
を制御する処理と、 (c)前記音量制御情報に応じて前記リズム音信号の音量
を制御する処理と を行なうリズム音発生手段と をそなえたものである。

この発明の構成によれば、音色毎に波形データを所定の
振幅で記憶するようにしたので、低音量のリズム楽器に
ついてはその波形を記憶する際に音量レベルを高めて記
憶することによりＳ／Ｎ比を改善することができ、音質
の良いリズム音が得られる。

また、この発明では、発生されるリズム音信号毎に第１
の記憶手段から読み出した音量制御情報に応じて音量を
制御するようにしたので、同じシンバルの音でも発音タ
イミング毎に微妙に音量を異ならせることができ、音量
変化に富んだリズム演奏が可能になる。

さらに、この発明では、発生されるリズム音信号毎に音
量を制御する際に、単に第１の記憶手段から読み出した
音量制御情報に応じて音量を制御するだけでなく、音色
毎に音量制御データを記憶しておき、パターンデータ中
の音色制御情報に応じて音量制御情報を読み出してリズ
ム音信号の音量を制御するようにした。単に第１の記憶
手段から読み出した音量制御情報に応じて音量を制御す
るものでは、発音タイミング毎の相対的な音量の違いの
みならず音色間の絶対的な音量レベルの違いをも考慮し
て音量制御情報を作成しなければならないが、この発明
によれば、音色間の絶対的な音量レベルの違いは音量制
御データによって制御されるので、発音タイミング毎の
相対的な音量の違いのみを考慮して音量制御情報を作成
すればよく、パターンデータ中の音量制御情報の作成を
容易に行うことができる。

以下、添付図面に示す実施例についてこの発明を詳述す
る。

第１図は、この発明の一実施例による自動リズム演奏装
置をそなえた電子楽器を示すものであり、この電子楽器
はマイクロコンピユータの助けによつてマニアル演奏音
信号及び自動リズム音信号の発生が制御されるようにな
つている。

鍵盤10は多数の鍵と、各々の鍵に連動する多数の鍵スイ
ツチとを含むもので、各鍵スイツチは鍵スイツチ（ＫＳ
Ｗ）インターフエース12を介して走査される。そして、
鍵走査によつて得られた押鍵データはバス14を介して鍵
楽音インターフエース16に供給される。

パネル18には、多数の楽音選択用操作子18A及び多数の
リズム用操作子18Bが設けられており、リズム用操作子1
8Bとしては、第２図に示すような多数のリズムのうちか
ら特定のリズムを選択するための一群のリズム選択スイ
ツチ20と、リズムスタート／ストツプスイツチ22と、ノ
イズ系（シンバル系）リズム音及びドラム系リズム音の
バランス調整用ボリユーム24と、リズム音のトータル音
量調整用ボリユーム26と、リズムテンポ調整用ボリユー
ム28とが設けられている。操作子18A及び18Bはパネルイ
ンターフエース30を介して走査され、この走査によつて
得られる操作データのうち楽音選択操作データはバス14
を介して鍵楽音インターフエース16に供給される。

鍵楽音インターフエース16は押鍵データ及び楽音選択操
作データをシリアル信号に変換して鍵盤音形成回路32に
供給する。鍵盤音形成回路32はインターフエース16から
のシリアル信号に応じて時分割多重形式のデイジタル楽
音信号（マニアル演奏音信号）ＫＴＳを形成し、シリア
ル(S)／パラレル(P)変換・分配回路34に供給する。Ｓ／
Ｐ変換・分配回路34はデイジタル楽音信号ＫＴＳをパラ
レル信号に変換してデイジタル(D)／アナログ(A)変換回
路36に供給する。そして、Ｄ／Ａ変換回路36からのアナ
ログ楽音信号は出力アンプ38を介して中央スピーカ40C
に供給され、音響に変換される。

中央処理装置（ＣＰＵ）42は、ワーキングエリア44のＲ
ＡＭ（ランダムアクセスメモリ）と、ＲＯＭ（リードオ
ンリイメモリ）からなるプログラムメモリ46とを用いて
上記のような楽音信号発生を制御すると共に以下に述べ
るようなリズム音信号発生を制御するもので、汎用の
Ａ、Ｘ、Ｙレジスタ等を含んでいる。

リズム音信号発生動作に関して、ワーキングエリア44に
は、次の第１表に示すような多数の記憶域が設けられて
いる。

リズム用操作子18Bの走査によつて得られるリズム用操
作データはパネルインターフエース30からバス14を介し
てワーキングエリア44に供給され、記憶される。すなわ
ち、リズム選択スイツチ20の操作データはリズム指定デ
ータとしてレジスタRHYPTNに記憶され、ノイズ系／ドラ
ム系バランス調整用ボリユーム24の操作データはノイズ
系音量データ及びドラム系音量データに分割されてそれ
ぞれレジスタRHCLEV及びRHDLEVに記憶され、トータル音
量調整用ボリユーム26の操作データはトータル音量デー
タとしてレジスタTOTLEVに記憶され、リズムテンポ調整
用ボリユーム28の操作データはリズムテンポデータとし
てレジスタTEMPOに記憶される。

ＲＯＭからなるリズムパターンメモリ48は、第２図に示
すような各種のリズムについて第３図に示すようなフオ
ーマツトでリズムパターンデータを記憶したものであ
る。各リズムパターンデータは、最初に先頭アドレスに
対応して１バイトの楽器グループナンバデータが配置さ
れ、その下位３ビツトが第２図のリズム分類に従つて０
〜７のいずれかの楽器グループナンバＩＧＮを示すよう
になつている。そして、楽器グループナンバデータの後
最初の拍エンドデータＢＥまでの間には最初の拍内で発
音すべきリズム音に関するいくつかのイベントデータＥ
ＶＴが発音タイミング順に配置される。

各イベントデータＥＶＴは２バイトのデータからなり、
１バイト目の最上位ビツトは使用せず、その下３ビツト
が第２図に示すような０〜７のいずれかのチヤンネルナ
ンバＣＨＮを、下位４ビツトが０〜11のいずれかの拍タ
イミングＴＭＧをそれぞれ示すようになつている。ここ
で、０〜７のチヤンネルナンバＣＨＮは第２図に示すよ
うに楽器グループ毎、すなわちリズム種類毎に「TC
Y」、「ＨＨ」等の符号で示すリズム楽器に対応したも
のであり、各符号と各リズム楽器との対応関係は次に第
２表に示すようになつている。

各イベントデータＥＶＴの２バイト目は、上位２ビツト
は使用せず、その下２ビツトがピツチＰＩＴを、下位３
ビツトが音量レベルＬＥＶをそれぞれ示すようになつて
いる。ここで、ピツチＰＩＴは例えばトムトムを高音又
は低音のいずれのものにするか指定したり、コンガを高
音、低音又はクラツシユ音のいずれのものにするか指定
するためのものである。また、音量レベルＬＥＶはピア
ニシモからフオルテシモまでの範囲で１音毎の強弱を指
定するためのものである。

従つて、各イベントデータＥＶＴには、どのリズム楽器
をどの拍内タイミングでどのようなピツチで且つどのよ
うな音量で発生させるかについての情報が含まれている
ことになる。

拍エンドデータＢＥは１バイトのデータからなり、その
上位４ビツトは使用せず、残り４ビツトが「１１０１」
であつて、この内容を便宜上16進法表示で「ＯＤ」と表
現する。

最初の拍エンドデータＢＥの後には２拍目のイベントデ
ータＥＶＴが順次に配置され、その後には２拍目の拍エ
ンドデータＢＥが配置され、以下同様にして必要数のイ
ベントデータＥＶＴ及び拍エンドデータＢＥが配置され
る。そして、最後のイベントデータＥＶＴの後にはリタ
ーンデータＲＴＮが配置される。リターンデータＲＴＮ
は１バイトのデータからなり、その上位４ビツトは使用
せず、残り４ビツトが「１１１１」であつて、この内容
を便宜上16進法表示で「ＯＦ」と表現する。

ＲＯＭからなるパターン先頭アドレスメモリ50はリズム
パターンメモリ48の各リズム毎の先頭アドレスデータを
記憶したもので、ワーキングエリア44内のレジスタRHYP
TNからのリズム指定データをアドレス信号として記憶内
容が読出されるようになつている。

対数（ＬＯＧ）音量テーブル52は、レジスタＴＯＴＬＥ
Ｖからのトータル音量データを対数変換するための第１
のＲＯＭと、レジスタRHDLEVからのドラム系音量データ
及びレジスタRHCLEVからのノイズ系音量データをそれぞ
れ対数変換するための第２のＲＯＭとをそなえている。

ＲＯＭからなる楽器毎レベルメモリ54は第２図及び第２
表の合計28種類のレベル楽器のそれぞれに対応した音量
レベル制御データを記憶したもので、各音量レベル制御
データの内容は対応するリズム楽器のリズム音波形を記
録又は記憶する際の音量レベル調整度を考慮して決定さ
れている。

ＲＯＭからなるリズム音波形メモリ56は前述の28種類を
含む多種類のリズム楽器のそれぞれのリズム音波形に対
応した波形データを記憶したものである。この場合、名
称同一の楽器でも前述のトムトム又はコンガのようにピ
ツチが異なると別種の楽器として扱つているので、前述
の28種類よりも多くの種類のリズム音波形が記憶される
ことになる。ここで、各リズム音波形に対応した波形デ
ータは例えば第４図(a)、(b)又は(c)に例示するような
リズム音波形を立上りから減衰までの区間においてサン
プリングし、各サンプル毎に振幅をパルスコード変換し
て得られたものである。

すなわち、この実施例ではリズム音波形メモリ56におけ
る１サンプル分の記憶領域が８ビットのデータを記憶可
能となっているので、リズム楽器から得られた小音量の
リズム音波形についてはその音量を波形全体について増
大させた状態で順次にサンプリングすると共に各サンプ
ル毎にその振幅を８ビットの振幅データに変換すること
によりいずれも８ビットの多数の振幅データが得られ
る。そして、これらの振幅データは１音分の波形データ
としてメモリ56内の１音分の記憶部（１サンプル分の記
憶領域を多数含むもの）に記憶される。また、振幅デー
タを得る際の音量増大に対応した音量レベル制御データ
は、楽器毎レベルメモリ54に記憶され、該振幅データに
基づくリズム音の音量レベルを上記音量増大に対応して
全体的に低下制御するのに使用される。

リズムインターフェース58は、設定テンポに対応した周
波数を有するテンポクロック信号を発生してこのテンポ
クロック信号の各クロックパルスを割込命令信号ＩＮＴ
として送出すると共に、特定のタイミングで発音すべき
イベントデータがあれば第５図に示すようなシリアルデ
ータＯＰＣを８楽器分順次にリズム音発生回路60に供給
するものである。第５図のシリアルデータＯＰＣにおい
て、ＮＫＯＮ（先頭ビツト）は発音命令信号、ＮＫＯＦ
は消音命令信号、ＬＥＶ（３ビツト）は音量レベル指定
信号、ＰＩＴ（２ビツト）はピツチ指定信号をそれぞれ
示す。なお、リズムインターフエース58にはリズムテン
ポ設定時にレジスタTEMPOからリズムテンポデータが供
給されるので、このリズムテンポデータに基づいてリズ
ムテンポが決定される。

パネルデータインターフエース62は第５図に示すような
音量制御信号ＬＶ及びリズム制御信号ＰＡＮをリズム音
発生回路60に供給するものである。音量制御信号ＬＶは
ノイズ系リズム楽器の音量レベルを指定するための８ビ
ツトの信号NLEVとドラム系リズム楽器の音量レベルを指
定するための８ビツトの信号DLEVとを直列配置したもの
で、ノイズ系音量レベル指定信号ＮＬＥＶの値はlog
（ＴｘＢ_Ｎ）で且つドラム系音量レベル指定信号ＤＬＥ
Ｖの値はlog（ＴｘＢ_Ｄ）でそれぞれ表わされる。ここ
で、Ｔはボリユーム26によるトータル音量レベルを示
し、Ｂ_Ｎ及びＢ_Ｄはボリユーム24によるそれぞれノイズ
系音量レベル及びドラム系音量レベルを示す。従つて、
ノイズ系音量レベル指定信号ＮＬＥＶは対数音量テーブ
ル52の第１ＲＯＭからのトータル音量データと同テーブ
ル52の第２ＲＯＭからのノイズ系音量データとを加算す
ることによつて得られ、ドラム系音量レベル指定信号Ｄ
ＬＥＶは対数音量テーブル52の第１ＲＯＭからのトータ
ル音量データと同テーブル52の第２ＲＯＭからのドラム
系音量データとを加算することによつて得られる。

リズム制御信号ＰＡＮは第５図(A)、(B)に示すように２
種類あり、信号(A)は楽器毎レベルメモリ54の内容（音
量レベル制御データ）を順次に読出し、各音量レベル制
御信号ＶＬＣ（５ビツト）毎に楽器名に対応したアドレ
ス（５ビツト）を与えることにより形成される。この場
合、信号(A)は28楽器分順次に送出され、リズム音発生
回路60内のＲＡＭに一旦記憶される。また、信号(B)は
リズムパターンメモリ48から読出される３ビツトの楽器
グループナンバ信号ＩＧＮに対して信号(A)とは異なる
アドレス（５ビツト）を与えることにより形成される。

リズム音発生回路60に供給された信号(B)は楽器グルー
プナンバ信号ＩＧＮの示す特定の楽器グループに属する
８つのリズム楽器について時分割的な波形データ読出し
を可能にする。この場合、リズム音発生回路60は特定の
楽器グループ中の８つのリズム楽器のうち発音すべき１
又は複数のリズム楽器について波形データを読出すべく
波形メモリ56に時分割的にアドレス信号ＡＤを供給す
る。発音すべき１又は複数のリズム楽器はシリアルデー
タＯＰＣ中の発音命令信号ＮＫＯＮ及びピツチ指定信号
ＰＩＴによつて指定される。波形メモリ56から時分割的
に読出されたパラレル波形データＷＤＴはリズム音発生
回路60に供給され、パラレル(P)／シリアル(S)変換の後
音量制御処理を受ける。

音量制御処理は音量制御信号ＬＶと、シリアルデータＯ
ＰＣ中の音量レベル指定信号ＬＥＶ、信号(A)中の音量
レベル制御信号ＶＬＣとに基づいて行なわれ、この結果
として、発音すべきリズム音の音量が、ボリユーム24及
び26の設定と、１音毎の強弱設定と、波形記録時のレベ
ル調整度との関連において制御されることになる。

音量制御されたシリアル波形データは中央スピーカ40C
及び左スピーカ40Lのいずれによつて発音されるべきか
指定される。各リズム楽器音をいずれのスピーカで発音
させるかは楽器グループ毎に第２図「Ｃ」又は「Ｌ」に
示すように予め定められており、その指定内容はリズム
音発生回路60内のＲＯＭに予め記憶されている。なお、
第２図において、「Ｃ」及び「Ｌ」はそれぞれ中央スピ
ーカ及び左スピーカから発音すべきことを示す。

上記の結果、リズム音発生回路60からは時分割多重形式
のシリアルなデイジタルリズム音信号ＲＴＳが送出さ
れ、Ｓ／Ｐ変換・分配回路34に供給される。Ｓ／Ｐ変換
・分配回路34はリズム音信号ＲＴＳをＳ／Ｐ変換すると
共に、前述のスピーカ指定処理に対応していずれかのＤ
／Ａ変換回路36又は64に分配する。このため、Ｄ／Ａ変
換回路36からのアナログリズム音信号は出力アンプ38を
介して中央スピーカ40Cに供給され、音響変換される一
方、Ｄ／Ａ変換回路64からのアナログリズム音信号は出
力アンプ66を介して左スピーカ40Lに供給され、音響変
換される。

次に、第６図を参照して上記電子楽器の動作を更に詳し
く説明する。

まず、電源スイツチをオンすると、イニシヤライズのた
めのイニシヤルクリア信号が発生され、これに応じて各
レジスタがクリアされる。そして、楽器毎レベルメモリ
54から楽器毎の音量レベル制御データが読出され、各読
出データはパネルデータインターフエース62を介して第
５図ＰＡＮ(A)に示すような信号としてリズム音発生回
路60に供給される。この結果、回路60内のＲＡＭには28
楽器分の音量レベル制御信号ＶＬＣが書込まれ、これに
よつて楽器毎音量レベルが初期セツトされたことにな
る。

次に、鍵盤10及びパネル操作子18A及び18Bの走査が開始
され、鍵情報及び操作情報が検知される。そして、イベ
ントの有無（イエスＹ又はノーＮ）が判定され、イベン
トがなければ（Ｎならば）走査がくりかえされる。

ここで、リズム選択スイツチ20の１つを押して特定のリ
ズムを選択したものとすると、選択されたリズムを指定
するリズム指定データがワーキングエリア44のレジスタ
RHYPTNに記憶される。また、リズム選択に関するイベン
トが検知されるので、イベント有り(Y)となり、リズム
セツトのサブルーチンが実行される。このリズムセツト
のサブルーチンは選択されたリズム種類に応じてリズム
パターンメモリ48の先頭アドレスセツト等の処理を行な
うもので、第９図について後述される。

次に、リズム音量設定のためにノイズ系／ドラム系バラ
ンス調整用ボリユーム24及びトータル音量調整用ボリユ
ーム26を適宜位置に設定すると、ノイズ系音量データは
レジスタRHCLEVに、ドラム系音量データはレジスタRHDL
EVに、トータル音量データはレジスタTOTLEVにそれぞれ
記憶される。この場合に記憶される各音量データは対応
するボリユームの操作量に応じて０〜15のいずれかの値
を示すものである。また、リズム音量設定に関するイベ
ントが検知されるので、イベント有り(Y)となり、前述
したようにレジスタRHCLEV、RHDLEV及びTOTLEVと対数音
量テーブル52とを用いて音量制御信号ＬＶを発生するた
めの処理が行なわれる。

次に、リズムテンポ設定のためにリズムテンポ調整用ボ
リユーム28を適宜位置に設定すると、設定値に対応した
リズムテンポデータがレジスタTEMPOに記憶される。ま
た、リズムテンポ設定に関するイベントが検知されるの
で、イベント有り(Y)となり、レジスタTEMPOのリズムテ
ンポデータがリズムインターフエース58に出力される。
すなわち、第８図のリズムインターフエース58におい
て、アドレスバス70からの信号をデコードするデコーダ
72がタイミング信号RHYDEC１を発生すると、この信号は
テンポレジスタ74にロード信号Ｌとして供給されるの
で、レジスタ74にはデータバス76からデータビツト０〜
５（６ビツト）のリズムテンポデータがロードされる。
レジスタ74からのリズムテンポデータはテンポROM78に
よつてカウンタ80のためのプリセツトデータＰＳＤに変
換される。

次に、リズムスタート／ストツプスイツチ22をスタート
位置にセツトすると、リズムスタートに関するイベント
が検知され、イベント有り(Y)となつてリズムランフラ
グがセツトされる。すなわち、レジスタRHYRUNに16進法
表示で「８０」（２進法表示で「１０００００００」）
がセツトされる。そして、第８図のリズムインターフエ
ースではリズムテンポ同期動作が行なわれる。詳しくい
うと、デコーダ72からのタイミング信号RHYDEC４に応じ
てフアンクシヨンレジスタ82に16進法表示で「０１」が
ロードされ、これに応じてレジスタ82はスタート信号Ｓ
ＴＲＴを発生し、しかる後自動的にクリアされる。スタ
ート信号ＳＴＲＴはＯＲゲート84を介して分周カウンタ
86をリセツトさせるので、カウンタ86はリセツトの後、
同期信号ＳＹＮを受信するクロツク源88からのクロツク
信号φの計数を開始する。カウンタ86はクロツク信号φ
を計数して一定値に達するとキヤリイアウト信号ＣＯ_１
を発生し、この信号ＣＯ_１はＯＲゲート84を介してカウ
ンタ86をリセツトさせる。このため、カウンタ86からは
一定周期で反復的にキヤリイアウト信号ＣＯ_１が送出さ
れ、カウンタ80に被計数入力ＣＫとして供給される。

カウンタ80はＯＲゲート90からのスタート信号ＳＴＲＴ
に応じてプリセツトデータＰＳＤがロードされるもの
で、プリセツトデータＰＳＤに応じた分周比でカウンタ
86のキヤリイアウト信号ＣＯ_１を分周する。カウンタ80
からのキヤリイアウト信号ＣＯ_２はＯＲゲート90を介し
てカウンタ80にロード信号ＬＤとして供給されるように
なつているので、カウンタ80にはキヤリイアウト信号Ｃ
Ｏ_２の発生のたびにプリセツトデータＰＳＤがプリセツ
トされ、カウンタ80からは設定テンポに対応した周期で
反復的にキヤリイアウト信号ＣＯ_２が送出される。

ＯＲゲート90は最初にスタート信号ＳＴＲＴに応じて割
込命令信号ＩＮＴを発生した後、キヤリイアウト信号Ｃ
Ｏ_２の発生のたびに割込命令信号ＩＮＴを発生するよう
になつている。割込命令信号ＩＮＴは拍内タイミング０
〜11に対応して１拍内で12回発生されるようになつてお
り、割込命令信号ＩＮＴが発生されるたびに第７図に示
すようなリズム音発生のためのサブルーチンが割込処理
として実行される。従つて、分周カウンタ86がスタート
信号ＳＴＲＴによつてリセツトされた直後から設定テン
ポにしたがつたリズム音発生が可能になる。１拍内の12
回の割込タイミングのうちどのタイミングからリズム音
を発生させるかはリズム種類によつて異なり、具体的に
はリズムパターンメモリ48から読出されるリズムパター
ンデータに応じて決まる。

上記のようにしてリズム音発生が開始された後は、自動
リズム音に合わせて鍵盤演奏を開始することができる。
通常、鍵盤演奏に先立つて、リズムスタートより前に楽
音選択用操作子18Aにより音色設定、音量設定等を含む
楽音選択操作がなされる。このような楽音選択操作はそ
の都度パネル走査により検知され、イベント有り(Y)と
なる。このため、楽音選択操作データの処理が行なわ
れ、処理されたデータは鍵楽音インターフエース16に供
給される。そして、鍵盤演奏が開始されると、押鍵がな
されるためにイベント有り(Y)となる。このため、押鍵
データの処理が行なわれ、処理された押鍵データはイン
ターフエース16に供給される。従つて、前述したように
してマニアル演奏音信号ＫＴＳが形成され、スピーカ40
Cからはマニアル演奏音が奏出される。

鍵盤演奏中において、第６図の鍵盤・パネルの走査以降
の処理はイベントがあるたびになされるものであるが、
割込命令信号ＩＮＴが発生されるたびに（１拍内で12
回）割込処理のために中断され、割込処理完了のたびに
再開されるものである。

鍵盤演奏中又は鍵盤演奏終了後にリズムスタート／スト
ツプスイツチ22をストツプ位置にセツトすると、リズム
ストツプに関するイベントが検知される。このため、イ
ベント有り(Y)となり、バツフアクリア等のリズムスト
ツプ処理が行なわれる。すなわち、第８図において、フ
アンクシヨンレジスタ82には、タイミング信号RHYDEC４
に応じて16進法表示で「０４」がロードされ、これに応
じてレジスタ82はバツフアクリア信号BUFCLを発生す
る。この信号ＢＵＦＣＬはＯＲゲート92を介してシフト
レジスタ（Ｓ／Ｒ）94に供給される一方、ＯＲゲート96
を介してシフトレジスタ98に供給される。シフトレジス
タ94及び98はいずれも８ステージ／１ビツトのもので、
クロツク信号φを同期信号ＳＹＮに応じて分周するチヤ
ンネル分周回路100からのチヤンネルタイミング信号Ｃ
ｈＴによつて調時されている。バツフアクリア信号ＢＵ
ＦＣＬはシフトレジスタ94及び98の内容を８チヤンネル
（８楽器）分すべて“１”にし、この後レジスタ82が自
動的にクリアされる。

次に、レジスタ82には、タイミング信号ＲＨＹＤＥＣ４
に応じて16進法表示で「２０」がロードされ、これに応
じてレジスタ82はデータ転送命令信号ＴＲＡＮを発生す
る。この信号ＴＲＡＮは、Ｐ／Ｓ変換回路102に供給さ
れる。このため、Ｐ／Ｓ変換回路102はシフトレジスタ9
4からの発音命令信号ＮＫＯＮ、シフトレジスタ98から
の消音命令信号ＮＫＯＦ、後述するシフトレジスタ118
からのピツチ及び音量レベル信号ＰＩＴ及びＬＥＶをそ
れぞれチヤンネルタイミング信号ChTに応じて１チヤン
ネル分づつロードして、クロツク信号φに応じて送出
し、それを８回くり返すことにより全８チヤンネル分の
各信号を順次シリアルデータＯＰＣとして送出する。こ
の場合、信号ＮＫＯＮ及びＮＫＯＦが各チヤンネル毎に
ともに“１”であるので、後述するように、この結果、
リズム音が強制的に減衰される。なお、レジスタ82は信
号ＴＲＡＮによるデータＯＰＣの送出の後自動的にクリ
アされる。

また、シフトレジスタ94及び98は、インバータ122及び1
24を介してＡＮＤゲート126及び128に供給されるデータ
転送命令信号ＴＲＡＮにより８チヤンネル分すべて
“０”になる。

この後は、リズム関係のレジスタをクリアすることによ
りイニシヤライズがなされる。

次に、第９図を参照してリズムセツトのサブルーチンを
説明する。

まず、リズムランフラグRHYRUNの内容からリズムランか
判定される。フラグRHYRUNが０であればリズムラン（リ
ズム演奏中）でなく、０でなければリズムランである。
リズムスタート前はリズムランでない（Ｎである）の
で、進行拍数セツトの処理に移る。進行拍数は３拍子な
らば０〜２のいずれかであり、４拍子ならば０〜３のい
ずれかである。３拍子の場合の拍数０、１、２は小節内
タイミング（カウンタTIMINGのカウント値）の０〜11、
12〜23、24〜35にそれぞれ対応しており、４拍子の場合
の拍数０、１、２、３は小節内タイミングの０〜11、12
〜23、24〜35、36〜47にそれぞれ対応している。リズム
スタート前はいずれにしても拍数０であり、レジスタHK
PEに０が書込まれる。

次に、再びリズムランか判定される。リズムスタート前
はリズムランでないので、リズムパターンメモリ48のた
めの先頭アドレスセツトの処理に移る。この処理は、レ
ジスタRHYPTNからのリズム指定データに基づいてパター
ン先頭アドレスメモリ50の内容を読出し、先頭アドレス
メモリRHYROMにセツトするもので、メモリ50からはリズ
ム指定データの指示する特定のリズムに対応した先頭ア
ドレスデータが読出され、メモリRHYROMに書込まれる。

次に、メモリRHYROMからの先頭アドレスデータに基づい
てリズムパターンデータ読出し及びアドレスポインタセ
ツトの処理が行なわれる。すなわち、この処理では、リ
ズムパターンメモリ48から特定のリズムに対応したリズ
ムパターンデータが読出され、レジスタＨＫＰＥ及びカ
ウンタTIMINGの内容に応じて次の割込処理時に最初に読
出されるべきチヤンネル・タイミングデータ（イベント
データの１バイト目のデータ）がサーチされ、そのチヤ
ンネル・タイミングデータのアドレスがアドレスポイン
タＲＨＰＮＴにセツトされる。リズムスタート前はレジ
スタＨＫＰＥ及びカウンタTIMINGの内容がいずれも０で
あるのでアドレスポインタＲＨＰＮＴには先頭アドレス
の次のアドレスを示すべく１が書込まれる。

次に、リズムパターンメモリ48から読出された特定のリ
ズムに対応する楽器グループナンバデータがパネルデー
タインターフエース62に送出され、これに応じてインタ
ーフエース62は第５図ＰＡＮ(B)に示すようなリズム制
御信号をリズム音発生回路60に供給する。

この後、リズム指定データの示す特定のリズムが３拍子
であるか判定され、３拍子であればレジスタTMPMAXに最
大タイミング値35がセツトされ、３拍子でない（４拍子
である）ならばレジスタTMPMAXに最大タイミング値47が
セツトされる。

上記したのは、リズムスタート前のリズムセツト処理の
流れであるが、リズムスタート後にリズム変更があつた
場合のリズムセツト処理の流れは次のようになる。この
場合、リズムがスタートしているので、リズムランであ
る(Y)と判定され、パターンチエンジフラグPCHNGFがセ
ツトされる。すなわち、フラグPCHNGFには16進法表示で
「０１」が書込まれ、これによつて次の割込タイミング
で前のリズム音を強制的に減衰させることが可能にな
る。

次に、進行拍数セツトの処理に移り、レジスタＨＫＰＥ
にはリズム変更時の進行拍数、例えば２（３拍目に対
応）が書込まれる。このとき、小節タイミングカウンタ
TIMINGの内容はレジスタＨＫＰＥの内容が２であれば24
〜35のいずれかの値であり、例えば29である。

この後、再びリズムランであるか判定され、リズムラン
であるので、拍エンド／リターンフラグRHHENDクリアの
処理に移る。この処理はフラグRHHENDに０を書込むもの
で、この後アドレスポインタＲＨＰＮＴを新たにセツト
するので、後述の割込処理を進行させるために必要なも
のである。

次に、リズムパターンメモリ48のための先頭アドレスセ
ツトの処理がなされる。この場合、レジスタRHYPTNには
新たに選択されたリズムに対応するリズム指定データが
入つているので、パターン先頭アドレスメモリ50からは
新たに選択されたリズムに対応する先頭アドレスデータ
が読出され、先頭アドレスメモリRHYROMに書込まれる。

次に、メモリRHYROMからの先頭アドレスデータに基づい
てリズムパターンメモリ48から新たに選択されたリズム
に対応するリズムパターンデータが順次読出され、アド
レスポインタセツト処理がなされる。この処理におい
て、レジスタＨＫＰＥの内容が０であれば（１拍目であ
れば）カウンタTIMINGのデータと拍内タイミングデータ
ＴＭＧとを直接比較するが、レジスタHKPEの内容が１以
上（２拍目以降）であれば、リズムパターンデータを順
次読出し、拍変化フラグRDISPFが“１”になるたびに
（拍エンドになるたびに）カウンタTIMINGのデータから
12を差引いて拍内タイミングデータＴＭＧと比較する。
そして、この比較において両者が一致したときのチヤン
ネル・タイミングデータのアドレスがアドレスポインタ
ＲＨＰＮＴにセツトされる。

例えば、前述したようにレジスタＨＫＰＥに２が、カウ
ンタTIMINGに29がそれぞれ入つているものとすると、拍
変化フラグRDISPFが１拍目の終りと２拍目の終りとでそ
れぞれ“１”になるので、タイミング値29から12が２回
差引かれる。そして、この結果得られた値５と３拍目の
拍内タイミングデータＴＭＧの値とが比較され、３拍目
のタイミング値５のチヤンネル・タイミングデータの読
出時に一致が得られる。従つて、アドレスポインタＲＨ
ＰＮＴにはかかる一致が得られたときのアドレスがセツ
トされ、次の割込タイミングでは新たに選択されたリズ
ムに対応するリズムパターンデータが３拍目のタイミン
グ値５のものから読出開始されることになる。

上記のようなアドレスポインタセツトの後は、新たに選
択されたリズムに関して楽器グループナンバデータの送
出、３拍子か４拍子かの判定、最大タイミングセツトの
各処理が前述のリズムスタート前の場合と同様にして行
なわれる。

次に、第10図を参照して割込処理のサブルーチンを説明
する。

割込命令信号ＩＮＴが発生されると、各レジスタの内容
をメモリに転送し、セーブする。そして、前述したと同
様にしてリズムランフラグRHYRUNの内容からリズムラン
か判定される。リズムスタート／ストツプスイツチ22を
スタート位置にセツトした後はフラグRHYRUNの内容が０
でないので、リズムラン(Y)と判定される。

次に、パターンチエンジフラグPCHNGFの内容からリズム
変更か判定される。フラグPCHNGFが０であればリズム変
更でなく、０でなければリズム変更である。通常、リズ
ムスタート直後はリズム変更しないので、この場合は第
11図のリズムパターン処理のサブルーチンに移る。

第11図においては、まず拍エンド／リターンフラグRHHE
NDの内容から拍エンドか判定される。リズムスタート直
後は拍エンドでない（フラグRHHENDは１でない）ので、
アドレスポインタＲＨＰＮＴの内容をＹレジスタに移
す。そして、先頭アドレスメモリRHYROMとＹレジスタと
を加算した値をアドレスとして用いて、選択されたリズ
ムに対応する最初のイベントデータＥＶＴから１バイト
目のデータすなわちチヤンネルナンバＣＨＮ及び拍内タ
イミングＴＭＧからなるチヤンネル・タイミングデータ
をリズムパターンメモリ48から読出し、Ａレジスタに入
れる。

次に、Ａレジスタのチヤンネル・タイミングデータをＸ
レジスタに転送した後、Ｘレジスタのチヤンネル・タイ
ミングデータからその下位４ビツトの拍内タイミングデ
ータＴＭＧを抽出してＡレジスタに入れる。すなわち、
この状態では、Ａレジスタに拍内タイミングデータＴＭ
Ｇが、ＸレジスタにはチヤンネルナンバデータＣＨＮと
拍内タイミングデータＴＭＧとが入つていることにな
る。

次に、Ａレジスタの内容すなわち拍内タイミングデータ
ＴＭＧと拍内タイミングカウンタＴＭＰＣＮＴの内容と
を比較することによつてタイミング一致か判定される。
このとき、タイミング一致が得られないものとすると、
このことは最初の拍内タイミング（カウンタTMPCNTのカ
ウント値０）では発音すべきイベントデータがないこと
を意味する。この場合には、Ａレジスタの拍内タイミン
グデータＴＭＧの値が16進の「ＯＤ」以上か、すなわち
拍エンド／リターンか判定される。今は拍エンド／リタ
ーンでないので、Ｙレジスタの内容をアドレスポインタ
ＲＨＰＮＴに転送してリズムパターン処理を終る。

次に、第10図のデータ転送命令出力の処理に移る。この
処理は、先にリズムストツプに関して述べたと同様に行
なわれ、第８図のＰ／Ｓ変換回路102は全ビツト“０”
のシリアルデータＯＰＣを８楽器分順次に送出する。従
つて、この場合は、選択されたリズムについていずれの
楽器音も発生されない。

この後、カウンタTMPCNTを１カウント歩進してから、カ
ウンタTMPCNTのカウント値が11を越えたか、すなわち拍
オーバーか判定される。今は拍オーバーでないので、小
節内タイミングカウンタTIMINGを１カウント歩進してか
ら、先にセーブされているレジスタ内容を復帰させる。
これで最初の割込処理を終り、第６図の鍵盤・パネルの
走査等の通常処理に戻る。

２回目以降の割込処理もタイミング一致が得られない限
り上記と同様に行なわれる。

ところで、最初の拍内タイミングデータＴＭＧがタイミ
ング値５を示しているものとすると、６回目の割込処理
の際に第11図の処理でタイミング一致が得られる。この
場合には、Ｙレジスタの内容に１が加算され、読出アド
レスが１つ進む。そして、先頭アドレスメモリRHYROMと
Ｙレジスタとを用いて、最初のイベントデータＥＶＴか
ら２バイト目のデータすなわちピツチＰＩＴ及び音量レ
ベルＬＥＶからなるピツチ・レベルデータがリズムパタ
ーンメモリ48から読出され、Ａレジスタに書込まれる。

次に、データ出力の処理が行なわれる。すなわち、Ａレ
ジスタのピツチ・レベルデータのうち、レベルデータＬ
ＥＶはデータビツト０〜２の３ビツトの信号として第８
図のデータバス76に送出されると共にピツチデータＰＩ
Ｔはデータビツト４〜７の４ビツトの信号としてデータ
バス76に送出される。そして、これら合計７ビツトのピ
ツチ・レベルデータはタイミング信号ＲＨＹＤＥＣ２に
応じてデータレジスタ104にロードされる。

また、ＸレジスタのチヤンネルナンバデータＣＨＮはデ
ータビツト４〜６の３ビツトの信号としてデータバス76
に送出され、タイミング信号RHYDEC３に応じてチヤンネ
ルレジスタ106にロードされる。このとき、タイミング
信号ＲＨＹＤＥＣ３はＲ−Ｓフリツプフロツプ108をセ
ツトさせるので、フリツプフロツプ108の出力Ｑ＝
“１”によりＡＮＤゲート110が導通状態となる。比較
回路112はチヤンネルタイミング信号ＣｈＴを計数する
チヤンネルカウンタ114の計数出力とチヤンネルレジス
タ106からのチヤンネルナンバデータＣＨＮとを比較し
て両者が一致すると、一致信号ＥＱ＝“１”を発生す
る。この一致信号ＥＱはＡＮＤゲート110を介してフリ
ツプフロツプ108をリセツトさせる一方、ＡＮＤゲート1
10からセレクタ116に入力Ｂを選択するための選択信号
ＳＢとして供給される。このため、データレジスタ104
からのピツチ・レベルデータはセレクタ116を介して８
ステージ／５ビツトのシフトレジスタ118に供給され、
ストアされる。

ＡＮＤゲート110からの一致信号ＥＱはまた、ＯＲゲー
ト92を介してシフトレジスタ94に供給され、ストアされ
ると共に、インバータ120及びＡＮＤゲート128を介して
信号“０”としてシフトレジスタ98に供給され、ストア
される。シフトレジスタ94、98及び118はチヤンネルタ
イミング信号ＣｈＴで互いに同期して動作しており、各
々の対応するステージにストアされた特定のリズム楽器
（例えばハイハツトシンバル）に関するデータはチャン
ネルタイミング信号ＣｈＴに応じて循環的に記憶され
る。この場合に記憶される信号ＮＫＯＮ及びＮＫＯＦは
それぞれ“１”及び“０”である。

上記のようなデータ出力処理の後は、Ｙレジスタ内容に
さらに１を加えて読出アドレスが歩進される。そして、
先頭アドレスメモリRHYROM及びＹレジスタを用いて、２
番目のイベントデータＥＶＴのチヤンネル・タイミング
データがリズムパターンメモリ48から読出され、Ａレジ
スタに書込まれる。

次に、前述したと同様に、Ａレジスタの内容をＸレジス
タに転送してから拍内タイミングデータＴＭＧを抽出
し、Ａレジスタに入れる。そして、前述したと同様にＡ
レジスタの内容とカウンタTMPCNTの内容とを比較するこ
とによりタイミング一致か判定され、もしタイミング一
致であれば前回同様にピツチ・レベルデータの読出しが
行なわれ、以下同様の動作がくりかえされる。この結
果、拍内タイミング「５」で発音すべきすべての楽器
（最大で８つの楽器）に関するデータが第８図のシフト
レジスタ94、98及び118にストアされる。なお、レジス
タ94、98及び118において、発音しない楽器に対応する
チヤンネルは全ビツト“０”である。

拍内タイミング５のイベントデータがすべて読出された
後は、５より大きい拍内タイミング値を示すタイミング
データＴＭＧが読出され、Ａレジスタに書込まれるの
で、タイミング一致が得られなくなり、拍エンド／リタ
ーンかの判定に移る。今は拍エンド／リターンでないの
で、Ｙレジスタの内容をアドレスポインタＲＨＰＮＴに
移してリズムパターン処理を終る。なお、このときアド
レスポインタＲＨＰＮＴには、先にＡレジスタに書込ま
れたタイミングデータＴＭＧのアドレスが書込まれ、こ
のアドレスから次回のイベントデータ読出しが開始され
る。

次に、第10図のデータ転送命令出力の処理に移り、前述
したと同様に第８図のシフトレジスタ94、98、118の内
容が１楽器分毎にＰ／Ｓ変換回路102にロードされ、こ
の変換回路102からシリアルデータＯＰＣが１楽器分毎
に８楽器分順次に送出され、この送出データのうち発音
命令信号ＮＫＯＮが“１”になつているデータに基づい
て対応するリズム音が奏出される。なお、シリアルデー
タＯＰＣの送出動作中、転送命令信号ＴＲＡＮ＝“１”
はそれぞれインバータ122及び124を介してＡＮＤゲート
126及び128を非導通制御するので、シフトレジスタ94及
び98はクリアされる。また、インバータ120の出力信号
“１”はセレクタ116に入力Ａを選択するための信号Ｓ
Ａとして供給されるので、シフトレジスタ118のデータ
はセレクタ116を介して循環的に記憶される。

この後は、第10図において、前述したと同様にカウンタ
TMPCNT及びTIMINGをそれぞれ１カウント歩進させてから
各レジスタ内容を復帰させて６回目の割込処理を終る。

１拍目において、上記のような発音を伴う又は伴わない
割込処理が何回かくりかえされると、Ａレジスタに最初
の拍エンドデータＢＥの下位４ビツトが書込まれる。こ
のため、第11図の拍エンド／リターンかの判定結果が肯
定的(Y)となり、リターンかの判定が行なわれる。今は
リターンではないので、拍エンド／リターンフラグRHHE
NDセツトの処理に移り、フラグRHHENDにはＡレジスタの
内容（拍エンドリターンＢＥの下位４ビツト）が書込ま
れる。そして、Ｙレジスタ内容が変更される。この場
合、拍エンドであるので、Ｙレジスタの内容は最初の拍
エンドデータＢＥの次のデータ（２拍目の最初のチヤン
ネル・タイミングデータ）のアドレスに変更される。

この後は、Ｙレジスタの内容をアドレスポインタＲＨＰ
ＮＴに移してリズムパターン処理を終る。

次に、第10図のデータ転送命令出力以降の処理に移り、
前述したと同様にしてリズム音が奏出され、この回の割
込処理が終る。

次の割込処理では、上記のように拍エンド／リターンフ
ラグRHHENDが拍エンドにセツトされているので、第11図
の拍エンドかの判定結果が肯定的(Y)となり、第11図の
ルーチンは直ちにエンドとなる。そして、第10図のデー
タ転送命令出力以降の処理がなされるが、ＮＫＯＮ及び
ＮＫＯＦがともに“０”であるのでリズム音は発生され
ない。

このようにリズム音が発生されない割込処理が何回かく
りかえされると、カウンタTMPCNTのカウント値が12にな
る。すると、第10図の拍オーバーかの判定結果が肯定的
(Y)となり、小節内タイミングカウンタTIMINGが１カウ
ント歩進されて、カウント値12になる。

次に小節オーバーか判定されるが、今は小節オーバーで
ないので、拍エンド／リターンフラグRHHENDリセツトの
処理に移る。すなわち、フラグRHHENDには０が書込まれ
る。そして、カウンタTMPCNTをリセツトさせてから各レ
ジスタ内容を復帰させて１拍目の最後の割込処理を終
る。

２拍目の最初の割込処理では、先にフラグRHHENDがリセ
ツトされているので、第11図の拍エンドかの判定結果が
否定的(N)となり、Ｙレジスタには、アドレスポインタ
ＲＨＰＮＴから、最初の拍エンドデータＢＥの次のデー
タのアドレスがセツトされる。このため、イベントデー
タ読出しは２拍目の最初のチヤンネル・タイミングデー
タから開始される。

２拍目の最初の割込処理が終つた後は、前述したと同様
にして発音を伴う又は伴わない割込処理が第３図のフオ
ーマツトの最終拍までくりかえされる。そして、最終拍
において、割込処理が何回かくりかえされると、Ａレジ
スタにはリターンデータＲＴＮの下位４ビツトが書込ま
れる。このため、第11図の拍エンド／リターンかの判定
結果が肯定的(Y)となり、リターンかの判定がなされ
る。今はリターンであるので、Ｙレジスタがリセツトさ
れる。すなわち、Ｙレジスタに16進法表示で「００」が
書込まれる。

次に、拍エンド／リターンフラグRHHENDセツトの処理が
なされ、フラグRHHENDにはＡレジスタの内容（リターン
データＲＴＮの下位４ビツト）が書込まれる。そして、
Ｙレジスタ内容が変更される。この場合、リターンであ
るので、Ｙレジスタの内容は先頭アドレスの次のアドレ
ス（最初のチヤンネル・タイミングデータに対応）に変
更される。

この後は、Ｙレジスタの内容をアドレスポインタＲＨＰ
ＮＴに転送してリズムパターン処理を終る。

次に、第10図のデータ転送命令出力以降の処理に移り、
前述したと同様にしてリズム音が奏出され、この回の割
込処理が終る。

次の割込処理では、上記のように拍エンド／リターンフ
ラグRHHENDがリターンにセツトされているので、第11図
の拍エンドかの判定結果が肯定的(Y)となり、第11図の
ルーチンはエンドとなる。そして、第10図のデータ転送
命令出力以降の処理がなされるが、リズム音は発生され
ない。

このようにリズム音が発生されない割込処理が何回かく
りかえされると、カウンタTIMINGのカウント値が３拍子
ならば36、４拍子ならば48になる。そして、第10図で小
節オーバーかの判定がなされる。この判定はカウンタTI
MINGの内容と最大タイミングレジスタTMPMAXの内容とを
比較して前者の値が後者の値を越えたか調べるもので、
今は越えた（Ｙ）と判定される。

次に、拍エンド／リターンフラグRHHENDがリセツトされ
る。そして、カウンタTIMING及びTMPCNTをリセツトさせ
てから各レジスタ内容を復帰させて最終拍の最後の割込
処理を終る。

この後は、アドレスポインタＲＨＰＮＴに先頭アドレス
の次のアドレスがセツトされているので、第３図のフオ
ーマツトの最初の拍から上記したと同様の割込処理がく
りかえされ、記憶したリズムパターンに従つて反復的に
リズム音が奏出される。

上記したのは、リズムスタート／ストツプスイツチ22を
スタート位置にセツトした直後からのリズム音発生動作
であるが、リズムスタート後にリズム変更した場合の動
作は次のようになる。すなわち、この場合は、前述した
ように第９図の処理においてパターンチエンジフラグPC
HNGFがセツトされているので、第10図のリズム変更かの
判定結果が肯定的(Y)となり、バツフアクリアの処理に
移る。この処理は前述したリズムストツプの場合と同様
に行なわれ、第８図のシフトレジスタ94及び98は８チヤ
ンネル分すべて“１”となる。

次に、パターンチエンジフラグPCHNGFをリセツトしてか
ら第11図のリズムパターン処理に移る。この場合のリズ
ムパターン処理は、新たに選択されたリズムに関して実
行される。すなわち、第９図について前述したようにア
ドレスポインタＲＨＰＮＴには新たに選択されたリズム
に対応したリズムパターンデータの読出開始アドレスが
前のアドレスの進行状態との関連においてセツトされて
いるので、リズム変更後最初のチヤンネル・タイミング
データはアドレスポインタＲＨＰＮＴの示すアドレスか
ら読出される。この後は、前述したと同様にして第11図
及び第10図の処理が行なわれ、新たに選択されたリズム
のパターンに従つてリズム音が奏出される。この場合、
先のバツフアクリア処理でＮＫＯＮ及びＮＫＯＦがとも
に“１”とされたままのチヤンネルのリズム音は強制的
に減衰される。

次に、第12図を参照してリズム音発生回路60の詳細動作
を述べる。この回路60はリズム制御回路130、減衰制御
回路132、アドレス発生回路134及び音量制御・データ出
力回路136を含んでおり、図示しないタイミング信号発
生器から第13図に示すようなタイミング信号φ、Ｙ_１〜
₂₄、φ_AB等を受信して動作するようになつている。ただ
し、第12図でタイミング信号φの記入は省略してある。

リズム制御回路130には、電源スイツチのオン操作に基
づくイニシヤライズの後、パネルデータインターフエー
ス62（第１図）から28楽器分のリズム制御信号ＰＡＮ
(A)が供給される。この信号ＰＡＮ(A)はＳ／Ｐ変換回路
138によつてパラレル信号に変換され、このパラレル信
号のうち下位５ビツトのアドレス信号はデコーダ140で
デコードされる。

デコーダ140の31本の出力ラインのうち、１〜28番目の
ラインの信号は楽器毎レベルメモリとしてのＲＡＭ142
に書込アドレス信号ＷＡＤとして供給され、ＲＡＭ142
のデータ入力としてはS/P変換回路138から音量レベル制
御信号ＶＬＣ（パラレル信号の上位５ビツト）が供給さ
れる。このため、ＲＡＭ142には、28楽器分の音量レベ
ル制御信号ＶＬＣが順次に書込まれ、これによつて楽器
毎の音量レベルが初期セツトされたことになる。なお、
このようにＲＡＭ142に楽器毎の音量レベルを初期セツ
トする代りに、予め楽器毎音量レベルがセツトされてい
るＲＯＭを設けてもよい。

この後、前述したようにリズムセツトの処理がなされる
と、パネルデータインターフエース62からリズム制御回
路130には、リズム制御信号PAN(B)が供給される。この
信号ＰＡＮ(B)はS/P変換回路138によつてパラレル信号
に変換され、このパラレル信号のうちの下位５ビツトの
アドレス信号はデコーダ140でデコードされる。

デコーダ140の出力ラインのうち、29番目のラインの信
号はラツチ回路144にロード信号ＬＤとして供給され、
ラツチ回路144のデータ入力としてはＳ／Ｐ変換回路138
から楽器グループナンバ信号ＩＧＮ（パラレル信号の上
位５ビツトのうち下位３ビツト）が供給される。このた
め、ラツチ回路144はロード信号ＬＤに応じて楽器グル
ープナンバ信号ＩＧＮをラツチし、ＲＯＭ146に供給す
る。

ＲＯＭ146は、各楽器グループ毎に８つの楽器に対応し
た楽器名データを記憶すると共に、各楽器グループの各
楽器毎にノイズ系／ドラム系指定データと中央スピーカ
／左スピーカ指定データとを記憶したもので、これらの
データは、ラツチ回路144からの楽器グループナンバ信
号ＩＧＮと、タイミング信号φ_ABを計数するカウンタ14
8の３ビツトの計数出力とをアドレス信号としてＲＯＭ1
46から読出されるようになつている。

例えば楽器グループナンバ信号ＩＧＮの値が１で第２図
のワルツ、バラードのリズム種類を指定したとすると、
ＲＯＭ146からはカウンタ148のカウント値（チヤンネル
ナンバＣＨＮ）が０のとき楽器名ＴＣＹを示す５ビツト
のデータと、この楽器ＴＣＹがノイズ系であることを示
す１ビツトのデータと、楽器ＴＣＹを左スピーカから発
音させるべきことを示す１ビツトのデータとの組合せか
らなるパラレル７ビツトのデータが読出され、このよう
なデータ読出しはカウンタ148のカウント値が１、２、
３……７と変化するにつれて他の７つの楽器名について
も同様に行なわれる。そして、カウンタ148が８チヤン
ネル（８楽器）分の計数動作をくりかえすのに伴つてＲ
ＯＭ146からのデータ読出しもくりかえされる。

リズムインターフエース58（第８図）から、発音命令を
含む最初の８楽器分のシリアルデータＯＰＣがリズム制
御回路130に供給されると、このデータＯＰＣはＳ／Ｐ
変換・ラツチ回路150においてＳ／Ｐ変換され、一時記
憶される。

ここで、簡単のため、最初の８楽器分のシリアルデータ
ＯＰＣが第２図の楽器グループナンバ１のトツプシンバ
ルＴＣＹ（チヤンネルナンバ０）についてのみ発音命令
を含んでいるものとすると、Ｓ／Ｐ変換・ラツチ回路15
0からはチヤンネルナンバ０のタイミングで発音命令信
号ＮＫＯＮ＝“１”と消音命令信号ＮＫＯＦ＝“０”と
が送出され、チヤンネルナンバ１〜７のタイミングでは
信号ＮＫＯＮ及びＮＫＯＦとしていずれも“０”が送出
される。これらの信号ＮＫＯＮ及びＮＫＯＦは減衰制御
回路132に供給され、信号ＮＫＯＮはＡＮＤゲート152の
第１の入力端に、信号ＮＫＯＦはインバータ154を介し
てＡＮＤゲート152の第２の入力端にそれぞれ加えられ
る。このとき、ＡＮＤゲート152の第３の入力端にはイ
ンバータ156から信号“１”が供給されている。従つ
て、ＡＮＤゲート152はチヤンネルナンバ０のタイミン
グで信号ＮＫＯＮ及びＮＫＯＦに応じて出力信号“１”
を発生する。

この出力信号“１”はＯＲゲート158を介して８ステー
ジ／１ビツトのシフトレジスタ160に供給される一方、
ＯＲゲート162を介してＮＡＮＤゲート164に供給され
る。このとき、インバータ166及び168はＮＡＮＤゲート
164に信号“１”を供給しているのでＮＡＮＤゲート164
はＯＲゲート162の出力信号“１”に応じて出力信号
“０”を発生する。

この出力信号“０”はＡＮＤゲート170を介して８ステ
ージ／１ビツトのシフトレジスタ172に供給される。こ
のため、シフトレジスタ172のチヤンネルナンバ０に対
応したステージには、タイミング信号φ_ABに応じて信号
“０”が書込まれる。これと同時に、シフトレジスタ16
0のチヤンネルナンバ０に対応したステージには、タイ
ミング信号φ_ABに応じて信号“１”が書込まれる。そし
て、シフトレジスタ160及び172はタイミング信号φ_ABに
応じて同期的にシフト動作を行ない、この結果として、
シフトレジスタ160のチヤンネルナンバ１〜７に対応し
たステージにはいずれも“０”が、シフトレジスタ172
のチヤンネルナンバ１〜７に対応したステージにはいず
れも“１”が書込まれる。

シフトレジスタ172の出力端に信号“０”が現われる
と、この信号“０”はゲート回路174を導通状態にす
る。このため、８ステージ／７ビツトのシフトレジスタ
176のチヤンネルナンバ０に対応したステージは、同シ
フトレジスタ176の出力（全ビツト“０”）の最下位ビ
ツト（ＬＳＢ）に“１”を加える加算回路178の出力デ
ータがタイミング信号φ_ABに応じて書込まれる。

シフトレジスタ160の出力はＡＮＤゲート180及びＯＲゲ
ート158を介して入力側に帰還され、信号ＮＫＯＮ＝
“１”が循環的に記憶されるようになつている。このた
め、シフトレジスタ160の出力が“１”になるたびにシ
フトレジスタ172にはＯＲゲート182及びＡＮＤゲート17
0を介して“０”が書込まれ、シフトレジスタ172の出力
が“０”になるたびにシフトレジスタ176のチヤンネル
ナンバ０に対応したステージのデータの値は１ずつ増加
する。

シフトレジスタ176から送出されるデータの値が所定値
に達すると、終了検知回路184が減衰終了信号ＤＰＥ＝
“１”を発生する。この信号ＤＰＥはインバータ156を
介してＡＮＤゲート180を非導通にするので、シフトレ
ジスタ160を含む循環路の記憶データはクリアされる。
また、信号ＤＰＥはＯＲゲート182を介してＡＮＤゲー
ト170に供給されるため、ＡＮＤゲート170の出力信号は
“１”となり、この信号“１”はシフトレジスタ172の
チヤンネルナンバ０に対応したステージの内容を“１”
にする。このため、シフトレジスタ172の出力側にチヤ
ンネルナンバ０に対応したデータ“１”が現れると、ゲ
ート回路174が導通しないので、シフトレジスタ176の計
数データはクリアされることになる。

ところで、信号ＤＰＥはリズム制御回路130のセレクタ1
86及び188にいずれも入力Ｂを選択するための信号ＳＢ
として供給される。このため、８ステージ／７ビツトの
シフトレジスタ190にはＲＯＭ146から７ビツトの楽器名
・ノイズ系／ドラム系・中央スピーカ／左スピーカ指定
データが、８ステージ／５ビツトのシフトレジスタ192
にはＳ／Ｐ変換・ラツチ回路150から５ビツトのピツチ
・レベル指定データがそれぞれ供給される。シフトレジ
スタ190及び192はそれぞれタイミング信号φ_ABに応じて
チヤンネルナンバ０に対応したステージに供給データを
取込み、順次シフトする。

セレクタ186及び188はそれぞれシフトレジスタ190及び1
92へのデータ供給の後信号ＤＰＥ＝“０”により入力Ａ
を選択する状態になり、シフトレジスタ190及び192の内
容はそれぞれセレクタ186及び188を介して循環的に記憶
される。

シフトレジスタ190から時分割的に送出されるチヤンネ
ルナンバ０に対応した５ビツトのトツプシンバルＴＣＹ
を表わす楽器名指定信号ＧＳはＲＡＭ142に読出アドレ
ス信号ＲＡＤとして供給されるので、ＲＡＭ142から
は、トツプシンバルＴＣＹのチヤンネルナンバ０に対応
した５ビツトの音量レベル制御信号ＶＬＣが時分割的に
読出される。

また、シフトレジスタ190からの５ビツトの楽器名指定
信号ＧＳはシフトレジスタ192からの２ビツトのピツチ
指定信号ＰＩＴと共に、アドレス発生回路134内のスタ
ート／エンドアドレスデータＲＯＭ194にアドレス信号
として供給される。このため、ＲＯＭ194からは、第１
図の波形メモリ56においてピツチ指定信号ＰＩＴの示す
音高を有するトツプシンバルの波形を読出すに必要なス
タートアドレスデータＳＡＤ及びエンドアドレスデータ
ＥＡＤがそれぞれ時分割的に読出される。

８ステージ／１ビツトのシフトレジスタ196は電源スイ
ツチオン時に発生されるイニシヤルクリア信号ＩＣ＝
“１”をＯＲゲート198を介して受信し、タイミング信
号φ_ABに応じて全ステージに“１”が書込まれているも
のであり、シフトレジスタ196の内容はＯＲゲート200、
ＡＮＤゲート202及びＯＲゲート198を介して循環的に記
憶されるようになつている。

減衰制御回路132において、前述したように信号ＤＰＥ
が発生されると、ＡＮＤゲート204の３入力がいずれも
“１”になり、ＡＮＤゲート204は読出命令信号▲
▼＝“０”をアドレス発生回路134のＡＮＤゲート202に
供給する。このため、ＡＮＤゲート202は非導通にな
り、シフトレジスタ196のチヤンネルナンバ０に対応し
たステージにはタイミング信号φ_ABに応じて“０”が書
込まれる。そして、この信号“０”がシフトレジスタ19
6の出力側に現われると、この信号“０”はＯＲゲート2
06を介してゲート回路208を導通状態にする。

ゲート回路208が導通すると、８ステージ／15ビツトの
シフトレジスタ210のチヤンネルナンバ０に対応したス
テージには、同シフトレジスタ210の出力（全ビツト
“０”）の最下位ビツト（ＬＳＢ）に“１”を加える加
算回路212の出力データがタイミング信号φ_ABに応じて
書込まれる。そして、ゲート回路208はシフトレジスタ1
96の出力が“０”になるたびに導通するので、シフトレ
ジスタ210のチヤンネルナンバ０に対応したステージの
データの値はゲート回路208の導通のたびに１ずつ増加
する。

ＲＯＭ194からの７ビツトのスタートアドレスデータＳ
ＡＤは上位ビツトの信号として、シフトレジスタ210か
らの15ビツトのデータは下位ビツトの信号としてそれぞ
れ加算回路214に供給され、互いに加算される。この結
果、加算回路214からはチヤンネルナンバ０に対応した1
8ビツトのアドレス信号ＡＤが時分割的に送出され、第
１図の波形メモリ56に供給される。

このため、メモリ56からは、ピツチ指定信号ＰＩＴの指
定する音高を有するトツプシンバルの波形データがアド
レス信号ＡＤに応じて時分割的に読出される。このとき
読出される波形データＷＤＴは各サンプル毎に８ビツト
のもので、音量制御・データ出力回路136に順次に供給
される。

加算回路212からの５ビツトの出力データは比較回路216
においてＲＯＭ194からの５ビツトのエンドアドレスデ
ータＥＡＤと比較されるようになつており、比較回路21
6は両比較入力が一致すると一致信号ＥＱ＝“１”を発
生する。この一致信号ＥＱはＯＲゲート218及び206を介
してゲート回路208を非導通にすると共に、ＯＲゲート2
18及び200を介してＡＮＤゲート202を導通にする。この
ため、シフトレジスタ210のチヤンネルナンバ０に対応
したステージの内容はクリアされ、シフトレジスタ196
のチヤンネルナンバ０に対応したステージには“１”が
書込まれる。この結果、波形メモリ56からの波形データ
読出しはエンドデータＥＡＤの示すアドレスより１アド
レス前に終了することになる。

波形メモリ56から音量制御・データ出力回路136に供給
される各サンプル毎に８ビツトの波形データＷＤＴは、
指数部ビツト及び仮数部ビツトからなるもので、ＲＯＭ
220によつてログ／リニア変換される。ＲＯＭ220からの
各サンプル毎に18ビツトの波形データはＰ／Ｓ変換回路
222によつてＰ／Ｓ変換され、乗算回路224に供給され
る。

Ｓ／Ｐ変換・ラツチ回路226はパネルデータインターフ
エース62（第１図）からの音量制御信号ＬＶをＳ／Ｐ変
換し、一時記憶するもので、８ビツトのノイズ系音量レ
ベル指定信号ＮＬＥＶ及び８ビツトのドラム系音量レベ
ル指定信号ＤＬＥＶをセレクタ228に供給するようにな
つている。

セレクタ228はシフトレジスタ190からのノイズ系／ドラ
ム系指定信号ＢＡＬに応じて信号ＮＬＥＶ又はＤＬＥＶ
を選択するもので、選択された信号は加算回路230に供
給され、ＲＡＭ142からの音量レベル制御信号ＶＬＣと
加算される。すなわち、上述のようにトツプシンバルの
波形データが読出された場合、加算回路230では、セレ
クタ228からのノイズ系音量レベル指定信号ＮＬＥＶと
ＲＡＭ142からのトツプシンバルに関する音量レベル制
御信号ＶＬＣとが加算され、これによつてボリユーム24
によるノイズ系／ドラム系音量バランスと、ボリユーム
26によるトータル音量と、録音時の音量レベル調整度と
を考慮した音量制御が可能になる。

加算回路230からの加算出力信号は加算回路232に一方の
加算入力として加えられ、加算回路232の他方の加算入
力としてはシフトレジスタ192からの音量レベル指定信
号ＬＥＶをＲＯＭ234で対数変換した信号が加えられ
る。このため、加算回路232からは、１音毎の強弱を加
味した音量制御データが送出される。

加算回路236は、加算回路232からの音量制御データと、
シフトレジスタ176からの減衰制御データＤＵＭとを加
算するためのもので、シフトレジスタ176のカウント値
増大中はそれに伴つてリズム音量を強制的に低下させる
ように音量制御データを送出するが、シフトレジスタ17
6のクリア中には減衰制御データＤＵＭが全ビツト
“０”であるため加算回路232からの音量制御データを
そのまま送出するようになつている。

加算回路236からの音量制御データは上位４ビツトが指
数部ビツト、下位５ビツトが仮数部ビツトになつてお
り、仮数部ビツトの信号は変換回路238でログ／リニア
変換されて８ビツトの信号として乗算回路224に供給さ
れる。

乗算回路224はＰ／Ｓ変換回路222からの各サンプル毎の
シリアル波形データと変換回路238からの音量制御デー
タとを乗算するもので、各サンプル毎の乗算出力データ
はレベルシフト回路240に供給される。レベルシフト回
路240は加算回路236の出力データのうち上位４ビツトの
指数部データに応じて乗算回路224からの波形データの
トータル音量レベルを変更制御するもので、この回路24
0からの各サンプル毎に24ビツトのシリアル波形データ
は分配回路242に供給される。

上記したのは、最初の発音タイミングにおける１音の波
形データ読出・音量制御動作であるが、同様にして複数
音（最大で８音）の波形データ読出・音量制御動作がな
される。この場合、レベルシフト回路240から分配回路2
42には複数のリズム音に対応したシリアル波形データが
時分割的に供給される。また、次の発音タイミングで
は、前に発音されている１又は複数の楽器音を減衰制御
データＤＵＭにより強制的に減衰させてから上記と同様
な波形データ読出・音量制御動作が行なわれ、以下発音
タイミング毎に同様な動作がくりかえされる。

分配回路242は、中央スピーカ用レジスタ246_Ｃ、左スピ
ーカ用レジスタ246_Ｌ及びセレクタ248と共にデータ出力
回路を構成するものであり、次に第14図を参照してデー
タ出力動作を述べる。

第14図には、タイミング信号φ_ABと、タイミング信号Ｙ
_１〜₂₄（セレクタ248の制御入力Ｇ）との関連におい
て、中央スピーカ用データが連続する場合(1)と、中央
スピーカ用データ及び左スピーカ用データが交互に来る
場合(2)とが示されている。最初に(1)の場合について説
明すると、分配回路242のデータ入力Ａとしては中央ス
ピーカで発音すべき４つのシリアル波形データ〜が
順次に供給される。これらのデータ〜はそれぞれ異
なる楽器に対応するもので、いずれも特定のサンプル
（例えば１番目のサンプル）に関する24ビツトのデータ
である。

分配回路242は制御入力Ｂとしてシフトレジスタ190から
の中央スピーカ／左スピーカ指定信号ＣＨＡを受信し、
これに応じて分配動作するもので、この場合、信号ＣＨ
Ａはいずれのチヤンネルについても“１”として供給さ
れる。このため、データ〜はいずれも出力Ｃとして
レジスタ246_Ｃに分配供給される。

レジスタ246_Ｃは内部でデータをサーキユレイトするよ
うになつているので、セレクタ248の入力Ｅとしては第1
4図(1)Ｅに示すように同一データが２回連続して供給さ
れる。セレクタ248は制御入力Ｇとしてのタイミング信
号Ｙ_１〜₂₄が“１”又は“０”になるのに応じてそれぞ
れ入力Ｅ又はＦを選択するので、選択出力Ｈ（リズム音
信号ＲＴＳ）としては、信号Ｙ_１〜₂₄が“１”になる期
間（1/2チヤンネル時間）に対応してレジスタ246_Ｃのデ
ータ、、、が順次に送出される。

次に、中央スピーカ用データと左スピーカ用データとが
交互に来る(2)の場合について述べる。この場合、分配
回路242の入力Ａとしてのデータ〜は、及びが
中央スピーカ用、及びが左スピーカ用であるとする
と、制御入力Ｂ(CHA)は中央スピーカに対応するチヤン
ネルについて“１”、左スピーカに対応するチヤンネル
について“０”として供給される。このため、データ
及びは出力Ｃとしてレジスタ246_Ｃに、データ及び
は出力Ｄとしてレジスタ246_Ｌにそれぞれ分配供給さ
れる。

レジスタ246_Ｃ及び246_Ｌは前述したと同様にして第14図
(2)Ｅ及びＦに示すように同一データを２回ずつセレク
タ248に供給し、セレクタ248はタイミング信号Ｙ_１〜₂₄
に応じて入力Ｅ又はＦを交互に選択する。このため、セ
レクタ248の出力Ｈ（ＲＴＳ）としては、中央スピーカ
用データが送出された後信号Ｙ_１〜₂₄の１周期（１チ
ヤンネル時間に対応）経てから左スピーカ用データ及
び中央スピーカ用データが順次に送出され、しかる後
信号Ｙ_１〜₂₄の１周期経て左スピーカ用データが送出
される。

なお、実際のデータ出力動作としては、上記(1)及び(2)
の場合を組合わせた形のものもありうること勿論であ
る。

上記のようにしてセレクタ248から時分割的に送出され
るシリアルリズム音信号ＲＴＳに基づいてリズム音が奏
出されているときに、前述したようにリズムストツプ又
はリズム変更の操作がなされると、第12図においてＳ／
Ｐ変換・ラツチ回路150は信号ＮＫＯＮ＝“１”及び信
号ＮＫＯＦ＝“１”を８チヤンネル分順次に送出し、Ａ
ＮＤゲート250に供給する。このとき、ＡＮＤゲート250
はインバータ156の出力信号“１”を受信している。こ
のため、ＡＮＤゲート250は出力信号“１”を発生し、
この信号“１”はＯＲゲート162を介してＮＡＮＤゲー
ト164に供給される一方、ＯＲゲート252を介して８ステ
ージ／１ビツトのシフトレジスタ254に供給される。そ
して、シフトレジスタ254の８つのステージにはタイミ
ング信号φ_ABに応じていずれも信号“１”が書込まれ
る。また、この信号“１”の書込中ＮＡＮＤゲート164
の出力信号は“０”であり、この信号“０”はＡＮＤゲ
ート170を介してシフトレジスタ172に供給される。この
ため、シフトレジスタ172の８つのステージにはタイミ
ング信号φ_ABに応じていずれも信号“０”が書込まれ
る。

シフトレジスタ172から送出される信号“０”はゲート
回路174を導通させるので、シフトレジスタ176の８つの
ステージには順次に加算回路178の出力データが書込ま
れる。そして、シフトレジスタ254の内容はＡＮＤゲー
ト256及びＯＲゲート252を介して循環的に記憶されると
共にシフトレジスタ172の内容もＯＲゲート182及びＡＮ
Ｄゲート170を介して循環的に記憶されるので、シフト
レジスタ176の各ステージのデータの値は前述したよう
に１ずつ増大する。

シフトレジスタ176の各ステージのデータの値が所定値
に達すると、終了検知回路184が減衰終了信号ＤＰＥ＝
“１”を８チヤンネル分順次に送出する。信号ＤＰＥの
発生までのシフトレジスタ176の出力データは減衰制御
データＤＵＭとして加算回路236に供給され、発音中に
すべてのリズム音を強制的に減衰させるように作用す
る。

減衰終了信号ＤＰＥはインバータ156を介してＡＮＤゲ
ート256を非導通にするので、シフトレジスタ254を含む
循環路の記憶データはクリアされる。また、信号ＤＰＥ
はＯＲゲート182及びＡＮＤゲート170を介してシフトレ
ジスタ172の各ステージの内容を“１”にし、シフトレ
ジスタ172からの出力信号“１”はゲート回路174を非導
通にする。この結果、シフトレジスタの計数データは各
ステージ毎にクリアされる。

なお、リズム変更の場合には、この後、発音命令を含む
シリアルデータＯＰＣが供給されるので、前述したと同
様にして新たに選択されたリズムパターンに従つてリズ
ム音が奏出される。すなわち、この場合には、前のリズ
ムパターンに従うすべての楽器音を強制的に減衰させた
後、新たなリズムパターンに従う楽器音が奏出されるこ
とになる。

以上のように、この発明によれば、Ｓ／Ｎ比を改善する
ことができ、音質の良いリズム音が得られる。また、発
生されるリズム音毎に音量制御を行えるので、音量変化
に富んだリズム演奏を行うことができる。さらに、リズ
ム音毎に音量制御を行う際に、パターンデータ中の音量
制御情報の作成を容易に行うことができる。

【図面の簡単な説明】

第１図は、この発明の一実施例による自動リズム演奏装
置をそなえた電子楽器のブロツク図、 第２図は、上記自動リズム演奏装置で奏出可能なリズム
楽器音を楽器グループ（リズム種類）毎に分類して示す
図表、 第３図は、リズムパターンデータのフオーマツトを示す
図、 第４図(a)〜(c)は、記憶されるべきリズム音波形を例示
する波形図、 第５図は、自動リズム演奏に用いられるデータのフオー
マツトを示す図、 第６図は、第１図の電子楽器の動作を説明するためのフ
ローチヤート、 第７図は、割込処理のフローチヤート、 第８図は、リズムインターフエースの回路図、 第９図は、リズムセツトのサブルーチンを示すフローチ
ヤート、 第10図は、割込処理の詳細を示すフローチヤート、 第11図は、リズムパターン処理のサブルーチンを示すフ
ローチヤート、 第12図は、リズム音発生回路の回路図、 第13図及び第14図は、第12図の回路の動作を説明するた
めのタイムチヤートである。 18B……リズム用操作子、42……中央処理装置、48……
リズムパターンメモリ、54，142……楽器毎レベルメモ
リ、56……リズム音波形メモリ、58……リズムインター
フエース、60……リズム音発生回路、62……パネルデー
タインターフエース、130……リズム制御回路、132……
減衰制御回路、134……アドレス発生回路、136……音量
制御・データ出力回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−140895（ＪＰ，Ａ) 特開 昭52−99807（ＪＰ，Ａ) 特開 昭56−24398（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数音色のリズム音の経時的な発生パター
   ンを表すパターンデータを記憶した第１の記憶手段であ
   って、該パターンデータとしては、該リズム音を発生す
   べきタイミング毎の音色制御情報および音量制御情報を
   記憶したものと、 前記複数の音色にそれぞれ対応した複数の波形データを
   所定の振幅で記憶した第２の記憶手段と、 前記複数の音色毎にリズム音信号の音量を制御するため
   の音量制御データを記憶した第３の記憶手段と、 テンポクロック信号を発生する手段と、 前記テンポクロック信号に基づいて前記パターンデータ
   を読み出す読出手段であって、前記リズム音を発生すべ
   きタイミング毎に該タイミングに対応する音色制御情報
   および音量制御情報を出力するものと、 前記読出手段から音色制御情報および音量制御情報が出
   力されるたびに、 (a)該音色制御情報が指示するリズム音の音色に対応す
   る波形データを前記第２の記憶手段から読み出すことに
   よりリズム音信号を発生する処理と、 (b)前記音色制御情報が指示するリズム音の音色に対応
   する音量制御データを前記第３の記憶手段から読み出
   し、該音量制御データに応じて前記リズム音信号の音量
   を制御する処理と、 (c)前記音量制御情報に応じて前記リズム音信号の音量
   を制御する処理と を行なうリズム音発生手段と をそなえた自動リズム演奏装置。