JPH0632358B2 - 抵抗体付セラミック回路板の製造方法 - Google Patents

抵抗体付セラミック回路板の製造方法

Info

Publication number
JPH0632358B2
JPH0632358B2 JP63159822A JP15982288A JPH0632358B2 JP H0632358 B2 JPH0632358 B2 JP H0632358B2 JP 63159822 A JP63159822 A JP 63159822A JP 15982288 A JP15982288 A JP 15982288A JP H0632358 B2 JPH0632358 B2 JP H0632358B2
Authority
JP
Japan
Prior art keywords
resistor
layer
ceramic substrate
conductor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63159822A
Other languages
English (en)
Other versions
JPH029190A (ja
Inventor
清隆 脇
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63159822A priority Critical patent/JPH0632358B2/ja
Publication of JPH029190A publication Critical patent/JPH029190A/ja
Publication of JPH0632358B2 publication Critical patent/JPH0632358B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、抵抗体付セラミック回路板の製造方法に関
し、通常の配線用導体回路とともに抵抗体が形成された
セラミック回路板を製造する方法に関するものである。
〔従来の技術〕
抵抗体を含むセラミック回路板を製造する方法として
は、従来、焼結されたセラミック基板上に導体回路とな
るAg/Pd等を主成分とする貴金属ペーストをスクリ
ーン印刷等によって印刷するとともに、RuOを主成
分とするフリツト入りの抵抗体ペーストをスクリーン印
刷等によって印刷し、酸化雰囲気中において焼成するこ
とによって、導体回路と抵抗体を同時に形成する方法が
一般的であった。
しかし、上記方法では、マイグレーションが発生し易
く、また配線抵抗も10〜30mΩ/□と高い。そこ
で、最近、上記方法を改良して、マイグレーションの防
止や配線抵抗の低減化とともにペースト材料の低コスト
化を図れる方法として、Cu等を主成分とする卑金属ペ
ーストとLaB、SnO等を主成分とするフリット
入りの抵抗体ペーストを組み合わせ、両者を窒素雰囲気
中で焼成して、導体回路と抵抗体を同時に形成する方法
が盛んになっている。
しかし、上記方法でも、導体金属ペーストをスクリーン
印刷しているため100μm以下の微細配線の形成が困
難であるとともに、ペースト中にガラス質を含むために
ハンダ付着性が劣り、不良品が出やすく、使用時に故障
を起こし易いという問題がある。また、抵抗体ペースト
を窒素雰囲気中で焼成する必要があり、ペースト材料の
完成度が低いこともあって、従来の空気焼成用抵抗体ペ
ーストに比べて、性能的に全ての面で充分に匹敵すると
は言えない。
一方、微細配線回路を形成する方法として、メタライジ
ング法によって、セラミック基板の表面に、ガラス質を
含まない導体金属層を形成し、写真製版技術等を用いて
回路を形成する方法が提案されている。しかし、この方
法は、抵抗体ペーストを焼成する際の高温で導体金属層
が酸化されるのを防止するために、不活性あるいは還元
性雰囲気で焼成しなければならないといった制約があ
る。
そこで、RuOを主成分とする空気焼成用抵抗体ペー
ストを印刷・焼成して抵抗体層を形成した後、抵抗体層
の上に保護層を形成し、セラミック基板の表面および抵
抗体層の露出部分全体を、強酸によって同時に粗化し、
ついで触媒・活性化処理を行った後、化学めっきまたは
化学めっきと電気めっきを施して導体金属層を形成し、
この導体金属をパターンエッチングして導体回路を形成
する方法が提案されており、特開昭61−185995
号公報に開示されている。
また、前記したような各従来技術は、特開昭61−27
0885号公報、特開昭61−194794号公報等に
開示されており、本願出願人は同様の技術について、特
願昭61−35767号および特願昭63−62347
号にて特許出願している。
〔発明が解決しようとする課題〕
ところが、上記した特開昭61−185995号公報に
開示の先行技術では、セラミック基板と導体回路あるい
は抵抗体層と導体回路との密着力を高めるために、セラ
ミック基板および抵抗体層の露出部分を強酸で粗化して
いるために、この粗化処理によって抵抗体層が侵され、
抵抗体層の性能品質に悪影響を与えるという問題があっ
た。このような問題を起こさないためには、粗化処理
を、抵抗体層の性能品質に影響がない程度に抑えればよ
いが、そうすると導体回路とセラミック基板および抵抗
体層との密着力が劣るものとなってしまう。
そこで、この発明の課題は、上記従来技術において、抵
抗体層の性能品質に悪影響を与えることなく、導体回路
とセラミック基板および抵抗体層との密着力を高めるこ
とのできる抵抗体付セラミック回路板の製造方法を提供
することにある。
〔課題を解決するための手段〕
上記課題を解決する、この発明のうち、請求項1記載の
発明は、製造過程において以下の工程(1)〜(3)を含むよ
うにしている。
(1) セラミック基板に抵抗体層を形成し、抵抗体層の
上に保護層を形成する工程。
(2) セラミック基板表面および抵抗体層の露出部分に
対して、所定の回路パターンに対応する導体金属層を薄
膜形成手段により形成する工程。
(3) 導体回路が形成されたセラミック基板を、窒素雰
囲気中において200〜800℃の温度範囲内で加熱処
理する工程。
〔作用〕
請求項1記載の発明によれば、導体回路が形成されたセ
ラミック基板を加熱処理することによって、導体回路と
セラミック基板および抵抗体層との密着力を高めること
ができる。
特に、導体回路となる導体金属層を薄膜形成手段で形成
するとともに、加熱処理を、窒素雰囲気中において20
0〜800℃の温度範囲内で行うことにより、抗体体層
およびその上を覆う保護層の特性を損なうことなく、導
体回路とセラミック基板との密着力、および、導体回路
と抵抗体層との密着力を、十分に高めることができる。
これは、導体金属層や抵抗体層などの材料の組み合わせ
に応じて、前記温度範囲内の適切な温度で加熱処理を行
うと、導体金属層を薄膜形成したときに生じる残留応力
や接合面における組織構造の不均一が解消されるなどの
作用が生じることよって、密着力の向上が図れるものと
考えられる。
但し、加熱処理を大気中で行ったり、加熱温度を高くし
たりすると、抵抗体層および保護層の特性に悪影響が生
じる。具体的には、抵抗体層あるいは保護層は、大気中
かつ高温度で加熱されると、酸化されてしまったりして
特性が大きく変化した、場合によっては溶融変形してし
まったりする。これでは、抵抗体層および保護層の本来
の機能を十分に発揮できなくなる。抵抗体層および保護
層は、通常、焼成により形成されるので、この焼成時の
温度と同じ程度か少し高い温度までの比較的低い温度で
あれば、悪影響は生じ難いと考えられるので、前記した
ような温度範囲の規定が有効となる。また、窒素雰囲気
中であれば、抵抗体層や保護層が酸化される心配がない
のである。
〔実施例〕
第1図は、この発明にかかる抵抗体付セラミック回路板
の製造方法の1例を工程流れ図によって示しており、こ
れにしたがって順次説明を加える。また、第2図には、
製造された抵抗体付セラミック回路板の断面構造を示し
ている。
〔工程〕 焼結されたセラミック基板1を用意する。セラミック基
板1の材質は、アルミナ,フォステライト,ステアタイ
ト,ジルコニア,ムライト,コージライト,ジルコン,
チタニア等の酸化物系セラミック材料を主に用いるが、
炭化物系あるいは窒化物系等、任意のセラミック材料を
使用することができる。
〔工程〕 必要に応じて、セラミック基板1の表面を粗化する。こ
の粗化処理によって、後工程で形成される導体金属層2
と基板表面との密着力(いわゆるアンカー効果)を向上
させることができる。導体金属層2を気相法によって形
成する場合には、この粗化処理を行わなくてもよいが、
導体金属層2を化学めっき法によって形成する場合に
は、この粗化処理を行うことが好ましい。粗化処理の方
法は、セラミック基板1を、例えば、熱リン酸,溶融ア
ルカリ,HF等の溶液中に浸漬する方法、あるいは研磨
やサンドブラスト等によって物理的に粗化する方法等が
あるが、その他の粗化処理方法も採用できる。
〔工程〕 セラミック基板1の所定の位置に、抵抗体ペーストをス
クリーン印刷等の手段で、所定のパターンになるように
塗布乾燥させる。その後、セラミック基板1とともに抵
抗体ペーストを焼成して、抵抗体層3を形成する。
抵抗体ペーストは、PdO/Pd/Ag系もしくはRu
系等の抵抗成分を、Si,Ca,Al等の酸化物を
含むガラスや有機系ビヒクル等と混合してペースト化し
たもの等、通常の抵抗体形成用の材料が使用される。抵
抗体ペーストの使用にあたっては、セラミック基板の材
料と適合するものを選択して使用するのが好ましいが、
通常、最も安定した特性を有するRuO系のものが好
適である。
抵抗体ペーストを乾燥および構成する方法は、通常の抵
抗体形成方法と同様の方法で行われるが、例えば、つぎ
のような条件が一般的である。すなわち、スクリーン印
刷等によってセラミック基板1上に印刷された抵抗体ペ
ーストを、50〜200℃で乾燥させた後、成分中のガ
ラスフリットが溶融接合する温度、好ましくは500〜
1100℃、より好ましくは600〜950℃の範囲で
構成する。
〔工程〕 抵抗体層3の一部を覆って保護層4を形成する。この保
護層4は、抵抗体層3の耐熱性、耐湿性、耐薬品性等を
向上させ、抵抗値のドリフトを減少させるために形成す
る。保護層4は、後工程で抵抗体層3と導体金属層2と
を接続するための部分を除いて、抵抗体層3の全体を覆
うようにする。保護層4としては、従来の製造方法でも
用いられている、通常のオーバーコートガラスを用いる
ことができるが、このオーバーコートガラスの代わり
に、感光性ポリイミド、ポリイミド、エポキシ樹脂、ト
リアジン系材料等から形成された有機系あるいは無機系
物質で、後工程における粗化処理で使用される酸等に対
して耐性のあるものからなる保護層4を用いることもで
きる。
保護層4の形成方法は、通常の方法で実施できるが、例
えば、つぎのような条件が一般的である。すなわち、ス
クリーン印刷法を用いて、前記抵抗体層3の一部を除く
全体を覆って、オーバーコート用ガラスペーストを印刷
形成した後、300〜800℃でガラスペーストを焼成
することによって、保護層4を形成する。
〔工程〕 必要に応じて、抵抗体層3のうち、保護層4で覆われて
いない露出部分を粗化処理する。こうして粗化処理され
た抵抗体層3の露出部分の上に導体金属層2を形成すれ
ば、いわゆるアンカー効果によって、抵抗体層3と導体
金属層2との接続部分の密着性が向上する。粗化処理す
る方法は、前記したセラミック基板1の粗化処理で説明
した熱リン酸のような強い粗化作用を有する処理方法を
用いる必要はなく、比較的弱い粗化方法であっても、抵
抗体層3を粗化処理することができる。具体的には処理
方法としては、例えば、リン酸,フッ酸,クロム酸,硫
酸等の酸、あるいはNaOH等のアルカリ溶液を用いる
方法が適用できる。この粗化処理によって、抵抗体層3
の露出部分と同時に、保護層4やセラミック基板1の表
面がある程度粗化されても構わないが、保護層4による
抵抗体層3の保護効果や抵抗体層3の性能に悪影響を与
えない程度の粗化処理方法を適用する。
〔工程〕 セラミック基板1の表面および抵抗体層3の霧出部分全
体に導体金属層2を形成する。導体金属層2としては、
通常の導体回路の材料として用いられている各種の金属
材料が用いられ、化学めっき,蒸着,スパッタリング,
イオンプレーティング等の、通常の薄膜形成手段のなか
から選ばれた任意の方法が適用できる。
化学めっきの場合には、通常のセンシタイジング−アク
チベーション法を用いて、セラミック基板1表面に金属
パラジウムを析出させて表面を活性化させる。その後、
化学銅めっき浴あるいは化学ニッケルめっき浴等に、前
記活性化されたセラミック基板1を浸漬し、銅あるいは
ニッケル等の導体金属層2を形成させる。
蒸着,スパッタリング,イオンプレーティング等の気相
法、あるいはCVD法を用いて導体金属層2を形成する
こともできる。気相法を用いる場合、第1工程でCrま
たはTiの金属層を形成し、その上に第2工程として銅
またはニッケル等の金属層を形成させる方法や、400
℃程度に加熱された粗面化済みのセラミック基板1に、
上記同様のCrまたはTiの金属層および銅またはニッ
ケル等の金属層を順次形成する方法を採用することによ
って、セラミック基板1と薄膜金属層2との密着力が増
大する。
〔工程〕 必要に応じて、導体金属層2の上に電解めっきを行う。
前記工程の化学めっき法や気相法等では、1〜数μmの
薄い金属層しか形成出来ないので、導体回路として必要
な導体金属層2の厚みを分厚くするには、金属層の厚付
けを行える電解めっき法を併用することが好ましい。
〔工程〕 セラミック基板1および抵抗体層3の霧出部分全体に形
成された導体金属層2を、エッチングによって、所定の
回路パターンに形成する。エッチングによる回路形成の
詳細については、通常の印刷回路板の製造方法と同様に
行われるので、具体的な工程の説明は省略する。このよ
うな、エッチングによる回路形成を行うと、配線抵抗の
小さな銅等の卑金属導体を使用して、線幅、線間30μ
mという微細パターンを形成することが可能になる。
なお、導体回路の形成手段としては、上記のように、セ
ラミック基板1の全体に形成された導体金属層2をエッ
チングする方法のほか、予め回路パターンに対応するパ
ターンを有するめっきレジスト層を形成しておき、回路
パターンに相当する部分のみに、めっき法で導体金属層
2を形成する方法等、エッチングを行わずに直接導体回
路を形成することもできる。その他、導体回路の形成手
段としては、通常の印刷回路板の製造方法で用いられる
各種の導体回路形成手段を適用することができる。
〔工程〕 つぎに、導体金属層2が形成されたセラミック基板1
を、窒素雰囲気中で加熱処理する。処理温度は、200
〜800℃の範囲で行うのが好ましく、より好ましくは
400〜700℃の範囲内で実施する。この加熱処理に
よって、導体回路2と抵抗体層3およびセラミック基板
1が強固に密着する。特に、抵抗体層3と導体回路2と
の接続個所における密着力が顕著に向上する。
処理時間は適宜に設定されるが、例えば1〜100分程
度行われる。加熱雰囲気は、窒素のみからなるか、窒素
を主体にして窒素以外の成分は微量にしか含まれない雰
囲気、すなわち実質的に窒素雰囲気と言える加熱雰囲気
中で行われる。なお、必要であれば、上記加熱雰囲気中
に、2〜200ppm程度の微量の酸素を含んでいても
よい。但し、上記加熱処理では、セラミック基板1の表
面に形成された抵抗体層3,導体金属層2,保護層4等
の性能に悪影響を及ぼさないように実施するのが好まし
い。
〔工程〕 必要に応じて、抵抗体層3のトリミングを行い、所望の
抵抗値に調整する。トリミングの方法は通常の抵抗体付
回路板と同様の方法が用いられ、例えば、アブレッシブ
トリミング,レーザートリミング等の方法がある。その
中でも、高速処理が行え、高性能なレーザートリミング
が、この発明の実施にとって、最も好ましいものであ
る。
以上のような各工程を経て、第2図に示すような、抵抗
体付セラミック回路板が製造される。
上記実施例において、薄膜金属層20および導体金属層
2からなる導体回路を構成する金属として、配線抵抗が
小さく安価な銅,ニッケル等の卑金属導体を使用するこ
とによって、線幅、線間30μmという微細パターンの
導体回路を安価に形成することができる。また、金を使
用すれば、マイグレーションの心配がなく、はんだ付け
性等が良好になる。
RuO系等の空気焼成用抵抗体ペーストを使用すれ
ば、窒素焼成用抵抗体ペーストに比べて、高精度で高信
頼性の抵抗体層3を形成することができ、例えば、回路
定数に対する抵抗特性が±2%以内という、極めて高精
度な抵抗体層3を備えたセラミック回路板を製造するこ
とができる。
つぎに、この発明にかかる抵抗体付セラミック回路板の
製造方法を実際に適用した具体的実施例について説明す
る。
−実施例1− 焼結セラミック基板1として、96%アルミナ基板
(4″×4″×0.635mm)を用い、この基板1を熱
リン酸に浸漬して、基板表面を均一に粗化した。粗化に
よって、表面粗さが最大粗さ2〜3μmになった。粗化
処理の後、充分に洗浄して乾燥させた。乾燥後、セラミ
ック基板1の上にRuO系の抵抗体ペーストをスクリ
ーン印刷し、乾燥後、空気中850℃で焼成して抵抗体
層3を形成した。このあと、抵抗体層3のうち、導体金
属層2との接続部分となる一部を除いて全体を覆うよう
に、オーバーコート用ガラスペーストをスクリーン印刷
し、乾燥させた後、空気中600℃の条件で焼成して保
護層4を形成した。抵抗体層3の露出部分に対して、5
%のフッ酸溶液を用いて粗化処理を行い、その後充分に
水洗および乾燥させた。
セラミック基板1に、化学めっき法によって銅層を形成
し、さらに電解めっき法によって金属銅の厚付けを行
い、合わせて厚み10μmの導体金属層2を形成した。
その後、50ppm の酸素を含む窒素雰囲気中600℃で
加熱処理を行った。この状態で、抵抗体層3の露出部分
と導体金属層2とは強固に接着しているとともに、導体
金属層2とセラミック基板1とを密着力は2.0〜3.
0kg/mm2と、極めて高い値を示した。
つぎに、導体金属層2に対して、写真製版技術を用いて
パターンエッチングを施し、線幅、線間50μmの導体
回路を形成した。このようにして得られた抵抗体付セラ
ミック回路板について、抵抗体層3の回路定数に対する
抵抗特性を測定したところ、±2%以内で高精度な値を
示した。その後、抵抗体層3の抵抗値が所望の値になる
ように、レーザートリマーでトリミング調整することに
よって、第2図に示すような、抵抗体付セラミック回路
板が製造できた。
−実施例2− 焼結セラミック基板1として、92%アルミナ基板を用
い、NaOH溶融塩に浸漬することによって、表面を最
大粗さ2〜3μm程度に粗化処理した後、充分に洗浄し
て乾燥させた。乾燥後、セラミック基板1の上に、Ru
系の抵抗体ペーストをスクリーン印刷し、乾燥させ
た後、空気中900℃の条件で焼成して抵抗体層3を形
成した。このあと、抵抗体層3の所定部分を覆うよう
に、オーバーコート用ガラスペーストをスクリーン印刷
し、乾燥させた後、空気中580℃の条件で焼成して保
護層4を形成した。さらに、抵抗体層3の露出部分を、
10%のクロム酸溶液を用いて粗化し、充分に水洗・乾
燥した。
セラミック基板1の表面および抵抗体層3の霧出部分の
全体に、化学めっき法のみで、厚み5μmの銅層からな
る導体金属層2を形成した。その後、窒素雰囲気中65
0℃で加熱処理を行った。
この状態で、抵抗体層3の露出部分と導体金属層2とは
強固に接着しているとともに導体金属層2とセラミック
基板1との密着力は2.0〜3.0kg/mm2と、極めて高
い値を示した。
つぎに、導体金属層2に対して、写真製版技術を用いて
パターンエッチングを施し、線幅、線間50μmの導体
回路を形成した。このようにして得られた抵抗対付セラ
ミック回路板について、抵抗体層3の回路定数に対する
抵抗特性を測定したところ、±2%以内で高精度な値を
示した。その後、抵抗対層3の抵抗値が所望の値になる
ように、レーザートリマーでトリミング調整した。
−実施例3− 焼結セラミック基板1として、99%アルミナ基板を用
い、この基板の表面をフッ酸を用いて、最大粗さ1〜2
μmに粗化処理した後、充分に洗浄して乾燥させた。乾
燥したセラミック基板1の上にRuO系の抵抗体ペー
ストをスクリーン印刷し、乾燥させた後、空気中850
℃で焼成して抵抗体層3を形成した。抵抗体層3の所定
部分を覆うように、オーバーコート用ガラスペーストを
スクリーン印刷し、乾燥させた後、空気中600℃の条
件で焼成して保護層4を形成した。
つぎに、抵抗体層3の露出部分を10%の硫酸溶液を用
いて粗化し、充分に水洗・乾燥した後、スパッタリング
法によって銅管を形成し、さらに電解めっき法によって
金属銅の厚付けを行い、厚み12μmの導体金属層2を
形成した。その後、70ppm の酸素を含む窒素雰囲気中
において600℃で加熱処理を行った。
この状態で、抵抗体層3の露出部分と導体金属層2とは
強固に接着しているとともに、導体金属層2とセラミッ
ク基板1との密着力は2.0〜3.0kg/mm2と、極めて
高い値を示した。
つぎに、導体金属層2に対して、写真製版技術を用いて
パターンエッチングを施し、線幅、線間50μmの導体
回路を形成した。このようにして得られた抵抗体付セラ
ミック回路板について、抵抗体層3の回路定数に対する
抵抗特性を測定したところ、±2%以内で高精度な値を
示した。その後、抵抗対層3の抵抗値が所望の値になる
ように、レーザートリマーでトリミング調整した。
−実施例4− セラミック基板1として96%アルミナ基板を用い、抵
抗体ペーストをセラミック基板1上に、所定の形状にな
るように直接描画した以外は、前記実施例2と同様の工
程で、抵抗体付セラミック回路板を製造した。その結
果、得られたセラミック回路板の抵抗体層3の抵抗値の
バラツキは、実施例2と同様の優れた特性を有するもの
であった。
−実施例5− 焼結セラミック基板として、99%アルミナ基板を用
い、導体金属層2となる銅層を、電解めっきを行わず、
化学めっきのみで厚み8μmになるように形成した以外
は、実施例1と同様の工程で、抵抗体付セラミック回路
板を製造した。その結果、得られたセラミック回路板の
抵抗体層3の抵抗値のバラツキは、実施例1と同様の優
れた特性を有するものであった。
〔発明の効果〕
以上に述べた、この発明にかかる抵抗体付セラミック回
路板の製造方法のうち、請求項1記載の発明によれば、
抵抗体層および保護層が形成されたセラミック基板の表
面および抵抗体層の露出部分に導体回路を形成した後、
加熱処理を行うことによって、導体回路と抵抗体層およ
びセラミック基板との密着力を大幅に高めることができ
た。この加熱処理では、従来の粗化処理のように、抵抗
体層に悪影響を与える心配がないため、高精度で高信頼
性の低抗体層を有するセラミック回路板を製造すること
ができる。
しかも、導体金属ペーストの焼成によって導体回路を製
造する方法等に比べ、微細回路が形成でき、低抵抗の導
体金属を用いることができるので配線抵抗が低くなり、
抵抗体層として高性能なものを使用できるので、より高
精度で高信頼性を有する抵抗体層を備えたセラミック回
路板を提供することができる。
特に、導体回路となる導体金属層を薄膜形成手段で形成
するとともに、加熱処理を、窒素を主成分とする雰囲気
中において200〜800℃の温度範囲内で行うことに
より、抗体体層およびその上を覆う保護層の特性を損な
うことなく、銅層からなる導体回路とセラミック基板お
よび抵抗体層との密着力を高めることができ、抵抗体付
セラミック回路板の品質性能を向上させることができる
のである。
【図面の簡単な説明】
第1図はこの発明の実施例を示す工程流れ図、第2図は
製造された抵抗体付セラミック回路板の断面図である。 1……セラミック基板、2……導体金属層、3……抵抗
体層、4……保護層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−95396(JP,A) 特開 昭61−185995(JP,A) 特開 昭61−194794(JP,A) 特開 昭58−24464(JP,A) 特開 昭55−123196(JP,A) 特開 昭57−207395(JP,A) 特開 昭61−225047(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】セラミック基板に導体回路とともに抵抗体
    が形成されたセラミック回路板を製造する方法であっ
    て、以下の工程(1)〜(3)を含むことを特徴とする抵抗体
    付セラミック回路板の製造法。 (1) セラミック基板に抵抗体層を形成し、抵抗体層の
    上に保護層を形成する工程。 (2) セラミック基板表面および抵抗体層の露出部分に
    対して、所定の回路パターンに対応する導体金属層を薄
    膜形成手段により形成する工程。 (3) 導体回路が形成されたセラミック基板を、窒素雰
    囲気中において200〜800℃の温度範囲内で加熱処
    理する工程。
JP63159822A 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法 Expired - Lifetime JPH0632358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63159822A JPH0632358B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63159822A JPH0632358B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Publications (2)

Publication Number Publication Date
JPH029190A JPH029190A (ja) 1990-01-12
JPH0632358B2 true JPH0632358B2 (ja) 1994-04-27

Family

ID=15702010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63159822A Expired - Lifetime JPH0632358B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH0632358B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180065373A (ko) * 2016-12-07 2018-06-18 현대오트론 주식회사 Nh3 슬립 방지 시스템 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5215914B2 (ja) * 2009-03-19 2013-06-19 三ツ星ベルト株式会社 抵抗体膜の製造方法、抵抗体膜、及び抵抗器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113867A (en) * 1978-02-27 1979-09-05 Hitachi Ltd Method of producing resistanceeequipped printed circuit board
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS55123196A (en) * 1979-03-15 1980-09-22 Fujitsu Ltd Method of manufacturing ceramic multilayer circuit substrate
JPH0245354B2 (ja) * 1981-06-15 1990-10-09 Nissha Printing Kinzokukairoojusuruseramitsukusukibannoseizohoho
JPS61194794A (ja) * 1985-02-22 1986-08-29 三菱電機株式会社 混成集積回路基板の製造方法
JPH062386B2 (ja) * 1985-03-29 1994-01-12 株式会社東芝 セラミックス回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180065373A (ko) * 2016-12-07 2018-06-18 현대오트론 주식회사 Nh3 슬립 방지 시스템 및 방법

Also Published As

Publication number Publication date
JPH029190A (ja) 1990-01-12

Similar Documents

Publication Publication Date Title
US4847445A (en) Zirconium thin-film metal conductor systems
US4434544A (en) Multilayer circuit and process for manufacturing the same
JPH08138902A (ja) チップ抵抗器およびその製造方法
JPH04208593A (ja) 厚膜印刷基板
JPH0632358B2 (ja) 抵抗体付セラミック回路板の製造方法
JPS59144162A (ja) 薄膜回路の製造方法
JPH0682908B2 (ja) 抵抗体付セラミック回路板の製造方法
JP4707890B2 (ja) チップ抵抗器およびその製造方法
JPS61185995A (ja) 抵抗体付き回路基板の製法
JPH0680880B2 (ja) 抵抗体付セラミック回路板の製法
US4946709A (en) Method for fabricating hybrid integrated circuit
JPH0682909B2 (ja) 抵抗体付セラミック回路板の製造方法
US4898805A (en) Method for fabricating hybrid integrated circuit
JPH0774445A (ja) 厚膜導体およびその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JPH0754770B2 (ja) セラミツク配線基板の製法
JPH0258893A (ja) 厚膜集積回路およびその製造方法
JPH10172806A (ja) 温度センサ及びその製造方法
JPH07297513A (ja) 抵抗体付きセラミックプリント配線板及びその製造方法
JPH02288290A (ja) 混成集積回路
JP2005045257A (ja) 複数の配線平面から成るハイブリッド製品を製作するための方法
JPH03109793A (ja) 抵抗体付配線回路基板の製造方法
JPH08316003A (ja) 角形チップ抵抗器およびその製造方法
JPS6226583B2 (ja)
JPS63186492A (ja) 回路基板の製造方法