JPH0632444B2 - 多重画面発生用映像処理回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機及びビデオテープレコーダ
ーのピクチャーイン−ピクチャー（以下、ＰＩＰと称す
る）に関するもので、特に、一つの画面に複数の多重画
面を発生させることができる多重画面発生用映像回路に
関するものである。

従来の技術とその問題点 一般に、ＰＩＰは母画面に子画面で上記の母画面のサイ
ズの１／９に該当する大きさで表示される。上記のよう
な技術は上記における母画面と子画面との映像ソースが
異なる画面を一つの画面に表示する技術としてテレビジ
ョン及びＶＴＲシステムに適用される。

上記のＰＩＰ技術は各ＶＴＲ，ＴＶ製作社毎に固有フォ
ーマットを有しており、その固有フォーマットによりＰ
ＩＰ処理方式が異なる。例えば、母画面と子画面との映
像信号を全て同時にサンプリングしてディジタル化デー
タで処理する場合もあり、子画面の映像信号のみをディ
ジタル化して処理する方式を使用する場合もある。又、
母画面に画面のソースの異なる一つの子画面を表示させ
る方法が一般的な技術として知られているが、日増しに
発展して行くＰＩＰ技術によっていろいろの異なる画面
を同時にディスプレーさせる技術も発表されている。例
えば、子画面を二つディスプレーさせる場合を見て見れ
ば、一つの画面は以前の動画面が静止画面として表示さ
れ、一つの他の子画面は動画面としてディスプレーされ
るようにしているのが一般的である。

この頃に発表される多重画面におけるその初期の技術を
よく見て見れば、ＰＩＰコントローラーとライン及びフ
ィールドメモリを別途にして各々四個ずつ構成されてい
るのが大部分であり、そして、ＰＩＰ処理技術は映像信
号が継続的に上記メモリをリードしている間に、もしＰ
ＩＰ制御装置から上記のメモリをライトしようとする制
御信号が入ってくるとその入力される映像信号はメモリ
装置に直ぐにライトすることができるようになってい
る。

上記の方法は既に広く知られている技術でありＢ−Ｙ，
Ｒ−Ｙ，Ｙ信号を順次的にサンプリングする方法であ
る。この方法の処理においてはラインメモリとフィール
ドメモリが別途に構成されているのでその制御方法も各
々異なる。

したがって、映像データを各々異なってライト及びリー
ドすることができる。

これにより、上述した従来の方法はラインメモリ及びフ
ィールドメモリが異なって各々制御されるので、これの
ために、制御タイミング信号を効果的に発生させなけれ
ばならない。このような原因によって回路の構成自体が
複雑になり、又一方、この方法を使用したシステムを搭
載して製品化する場合にはやはり原価が上昇する問題点
があった。

したがって、本発明の目的は複数画面の処理時に該当サ
ンプリング信号を使用して元来の映像アナログ信号をデ
ィジタル化し、上記ディジタル化されたデータを殆ど同
時に記憶、読出しすることができるデュアルポートメモ
リを使用しているが、上記のデュアルポートメモリをラ
イト／リード制御するにおいての制御タイミング信号の
発生を簡素化し、ＰＩＰ処理をより容易にすることがで
きる回路を提供することにある。

本発明の他の目的は多重画面を発生することができる回
路を提供することにある。

実施例 以下、本発明を添付図面に基づいて詳細に説明する。

第１図は本発明による映像信号処理回路のブロック図で
あって、 使用者によって設定される多重画面のモード設定命令語
を入力させることができるキーボード及びリモコン部10
0と、 上記のキーボード及びリモコン部100を通じて入力され
た多重画面処理用の命令語をチェックしてライン201,20
2を通じて多重画面の処理のためのクロック及びデータ
を発生し、ストローブライン203を通じた信号によって
上記の発生されたデータが有効であるかの状態を認識す
るマイコン部200と、 ライン503-506を通じてビデオ信号の同期分離部（図示
されていない）から発生された母画面及び子画面の垂直
及び水平同期信号を受けてライン501-502を通じて発振
部（図示されていない）から発生された第１，第２基準
周波数を受けて上記マイコン部200から出力されたデー
タを使用してモニター上に多重画面を表示するように制
御するコントローラー部500と、 上記コントローラー部500と連結されたライン304-306を
通じて出力される輝度Ｙ及び色差Ｂ−Ｙ，Ｒ−Ｙ信号を
スイッチング信号によってＲ−Ｙ→Ｙ→Ｙ→Ｂ−Ｙ→Ｙ
→Ｙ順に順次的に選択して入力するアナログスイッチ部
300と、 上記アナログスイッチ部300から選択された輝度Ｙ及び
色差Ｒ−Ｙ，Ｂ−Ｙ出力を上記コントローラー部500か
ら発生されるＡ／Ｄ変換クロック端ＣＬＫの信号によっ
てディジタルデータに変換するアナログ／ディジタル変
換部400と、二つの通路の入出力端子をもっており、両
方向のポートから独立的にアクセスしえ、母、子画面の
垂直、水平同期信号により上記コントローラー部500と
連結されたライン605-608を通じてＤＴ，ＣＡＳ，ＲＡ
Ｓ，ＷＥ，ＳＣ信号が出力され、ライン603を通じてア
ドレス信号ＡＲが発生されて上記アナログ／ディジタル
変換部400に対してディジタル化されたビデオ信号を指
定された多重画面のウインドーによりアクセスポートで
あるデータライン603,602を通じて記憶及び読出しさ
れ、上記ランダムポートを通じて上記コントローラー部
500から発生される制御信号によって直列ポートを通じ
て該当ビデオデータを出力するデュアルポートメモリ部
600と、 上記コントローラー部500から発生されるＤ／Ａ変換用
サンプリングクロックにより上記デュアルポートメモリ
部600から出力されたディジタルデータを輝度及び色差
信号別に区分させてアナログ信号に変換する第１−第３
ディジタル／アナログ変換部700-900と、 上記コントローラー部500のライン509,510を通じて出力
される合成同期信号のペデスタルクランプ信号と子画面
の位置を決定する信号によって上記第１−第３ディジタ
ル／アナログ変換部700-900から発生されるディジタル
信号を母画面のビデオ信号とエンコーディングしたのち
に多重画面にディスプレーさせるカラーエンコーダー部
とで構成される。

前記記憶回路のデュアルポートメモリ６００はダイナミ
ックＲＡＭ（ＤＲＡＭ）と直列バッファを含んでおり、
上記各信号ＤＴ，ＣＡＳ，ＲＡＳ，ＷＥ及びＳＣは、こ
のデュアルポートメモリ６００を制御するための制御信
号である。

１）「ＤＴ」は、ダイナミックＲＡＭのデータ伝送を制
御する信号であり、データ伝送（Data Transfer）信号
の略語である。

２）「ＣＡＳ」は、ダイナミックＲＡＭでメモリセルを
アクセス（access）するための信号を意味するものであ
って、コラムアドレスストロープ（Column Address Str
obe）信号の略語である。

３）「ＲＡＳ」は、ダイナミックＲＡＭでメモリセルを
アクセスするための信号を意味するものであって、ロー
アドレスストーブ（Row Address Strobe）信号の略語で
ある ４）「ＷＥ」は、メモリ装置のライト動作の活性化信号
を意味し、ライトイネーブル（Write Enable）信号の略
語である。

５）「ＳＣ」は、直列バッファのデータ入出力を制御す
る信号であり、シリアルバッファコントロール（Serail
buffer Control）信号の略語である。

第２図は本発明による第１図のコントローラー部500の
具体的回路図で、第１図のマイコン部200にライン201-2
03が連結されてマイコン部200から出力されるデータを
デコーディングして多重画面の選択信号であることを認
識し、この認識により書込み／読出しの機能実行のため
の制御信号を発生するコマンドデコーダー１０と、 上記コマンドデコーダー１０にライン１１が連結されて
コマンドデコーダー１０から発生される画面選択情報と
ライン505,507を通じて入力される子画面の垂直／水平
同期信号によって書込み制御信号を発生する書込み制御
部２０と、 上記書込み制御部２０から出力する意図する画面数の指
定及び各種のサブ機能遂行のための画面発生のタイミン
グ制御信号を使用し、上記ライン506,507を通じて入力
される子画面の垂直／水平同期信号と第１基準信号を使
用して上記のデュアルポートメモリ部600のカラム、リ
フレッシュクロックと上記の第１図のアナログスイツチ
部300から要求される輝度Ｙ，カラーＢ−Ｙ，Ｒ−Ｙス
イッチング信号を発生し、上記アナログ／ディジタル変
換部400から必要なディジタルデータに変換させるため
のサンプリングクロック信号を発生し、上記アナログ／
ディジタル変換部400から出力データをラッチするため
に必要なラッチクロックと上記デュアルポートメモリ部
600から要求されるｍビットデータ変換用のクロック信
号を発生し、子画面のデータ書込み時に発生される全て
のクロック信号を発生する書込みタイミング信号発生部
４０と、 上記タイミング信号発生部４０と連結されたライン４５
から発生されるタイミングクロック信号によってライン
ＡＤＤを通じて入力される上記アナログ／ディジタル変
換部400のディジタルデータをラッチする第１ラッチ部
５０と、 上記書込みタイミング信号発生部４０から発生されるデ
ータ変換クロックにより上記デュアルポートメモリ部60
0処理特性に合う映像データに該当するｍビットデータ
に変換させるデータ変換部６０と、 上記子画面の垂直／水平同期信号の入力ライン506,507
を通じて入力される入力信号と上記書込み制御部２０の
ライン２２から出力される制御信号を使用し、書込みタ
イミング信号発生部４０から発生されるカラムとリフレ
ッシュクロックを使用して画像のデータ書込みのための
カラム及びロウ信号を発生し、メモリリフレッシュのた
めのアドレス信号を発生する書込みアドレス信号発生部
７０と、 上記書込みタイミング信号発生部４０から発生される制
御信号によって上記書込みアドレス信号発生部７０と連
結されたライン７１−７３を通じて出力されたカラム及
びロウアドレス信号を選択し、メモリリフレッシュのた
めのアドレス信号を選択して上記デュアルポートメモリ
部600からの多重画面の処理のための画像データ書込み
及び出力用のアドレス信号を選択してメモリリフレッシ
ュ用のアドレスを選択するマルチプレクサー部９０と、 上記書込みタイミング信号発生部４０から発生されるメ
モリ用のタイミングクロック及びメモリ処理用の制御信
号によって上記デュアルポートメモリ部600から必要な
ＲＡＳ，ＣＡＳ，及びＤＴ，ＷＥ制御信号を発生するメ
モリタイミング発生部８０と、 上記書込みアドレス信号発生部７０からメモリの領域選
択のためのアドレス信号を受け、上記コマンドデコーダ
ー１０から上記デュアルポートメモリ部600に画像情報
があるという読出し制御信号を受けてライン503を通じ
て発生された母画面の垂直同期信号によって読出し制御
信号を発生する読出し制御部３０と、 第１基準信号ａｆｓｃ（ａ＞０）を受け、上記読出し制
御部３０から発生する位置情報認識信号と母画面の水平
同期信号を入力して論理化したのちライン501,508-510,
ＢＦＰを通じて発生されるディジタル／アナログ変換用
のクロックとウインドー制御信号及びＢＦＰ信号を発生
する読出しタイミング信号発生部110と、 上記読出しタイミング信号発生部110と連結されたライ
ン111を通じてＰＩＰ用の子画面を表示させる位置情報
信号と上記ライン504を通じて入力される母画面の垂直
同期信号を使用し、読出し制御部３０のリード開始イネ
イブル信号を使用して上記入力信号を論理化させて画像
のデータをリードするためのアドレス信号を発生する読
出しアドレス信号発生部288と、 上記読出しタイミング信号発生部110から出力される信
号によって上記デュアルポートメモリ部600から出力さ
れるデータをラッチする第２ラッチ部120と、 上記読出しタイミング信号発生部110から発生される出
力により上記第２ラッチ部120から出力されるＢ−Ｙ，
Ｒ−Ｙ，Ｙの順序に該当されるフォーマットにデータを
変換させるデータスペクトル及びデータ制御部130とで
構成される。

第３図は本発明によるマイコン200から発生される画面
選択用のタイミング図であって、３ａはマイコン200と
連結されたライン201を通じて出力されるデータ波形図
であり、３ｂはマイコン200と連結されたライン202を通
じて出力されるデータクロック信号であり、３ｃはマイ
コン200と連結されたライン203を通じて出力されるスト
ローブ信号の波形図である。

第４図は本発明による第１図のアナログスイッチ部300
のスイッチング信号及び第１図のライン511を通じて出
力されるＡ／Ｄ変換用のクロック信号の波形図であっ
て、４ａはライン304を通じて出力される輝度スイッチ
ング信号であり、４ｂはライン306を通じて出力される
Ｒ−Ｙスイッチング信号であり、４ｃはライン305を通
じて出力されるＢ−Ｙスイッチング信号であり、４ｄは
アナログ信号をディジタル信号に変換するためのクロッ
ク信号である。

第５図は本発明による多重画面の書込み及び読出し例示
図であって、５Ａ）は子画面が書込みされる区間を示し
た例示図であり、５Ｂ）は子画面がリードされる区間を
示した例示図であり、５Ｃ）は子画面の垂直同期信号を
基準にして子画面が表示される書込み区間を示した例示
図であり、５Ｄ）は子画面の水平同期信号を基準にして
子画面が表示される書込み区間を示した例示図であり、
５Ｅ）は子画面の垂直同期信号を基準にして子画面が表
示される位置を示した例示図である。５Ｆ）は子画面の
水平同期信号を基準にして子画面が表示される位置を示
した例示図であり、第６図は本発明によるカラーエンコ
ーダー部1000から要求されるタイミング図である。

したがって、以下本発明の具体的な１実施例を第１図−
第６図を参照して具体的に説明する。

ＴＶやＶＴＲ等の映像信号受信装置においての母画面内
に子画面を発生させようとする場合、使用者はキーボー
ド部及びリモコン部100を通じて子画面の選択キーを押
す。この時、マイコン部200は上記キーボード及びリモ
コン部100から入力された命令語のキーを読み取って多
重画面を選択するための情報であるかを認識する。

上記の認識情報によりマイコン部200は第３図のような
波形の形態にデータ及び制御クロック信号を発生してラ
イン202-203を通じてコントローラー部500のコマンドデ
コーダー１０はライン201を通じてデータを受けるが、
ライン202を通じて入力されるクロックによって上記ラ
イン201のデータをラッチする。

上記ライン203を通じて入力されるストローブ信号は上
記ライン201の入力データが有効なデータであるかを認
識するようにする。したがって、コマンドデコーダー１
０から子画面を処理するためにシステムがＯＮ状態であ
ることを認識するようにデコーディングしたことと同じ
である。そして、デュアルポートメモリ部600をリード
／ライトされるように制御する上記コマンドダコーダー
は第３図の３ａに示す如くコマンドデコーダー１０内の
レジスター１バイトを所定ビットに指定してフラグの変
化によって多重画面の選択情報を発生し、この信号が上
記ライン１１を通じて書込み制御部２０に入力される。

ＰＩＰ及び多重画面の書込み時に書込み制御部２０はラ
イン506,507を入力される子画面の垂直及び水平同期信
号と上記コマンドデコーダー１０から発生する画面の選
択情報によって多重画面を処理するためのタイミング信
号を発生してライン２１を通じて書込みタイミング信号
発生部４０に入力される。そして、ライン２２を通じて
発生される信号の相違所定ビットを利用して書込みアド
レス信号発生部７０に入力すると、この信号が子画面の
書込み処理のためのメモリの相違アドレスになってデュ
アルポートメモリ部600の領域選択のためのアドレスに
入力される。上記書込みタイミング信号発生部４０はラ
イン505,507を通じて子画面の垂直／水平同期信号を受
けて、ライン502を通じて第２基準信号ｂｆｓｃを入力
して優先的に上記垂直同期信号によってライン４１を通
じてメモリのカラムクロック信号として発生される。

そして、ライン４４を通じて発生された制御信号とライ
ン４３を通じて発生されるメモリタイミングクロック信
号によってメモリタイミング発生部８０は子画面の処理
のためのライトタイミング信号を発生する。上記第２基
準信号ｂｆｓｃによって第４図の４ａ−４ｃのようにラ
イン304-306を通じて色差信号Ｒ−Ｙ，Ｂ−Ｙ及び輝度
信号Ｙが選択されて入力されるようにスイッチング信号
を発生する。この発生されたスイッチング信号が第１図
のアナログスイッチ部300に入力される。

そして、第４図の４ｄのようにライン511を通じてＡ／
Ｄクロックを発生して第１図のアナログ／ディジタル変
換部400に入力する。

第１図においてのアナログスイッチ部300からはライン3
04のハイである時輝度Ｙ信号をアナログ／ディジタル変
換部400に送って、この時、書込みタイミング信号発生
部４０と連結されたライン511を通じて発生されるＡ／
Ｄクロックによってアナログ輝度信号はＫ（Ｋ＞０）ビ
ットとしてディジタル化される。同様に、色差信号Ｒ−
Ｙ，Ｂ−Ｙはライン305,306を通じて出力されるスイッ
チング信号によって上記のような実行過程を経るが、ス
イッチング信号のタイミングは第４図に図示されてあ
る。即ち、サンプリングされる順序はＲ−Ｙ，Ｙ，Ｙ，
Ｂ−Ｙ，Ｙ，Ｙの順に反復される。Ａ／Ｄ変換されたＫ
ビットのデータらは第２図の第１ラッチ部５０に入力す
ると、書込みタイミング信号発生部４０と連結されたラ
イン４５を通じて発生されるクロックによってラッチさ
れる。

上記ラッチされたビットのデータはデュアルポートメモ
リ部600のデータのフォーマットに合う形態に変換させ
てデュアルポートメモリ部600に書込まなければならな
いが、上記のデータ変換は書込みタイミング信号発生部
４０から発生されるデータ変換クロックによってデュア
ルポートメモリ部600のデータフォーマットに合うよう
にｍ（ｍ＞０）ビットとして変換させる。

一方、書込み制御部２０と連結されたライン２２を通じ
て発生された制御信号によってデュアルポートメモリ部
600から使用されるメモリロウアドレスが発生されて書
込みアドレス信号発生部７０に入力される。このアドレ
ス信号はデュアルポートメモリ部600のアドレスの相違
Ｘビット（Ｘ＞０）になる。上記書込みアドレス信号発
生部７０からは上記相違Ｘビットとライン506を通じて
入力される子画面の水平同期信号によって下位Ｙビット
（Ｙ＞０）が発生されて全てのデュアルポートメモリ部
600から要求されるロウアドレスになる。この信号がマ
ルチプレクサー部９０に入力される。そして、書込みタ
イミング信号発生部４０と連結されたライン４１を通じ
てカラムアドレスをカウンターするようにカラムクロッ
クを発生して上記書込みアドレス信号発生部７０に送
る。書込みアドレス信号発生部７０からは上記カラムク
ロックを利用して子画面の水平同期の期間の間に書込み
されるデュアルポートメモリ部600からのカラムアドレ
ス信号を発生される。上記のように発生されたカラムア
ドレスはマルチプレクサー部９０に入力される。又、書
込みタイミング信号発生部４０のライン４３から発生さ
れたメモリタイミングクロックはメモリタイミング発生
部８０に入力される。上記メモリタイミング発生部８０
は上記メモリタイミングクロックを利用してライン604-
607を通じてＲＡＳ，ＣＡＳ，ＷＥ，ＤＴ信号を発生さ
せてデュアルポートメモリ部600に送る。そして、上記
マルチプレクサー部９０から出力される書込み用のロウ
カラムアドレスは書込みタイミング信号発生部４０から
発生されるライン４４の出力制御信号によってライン60
3に出力するアドレスを選択し、メモリタイミング発生
部８０からも書込みタイミング信号発生部４０から発生
される制御信号によってロウカラムアドレス及び制御信
号ＲＡＳ，ＣＡＳ，ＷＥ，ＤＴを発生してデュアルポー
トメモリ部600に送る（ＲＡＳ，ＣＡＳ，ＷＥ，Ｄ
Ｔ）。

第５図の５Ａ）から見ると、子画面の書込み区間が表示
されてあるが、子画面のビデオ１フィールド区間から見
ると、子画面の垂直同期信号のライジングエッジ後に時
間ｅの後からデータのサンプリングを開始する。続い
て、時間ｔの間サンプリングしてメモリに書込みしたの
ちに時間ｆの間はデータを書込まない。即ち、その書込
みの区間を第５図の５Ｃ）に示す如く確実に表わすこと
ができる。

又一方、子画面の水平同期の期間から見ると、子画面の
水平同期の信号が立上ったのちに時間ｇの経過後にデー
タのサンプリングを開始する。続いて、時間ｕの間デー
タをサンプリングしたのちに書込みし、時間ｈの区間は
データを書込まない。

上記の例を第５図の５Ｄ）をもってその関係を表わすこ
とができ、上記デュアルポートメモリ部600を使用する
において書込みと読出しを同時に進行するようになる
が、子画面のイネイブル信号が第３図の３ａの形態のよ
うに入力される場合、その書込みは上述してきたように
進行し、そしてそのリードに対しては次のような方法で
進行する。マイコン部200からコマンドデコーダー１０
に入力されたデータが子画面のイネイブル信号である場
合、この信号をライン１２を通じて読出し制御部に送っ
てやる。上記読出し制御部３０からはａ個（ａ＞０）の
母画面の垂直同期信号が経過された後にディスプレーす
るデータをデュアルポートメモリ部600から読出してく
るためにデュアルポートメモリ部600のロウアドレス開
始ポイントを発生する。上記ロウアドレス開始ポイント
が読出しアドレス信号発生部288に入力される時、読出
しアドレス信号発生部288からは読出しタイミング信号
発生部110から入力された画面の位置情報信号とライン5
04を通じて入力された母画面の水平同期信号によって読
出し時に必要なデュアルポートメモリ部600のアドレス
信号を発生させる。この発生された信号はやはりマルチ
プレクサー部９０から読出しタイミング信号発生部110
の制御により読出しアドレスが選択される。上記読出し
タイミング信号発生部110からはライン501を通じて入力
される第１基準周波数ａｆｓｃ信号とライン503,504を
通じて入力される母画面の垂直同期信号、母画面の水平
同期信号を入力してデータ読出し時に必要なタイミング
を発生させる。そして、読出しタイミング信号発生部11
0は第１図の第１−第３ディジタルアナログ変換部700-9
00のクロックであるＤ／Ａクロック子画面が発生される
位置を表わすＹＳ，そして、カラーエンコーダー部1000
から必要な母画面のビデオバストフラグパルスであるＢ
ＦＰと、母画面のペデスタルクランプパルスであるＰＣ
ＬＭＰをライン508-510，ＢＦＰを通じてもっと発生さ
せる。これらのタイミング関係は第６図に図示されてい
る。又一方、読出しタイミング信号発生部110からはデ
ュアルポートメモリ部600からデータを読出しするため
に必要なＤＴ信号を発生させてライン114を通じてメモ
リタイミング発生部８０に入力する。この時、メモリタ
イミング発生部８０からはライン604-607にＲＡＳ，Ｃ
ＡＳ，ＷＥ信号とともにＤＴ信号を発生させてデュアル
ポートメモリ部600に入力させる。デュアルポートメモ
リ部600からのデータの読出しに対して説明すると、読
出しタイミング信号発生部110と連結されたライン112の
ＳＣ（Serial Clock）が第２ラッチ部に入力されてデュ
アルポートメモリ部600から読出しされたデータをｍビ
ットの読出しデータに変換させるために第２ラッチ部12
0からラッチする。上記のラッチされたデータは第１−
第３ディジタル／アナログ変換部700-900から該当ビッ
トに合うフォーマットに変換する。これのために、先
ず、データスペクトル及びデータ制御部130から変換さ
せたのちＹ（Ｋビット），Ｒ−Ｙ（Ｋビット），Ｂ−Ｙ
（Ｋビット）を第１−第３ディジタル／アナログ変換部
700-900に入力させてライン508を通じて入力されるＤ／
Ａクロックによってアナログ信号Ｙ，Ｒ−Ｙ，Ｂ−Ｙに
各々変換させる。上記第１−第３ディジタル／アナログ
変換部700-900から出力された信号がカラーエンコーダ
ー部1000に入力され、この時、ライン1001を通じて入力
される母画面のビデオ信号とライン509,510，ＢＦＰを
通じて出力されるＰＣＬＭＰ，ＹＳ，ＢＦＰと子画面の
成分がカラーエンコーダー部1000から合成されて新たな
多重画面のビデオ出力が発生される。

上述して来たようにその実施例の構成上ＴＴＬ回路でカ
スタム化することが容易であり、ＴＶ及びＶＴＲ等にお
ける画面ソースの異なる複数の画面を使用者の嗜好に合
うように処理することができるとともにその構成上の単
純化によって原価を節減することができる利点がある。

【図面の簡単な説明】

第１図は本発明による映像信号処理回路のブロック図、
第２図は本発明による第１図に示したコントローラーの
具体的回路図、第３図は本発明によるマイコン部200の
出力の多重画面の選択データタイミング図、第４図は本
発明による第１図におけるアナログスイッチ部300のス
イッチング信号及び第１図におけるライン511に出力さ
れるＡ／Ｄ変換クロック信号の波形図、第５図は本発明
による多重画面の書込み及び読出しの例示図、第６図は
本発明によるカラーエンコーダー部1000から要求される
タイミング図である。 100……キーボード、200……マイコン部、300……アナ
ログスイッチ部、400……アナログ／ディジタル変換
部、500……コントローラー部、600……デュアルポート
メモリ部、700-900……第１−第３ディジタル／アナロ
グ変換部、1000……カラーエンコーダー部。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭56−56272（ＪＰ，Ｕ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】同期分離部と発振器を具備したテレビジョ
   ン受像機及びビデオテープレコーダー等の多重画面の処
   理回路において、 使用者によって設定される多重画面のモード設定命令語
   を入力させることができるキーボード及びリモコン部
   （100）と、 上記のキーボード及びリモコン部（100）を通じて入力
   された多重画面処理用の命令語をチェックし、ライン
   （201,202）を通じて多重画面の処理のためのクロック
   及びデータを発生してストローブライン（203）を通じ
   た信号によって上記において発生されたデータが有効で
   あるかに対する状態を認識するマイコン部（200）と、 ライン（503-506）を通じてビデオ信号が上記の同期分
   離部から発生された母画面及び子画面の垂直及び水平同
   期信号を受け、ライン（501-502）を通じて上記の発振
   部から発生された第１，第２基準周波数を受けて上記の
   マイコン部（200）から出力されたデータを使用してモ
   ニター上に多重画面を表示するように制御するコントロ
   ーラー部（500）と、 上記のコントローラー部（500）のライン（304-306）を
   通じて出力される輝度Ｙ及び色差Ｂ−Ｙ，Ｒ−Ｙ信号を
   スイッチング信号によってＲ−Ｙ→Ｙ→Ｙ→Ｂ−Ｙ→Ｙ
   →Ｙの順に順次的に選択して入力するアナログスイッチ
   部（300）と、上記のアナログスイッチ部（300）から選
   択された輝度Ｙ及び色差Ｒ−Ｙ，Ｂ−Ｙ出力を上記コン
   トローラー部（300）から発生されるＡ／Ｄ変換クロッ
   ク端ＣＬＫの信号によってディジタルデータに変換する
   アナログ／ディジタル変換部（400）と、二つの通路の
   入出力端子をもち、両方向のポートから独立的にアクセ
   スしえ、母、子画面の垂直、水平同期信号により上記の
   コントローラー部（500）と連結されているライン（605
   -608）を通じてＤＴ，ＣＡＳ，ＲＡＳ，ＷＥ，ＳＣ信号
   が出力され、ライン（603）を通じてアドレス信号ＡＲ
   が発生されて上記アナログ／ディジタル変換部（400）
   に対してディジタル化されたビデオ信号を指定された多
   重画面のウインドーによりアクセスポートであるデータ
   ライン（603,602）を通じて記憶及び読出しされ、上記
   のランダムポートを通じて上記コントロール部（500）
   から発生される制御信号によって直列ポートを通じて該
   当ビデオデータを出力するデュアルポートメモリ部（60
   0）と、 上記コントローラー部（500）から発生されるＤ／Ａ変
   換用のサンプリングクロックにより上記デュアルポート
   メモリ部（600）から出力されたディジタルデータを輝
   度及び色差信号別に区分させてアナログ信号に変換する
   第１−第３ディジタル／アナログ変換部（700-900）
   と、 上記コントローラー部（500）のライン（500,510）を通
   じて出力される合成同期信号のペデスタルクランプ信号
   と子画面の位置を決定する信号によって上記第１−第３
   ディジタル／アナログ変換部（700-900）から発生され
   るディジタル信号を母画面のビデオ信号とエンコーディ
   ングしたのち、多重画面にディスプレーさせるカラーエ
   ンコーダー部（1000）とで構成されていることを特徴と
   する多重画面発生用映像処理回路。
2. 【請求項２】上記のコントローラー部（500）が上記マ
   イコン部（200）にライン（201-203）が連結されてマイ
   コン（200）から出力されるデータをデコーディングし
   て多重画面選択信号であることを認識し、上記の認識に
   より書込み／読出しの機能実行のための制御信号を発生
   するコマンドデコーダー（１０）と、 上記のコマンドデコーダー（１０）にライン（１１）が
   連結されてコマンドデコーダー（１０）から発生される
   画面選択情報ライン（506,507）を通じて入力される子
   画面の垂直／水平同期信号によって書込み制御信号を発
   生する書込み制御部（２０）と、 上記書込み制御部から出力した意図した画面数の指定及
   び各種のサブ機能遂行のための画面発生のタイミング制
   御信号を使用し、上記のライン（506,507）を通じて入
   力される子画面の垂直／水平同期信号と第１基準信号を
   使用して上記デュアルポートメモリ部（600）のカラ
   ム、リフレッシュクロックと上記第１図のアナログスイ
   ッチ部（300）において要求される輝度Ｙ，カラーＢ−
   Ｙ，Ｒ−Ｙスイッチング信号を発生し、上記アナログ／
   ディジタル変換部（400）から必要なディジタルデータ
   に変換させるためのサンプリングクロック信号を発生
   し、上記アナログ／ディジタル変換部（400）から出力
   データをラッチするために必要なラッチクロックと上記
   デュアルポートメモリ部（600）から要求されるｍビッ
   トデータ変換用のクロック信号を発生し、子画面のデー
   タ書込み時に発生される全てのクロック信号を発生する
   書込みタイミング信号発生部（４０）と、 上記の書込みタイミング信号発生部（４０）と連結され
   たライン（４５）から発生されるタイミングクロック信
   号によってラインＡＤＤを通じて入力される上記アナロ
   グ／ディジタル変換部（400）のディジタルデータをラ
   ッチする第１ラッチ部（５０）と、 上記の書込みタイミング信号発生部（４０）から発生さ
   れるデータ変換クロックにより上記デュアルポートメモ
   リ部（600）の処理特性に合う映像データに該当するｍ
   ビットデータに変換させるデータ変換部（６０）と、 上記の子画面の垂直／水平同期信号の入力ライン（506,
   507）を通じて入力される入力信号と上記書込み制御部
   （２０）のラインから出力される制御信号を使用し、書
   込みタイミング信号発生部（４０）から発生されるカラ
   ムとリフレッシュクロックを使用して画像のデータ書込
   みのためのカラム及びロウ信号を発生してメモリのリフ
   レッシュのためのアドレス信号を発生する書込みアドレ
   ス信号発生部（７０）と、 上記の書込みタイミング信号発生部（４０）から発生さ
   れる制御信号によって上記の書込みアドレス信号発生部
   （７０）と連結されたライン（７１〜７３）を通じて出
   力されたカラム及びロウアドレス信号を選択し、メモリ
   リフレッシュのためのアドレス信号を選択して上記デュ
   アルポートメモリ部（600）からの多重画面の処理のた
   めの画像のデータ書込み及び出力用アドレス信号を選択
   し、メモリリフレッシュ用アドレスを選択するマルチプ
   レクサー部（９０）と、 上記の書込みタイミング信号発生部（４０）から発生さ
   れるメモリ用タイミングクロック及びメモリ処理用の制
   御信号によって上記デュアルポートメモリ部（600）か
   ら必要なＲＡＳ，ＣＡＳ及びＤＴ，ＷＥ制御信号を発生
   するメモリタイミング発生部（８０）と、 上記の書込みアドレス信号発生部（７０）からメモリ領
   域選択のためのアドレス信号を受け、上記コマンドデコ
   ーダー（１０）から上記デュアルポートメモリ部（60
   0）に画像の情報があるという読出し制御信号を受けて
   ライン（503）を通じて発生された母画面の垂直同期信
   号によって読出し制御信号を発生する読出し制御部（３
   ０）と、 第１基準信号ａｆｓｃ（ａ＞０）を受けて上記読出し制
   御部（３０）から発生する位置情報の認識信号と母画面
   の水平同期信号を入力して論理化したのちライン（501,
   508-510），ＢＦＰを通じて発生されるディジタル／ア
   ナログ変換用のクロックとウインドー制御信号及びＢＦ
   Ｐ信号を発生する読出しタイミング信号発生部（110）
   と、 上記読出しタイミング信号発生部（110）と連結されて
   いるライン（111）を通じてＰＩＰ用の子画面を表示さ
   せる位置の情報信号と上記ライン（504）を通じて入力
   される母画面の垂直同期信号を使用し、読出し制御部
   （３０）のリード開始イネイブル信号を使用して上記の
   入力信号を論理化させて画像のデータをリードするため
   のアドレス信号を発生する読出しアドレス信号発生部
   （288）と、 上記の読出しタイミング信号発生部（110）から出力さ
   れる信号によって上記のデュアルポートメモリ部（60
   0）から出力されるデータをラッチする第２ラッチ部（1
   20）と、 上記の読出しタイミング信号発生部（110）から発生さ
   れる出力により上記第２ラッチ部（120）から出力され
   るＢ−Ｙ，Ｒ−Ｙ，Ｙの順序に該当されるフォーマット
   でデータを変換させるデータスペクトル及びデータ制御
   部（130）とで構成されていることを特徴とする請求項
   １に記載の多重画面発生用映像回路。