JPH06326099A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH06326099A JPH06326099A JP13410193A JP13410193A JPH06326099A JP H06326099 A JPH06326099 A JP H06326099A JP 13410193 A JP13410193 A JP 13410193A JP 13410193 A JP13410193 A JP 13410193A JP H06326099 A JPH06326099 A JP H06326099A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- metal wiring
- insulating layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】配線を形成するためのフォトリソグラフィ技術
及びドライエッチング技術による金属配線層のパターニ
ング工程を行う必要がなく、しかも、従来のように配線
上に形成された絶縁膜の研磨を行わずに、配線を含む絶
縁層の完全なる平坦化を可能とする、新規の半導体装置
の配線形成方法を提供する。 【構成】本発明の半導体装置の配線形成方法は、基体１
０上に絶縁層１２を形成した後、この絶縁層に溝部１４
を形成する工程と、溝部１４内を含む絶縁層１２上に金
属配線層２０を形成する工程と、絶縁層１２上の金属配
線層２０を除去し、溝部１４内に金属配線層を残し配線
２２とする工程、から成る。
及びドライエッチング技術による金属配線層のパターニ
ング工程を行う必要がなく、しかも、従来のように配線
上に形成された絶縁膜の研磨を行わずに、配線を含む絶
縁層の完全なる平坦化を可能とする、新規の半導体装置
の配線形成方法を提供する。 【構成】本発明の半導体装置の配線形成方法は、基体１
０上に絶縁層１２を形成した後、この絶縁層に溝部１４
を形成する工程と、溝部１４内を含む絶縁層１２上に金
属配線層２０を形成する工程と、絶縁層１２上の金属配
線層２０を除去し、溝部１４内に金属配線層を残し配線
２２とする工程、から成る。
Description
【０００１】
【産業上の利用分野】本発明は、所謂高温アルミニウム
スパッタ法、あるいは高融点金属又は高融点金属化合物
のＣＶＤ法による半導体装置の配線形成方法に関する。
スパッタ法、あるいは高融点金属又は高融点金属化合物
のＣＶＤ法による半導体装置の配線形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、半導体装
置の製造プロセスの寸法ルールが微細化し、これに伴
い、半導体装置における配線幅も微細化してきている。
通常、配線材料として純アルミニウムあるいはアルミニ
ウム合金（以下、これらを総称してＡｌ系合金とも呼
ぶ）、又は高融点金属が主に用いられている。そして、
例えば、絶縁層から成る下地上に所謂高温アルミニウム
スパッタ法によってＡｌ系合金から成る金属配線層を形
成した後、かかる金属配線層をフォトリソグラフィ技術
及びエッチング技術によって所望のパターン形状にする
ことによって、Ａｌ系合金から成る配線が形成される。
その後、配線上に絶縁膜を形成し、かかる絶縁膜の平坦
化処理を行う。
置の製造プロセスの寸法ルールが微細化し、これに伴
い、半導体装置における配線幅も微細化してきている。
通常、配線材料として純アルミニウムあるいはアルミニ
ウム合金（以下、これらを総称してＡｌ系合金とも呼
ぶ）、又は高融点金属が主に用いられている。そして、
例えば、絶縁層から成る下地上に所謂高温アルミニウム
スパッタ法によってＡｌ系合金から成る金属配線層を形
成した後、かかる金属配線層をフォトリソグラフィ技術
及びエッチング技術によって所望のパターン形状にする
ことによって、Ａｌ系合金から成る配線が形成される。
その後、配線上に絶縁膜を形成し、かかる絶縁膜の平坦
化処理を行う。
【０００３】金属配線層上にフォトリソグラフィ技術に
よってレジストパターンを形成するためには、露光時、
金属配線層による光の乱反射を抑える必要がある。露光
時、光の乱反射を抑えられない場合、光の乱反射の影響
でハレーションが生じ、形成されたレジストパターンに
はレジストの段切れ等の欠陥が生じる。従って、通常、
例えばＴｉＯＮから成る反射防止膜を金属配線層上に形
成した後、レジストパターニングを行っている。
よってレジストパターンを形成するためには、露光時、
金属配線層による光の乱反射を抑える必要がある。露光
時、光の乱反射を抑えられない場合、光の乱反射の影響
でハレーションが生じ、形成されたレジストパターンに
はレジストの段切れ等の欠陥が生じる。従って、通常、
例えばＴｉＯＮから成る反射防止膜を金属配線層上に形
成した後、レジストパターニングを行っている。
【０００４】以下、高温アルミニウムスパッタ法に基づ
いた従来の半導体素子の製造プロセス例を、図６及び図
７を参照して説明する。
いた従来の半導体素子の製造プロセス例を、図６及び図
７を参照して説明する。
【０００５】［工程−１０］半導体基板から成る基体１
０に素子分離領域３０及びゲート領域３２を形成する。
その後、ＬＤＤイオン注入を行い、ゲートサイドウォー
ル３４を形成し、ソース・ドレイン領域３６を形成する
ためにイオン注入を行う（図６の（Ａ）参照）。
０に素子分離領域３０及びゲート領域３２を形成する。
その後、ＬＤＤイオン注入を行い、ゲートサイドウォー
ル３４を形成し、ソース・ドレイン領域３６を形成する
ためにイオン注入を行う（図６の（Ａ）参照）。
【０００６】［工程−２０］その後、全面に層間絶縁層
３８を形成し、次いで、層間絶縁層３８に開口部４０を
形成する（図６の（Ｂ）参照）。
３８を形成し、次いで、層間絶縁層３８に開口部４０を
形成する（図６の（Ｂ）参照）。
【０００７】［工程−３０］次に、スパッタ法にて開口
部４０を含む層間絶縁層３８の全面にＴｉ／ＴｉＮ／Ｔ
ｉから成るバリア層５０を形成した後、高温アルミニウ
ムスパッタ法によってＡｌ系合金（例えば、Ａｌ−１ｗ
ｔ％Ｓｉ）から成る金属配線層５２を全面に堆積させ
る。その後、全面にＴｉＯＮから成る反射防止膜５４を
形成する。そして、反射防止膜５４及び金属配線層５２
をフォトリソグラフィ技術及びドライエッチング技術に
よってパターニングすることにより配線５６を形成する
（図６の（Ｃ）参照）。
部４０を含む層間絶縁層３８の全面にＴｉ／ＴｉＮ／Ｔ
ｉから成るバリア層５０を形成した後、高温アルミニウ
ムスパッタ法によってＡｌ系合金（例えば、Ａｌ−１ｗ
ｔ％Ｓｉ）から成る金属配線層５２を全面に堆積させ
る。その後、全面にＴｉＯＮから成る反射防止膜５４を
形成する。そして、反射防止膜５４及び金属配線層５２
をフォトリソグラフィ技術及びドライエッチング技術に
よってパターニングすることにより配線５６を形成する
（図６の（Ｃ）参照）。
【０００８】［工程−４０］次いで、平坦化処理を施
す。即ち、配線を含む全面にプラズマＣＶＤ法にてＳｉ
Ｏ2から成る第１の絶縁膜６０を形成し、その上にプラ
ズマＣＶＤ法にてＳｉＮから成るストッパー層６２を形
成し、更にその上に厚いＳｉＯ2から成る第２の絶縁膜
６４をＣＶＤ法にて形成する（図７の（Ａ）参照）。
す。即ち、配線を含む全面にプラズマＣＶＤ法にてＳｉ
Ｏ2から成る第１の絶縁膜６０を形成し、その上にプラ
ズマＣＶＤ法にてＳｉＮから成るストッパー層６２を形
成し、更にその上に厚いＳｉＯ2から成る第２の絶縁膜
６４をＣＶＤ法にて形成する（図７の（Ａ）参照）。
【０００９】［工程−５０］上部から第２の絶縁膜６４
を研磨する。そしてストッパー層６２が研磨面として現
れるまで研磨を行う（図７の（Ｂ）参照）。こうして、
配線５６の上に平坦化された第１の絶縁膜６０を形成す
る。
を研磨する。そしてストッパー層６２が研磨面として現
れるまで研磨を行う（図７の（Ｂ）参照）。こうして、
配線５６の上に平坦化された第１の絶縁膜６０を形成す
る。
【００１０】あるいは又、ＳｉＮから成るストッパー層
を用いる［工程−４０］及び［工程−５０］の代わり
に、以下の工程にて平坦化処理された絶縁膜を形成する
こともできる。
を用いる［工程−４０］及び［工程−５０］の代わり
に、以下の工程にて平坦化処理された絶縁膜を形成する
こともできる。
【００１１】［工程−４０’］プラズマＣＶＤ法にてＳ
ｉＯ2から成る絶縁膜７０を形成する。
ｉＯ2から成る絶縁膜７０を形成する。
【００１２】［工程−５０’］その後、絶縁膜７０上に
レジスト７２を形成し、絶縁膜７０の凸部が露出するよ
うにレジスト７２をパターニングする（図８の（Ａ）参
照）。
レジスト７２を形成し、絶縁膜７０の凸部が露出するよ
うにレジスト７２をパターニングする（図８の（Ａ）参
照）。
【００１３】［工程−６０’］次に、絶縁膜７０をエッ
チングして、レジストを除去する（図８の（Ｂ）参
照）。
チングして、レジストを除去する（図８の（Ｂ）参
照）。
【００１４】［工程−７０’］その後、エッチングされ
ずに残った絶縁膜７０の一部分７０Ａを研磨して、絶縁
膜７０の平坦化を行う。
ずに残った絶縁膜７０の一部分７０Ａを研磨して、絶縁
膜７０の平坦化を行う。
【００１５】
【００１６】配線５６が微細化すると、目的とする配線
幅を制御性よく形成することは困難になる。これは、下
地である層間絶縁層３８の凹凸の影響を受けて金属配線
層５２の表面には凹凸が生じるため、金属配線層５２の
凹部内での反射防止膜のカバレッジが低下する。その結
果、その部分での光の反射率が低下するために光の乱反
射が生じ、結果としてハレーション等の影響で金属配線
層に対して目的のパターニング形状を形成できないから
である。
幅を制御性よく形成することは困難になる。これは、下
地である層間絶縁層３８の凹凸の影響を受けて金属配線
層５２の表面には凹凸が生じるため、金属配線層５２の
凹部内での反射防止膜のカバレッジが低下する。その結
果、その部分での光の反射率が低下するために光の乱反
射が生じ、結果としてハレーション等の影響で金属配線
層に対して目的のパターニング形状を形成できないから
である。
【００１７】また、レジストパターニング後の配線構造
は、上からＴｉＯＮから成る反射防止膜／金属配線層で
ある。レジストパターニング後、ドライエッチングによ
って金属配線層のパターニングを行う。この場合、通
常、エッチングガスとしてＢＣｌ3系ガスを用いる。と
ころが、ＢＣｌ3系ガスでのエッチングはケミカル反応
のみであり、ＢＣｌ3系ガスによってＴｉＯＮから成る
反射防止膜をエッチングすることは不可能である。それ
故、物理的なスパッタ作用で反射防止膜をエッチングす
る必要がある。
は、上からＴｉＯＮから成る反射防止膜／金属配線層で
ある。レジストパターニング後、ドライエッチングによ
って金属配線層のパターニングを行う。この場合、通
常、エッチングガスとしてＢＣｌ3系ガスを用いる。と
ころが、ＢＣｌ3系ガスでのエッチングはケミカル反応
のみであり、ＢＣｌ3系ガスによってＴｉＯＮから成る
反射防止膜をエッチングすることは不可能である。それ
故、物理的なスパッタ作用で反射防止膜をエッチングす
る必要がある。
【００１８】このため、Ａｌ系合金から成る金属配線層
をエッチングする際に、スパッタ作用を有するエッチン
グ条件からケミカルエッチング条件へと変更する必要が
ある。ところが、反射防止膜／金属配線層の膜厚が不均
一な場合、このようなエッチング条件の変更により、こ
れらのエッチングが不均一となる問題を有する。
をエッチングする際に、スパッタ作用を有するエッチン
グ条件からケミカルエッチング条件へと変更する必要が
ある。ところが、反射防止膜／金属配線層の膜厚が不均
一な場合、このようなエッチング条件の変更により、こ
れらのエッチングが不均一となる問題を有する。
【００１９】更に、ＳｉＮから成るストッパー層６２を
用いる［工程−４０］及び［工程−５０］で説明した方
法は以下の問題点を有する。即ち、ＳｉＯ2から成る第
２の絶縁膜６４を研磨する際にストッパー層６２を用い
ているが、ＳｉＯ2とＳｉＮの研磨に対する選択比は３
〜６程度しか得られない。そのため、ＳｉＮから成るス
トッパー層６２が研磨の終点判定を行うべくストッパー
として機能せず、第１の絶縁膜６０を研磨し過ぎる場合
がある。即ち、制御性良く第２の絶縁膜６４を研磨する
ことができない。その結果、第１の絶縁膜６０の完全な
平坦化が達成できないという問題を有する。
用いる［工程−４０］及び［工程−５０］で説明した方
法は以下の問題点を有する。即ち、ＳｉＯ2から成る第
２の絶縁膜６４を研磨する際にストッパー層６２を用い
ているが、ＳｉＯ2とＳｉＮの研磨に対する選択比は３
〜６程度しか得られない。そのため、ＳｉＮから成るス
トッパー層６２が研磨の終点判定を行うべくストッパー
として機能せず、第１の絶縁膜６０を研磨し過ぎる場合
がある。即ち、制御性良く第２の絶縁膜６４を研磨する
ことができない。その結果、第１の絶縁膜６０の完全な
平坦化が達成できないという問題を有する。
【００２０】しかも、ＣＶＤ法等によってＳｉＯ2若し
くはＳＯＧから成る第１の絶縁膜６０で配線間を埋め込
む際、配線の間隔が細いと、第１の絶縁膜６０の埋め込
みが不十分となり、配線間の第１の絶縁膜６０に「す
（ボイド）」６０Ａが発生するという問題も有している
（図９参照）。
くはＳＯＧから成る第１の絶縁膜６０で配線間を埋め込
む際、配線の間隔が細いと、第１の絶縁膜６０の埋め込
みが不十分となり、配線間の第１の絶縁膜６０に「す
（ボイド）」６０Ａが発生するという問題も有している
（図９参照）。
【００２１】一方、ＳｉＮから成るストッパー層を用い
ない［工程−４０’］〜［工程−７０’］で説明した方
法においても、絶縁膜７０の研磨時、絶縁膜７０の研磨
の終点判定は行っていない。このため、絶縁膜７０を研
磨し過ぎるという問題を有する。
ない［工程−４０’］〜［工程−７０’］で説明した方
法においても、絶縁膜７０の研磨時、絶縁膜７０の研磨
の終点判定は行っていない。このため、絶縁膜７０を研
磨し過ぎるという問題を有する。
【００２２】このように微細な半導体装置の製造におい
て、配線を形成した後その上に平坦な絶縁膜を形成する
従来の方法は上述のような種々の問題点を有しており、
これらの問題点を効果的に解決するための方法は未だな
い。
て、配線を形成した後その上に平坦な絶縁膜を形成する
従来の方法は上述のような種々の問題点を有しており、
これらの問題点を効果的に解決するための方法は未だな
い。
【００２３】従って、本発明の目的は、配線を形成する
ためのフォトリソグラフィ技術及びドライエッチング技
術による金属配線層のパターニング工程を行う必要がな
く、しかも、従来のように配線上に形成された絶縁膜の
研磨を行わずに、配線を含む絶縁層の完全なる平坦化を
可能とする、新規の半導体装置の配線形成方法を提供す
ることにある。
ためのフォトリソグラフィ技術及びドライエッチング技
術による金属配線層のパターニング工程を行う必要がな
く、しかも、従来のように配線上に形成された絶縁膜の
研磨を行わずに、配線を含む絶縁層の完全なる平坦化を
可能とする、新規の半導体装置の配線形成方法を提供す
ることにある。
【００２４】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置の配線形成方法は、基体上に絶
縁層を形成した後、この絶縁層に溝部を形成する工程
と、溝部内を含む絶縁層上に金属配線層を形成する工程
と、絶縁層上の金属配線層を除去し、溝部内に金属配線
層を残し配線とする工程、から成ることを特徴とする。
めの本発明の半導体装置の配線形成方法は、基体上に絶
縁層を形成した後、この絶縁層に溝部を形成する工程
と、溝部内を含む絶縁層上に金属配線層を形成する工程
と、絶縁層上の金属配線層を除去し、溝部内に金属配線
層を残し配線とする工程、から成ることを特徴とする。
【００２５】本発明の半導体装置の配線形成方法におい
ては、絶縁層に溝部を形成した後、溝部側壁に絶縁材料
から成るサイドウォールを形成する工程を更に含み、金
属配線層を形成する工程は、基体を高温に加熱した状態
でアルミニウムあるいはアルミニウム系合金をスパッタ
する工程から成ることが好ましい。
ては、絶縁層に溝部を形成した後、溝部側壁に絶縁材料
から成るサイドウォールを形成する工程を更に含み、金
属配線層を形成する工程は、基体を高温に加熱した状態
でアルミニウムあるいはアルミニウム系合金をスパッタ
する工程から成ることが好ましい。
【００２６】あるいは又、本発明の半導体装置の配線形
成方法においては、金属配線層を形成する工程は、高融
点金属あるいは高融点金属化合物のＣＶＤ法から成るこ
とが好ましい。
成方法においては、金属配線層を形成する工程は、高融
点金属あるいは高融点金属化合物のＣＶＤ法から成るこ
とが好ましい。
【００２７】更に、絶縁層上の金属配線層を除去する工
程は、金属配線層のエッチバック工程から成り、あるい
は、金属配線層のケミカルメカニカルポリッシュ工程か
ら成ることが好ましい。
程は、金属配線層のエッチバック工程から成り、あるい
は、金属配線層のケミカルメカニカルポリッシュ工程か
ら成ることが好ましい。
【００２８】これらの好ましい態様においては、基体上
に絶縁層を形成する前に、基体上に層間絶縁層を形成す
る工程を更に含み、絶縁層に溝部を形成する工程には、
かかる層間絶縁層に開口部を形成する工程が含まれ、溝
部の幅は開口部の径よりも大きく、溝部内を含む絶縁層
上に金属配線層を形成する工程において、開口部内にも
金属配線層を形成することが望ましい。
に絶縁層を形成する前に、基体上に層間絶縁層を形成す
る工程を更に含み、絶縁層に溝部を形成する工程には、
かかる層間絶縁層に開口部を形成する工程が含まれ、溝
部の幅は開口部の径よりも大きく、溝部内を含む絶縁層
上に金属配線層を形成する工程において、開口部内にも
金属配線層を形成することが望ましい。
【００２９】あるいは又、これらの好ましい態様におい
ては、基体上に絶縁層を形成する前に、基体上に層間絶
縁層を形成し、かかる層間絶縁層に開口部を形成し、次
いで、開口部を金属配線材料で埋め込み、接続孔を形成
する工程を更に含み、溝部の幅は開口部の径よりも大き
いことが望ましい。この場合、開口部を金属配線材料で
埋め込む工程は、基体を高温に加熱した状態でアルミニ
ウムあるいはアルミニウム系合金をスパッタする工程か
ら成り、あるいは、高融点金属あるいは高融点金属化合
物のＣＶＤ法から成ることが望ましい。
ては、基体上に絶縁層を形成する前に、基体上に層間絶
縁層を形成し、かかる層間絶縁層に開口部を形成し、次
いで、開口部を金属配線材料で埋め込み、接続孔を形成
する工程を更に含み、溝部の幅は開口部の径よりも大き
いことが望ましい。この場合、開口部を金属配線材料で
埋め込む工程は、基体を高温に加熱した状態でアルミニ
ウムあるいはアルミニウム系合金をスパッタする工程か
ら成り、あるいは、高融点金属あるいは高融点金属化合
物のＣＶＤ法から成ることが望ましい。
【００３０】
【作用】本発明においては、絶縁層上の金属配線層を除
去し、溝部内に金属配線層を残し配線とするので、従来
技術のようにフォトリソグラフィ技術及びドライエッチ
ング技術によって絶縁層上に形成された金属配線層のパ
ターニングを行う必要がない。また、絶縁層上の金属配
線層の除去による平坦化処理を行うので、従来の技術の
ような配線上に形成された絶縁膜の平坦化処理を行う必
要がない。
去し、溝部内に金属配線層を残し配線とするので、従来
技術のようにフォトリソグラフィ技術及びドライエッチ
ング技術によって絶縁層上に形成された金属配線層のパ
ターニングを行う必要がない。また、絶縁層上の金属配
線層の除去による平坦化処理を行うので、従来の技術の
ような配線上に形成された絶縁膜の平坦化処理を行う必
要がない。
【００３１】
【実施例】以下、図面を参照して、実施例に基づき本発
明の配線形成方法を説明する。
明の配線形成方法を説明する。
【００３２】（実施例１）実施例１においては、半導体
基板から成る基体１０上に絶縁層１２に溝部１４を形成
し、この溝部１４を含む絶縁層１２上に金属配線層２０
を形成した後、絶縁層１４上の金属配線層２０をエッチ
バック法で除去し、溝部１４内のみに金属配線層を残し
配線２２を形成する。溝部１４の側部にはＳｉＮから成
るサイドウォール１６を形成する。また、金属配線層を
構成する金属配線材料としてＡｌ−１ｗｔ％Ｓｉを用
い、金属配線層を高温スパッタ法で形成する際の下地と
してＴｉから成るバリア層１８を形成する。以下、半導
体装置等の模式的な一部断面図である図１を参照して、
実施例１の方法を具体的に説明する。
基板から成る基体１０上に絶縁層１２に溝部１４を形成
し、この溝部１４を含む絶縁層１２上に金属配線層２０
を形成した後、絶縁層１４上の金属配線層２０をエッチ
バック法で除去し、溝部１４内のみに金属配線層を残し
配線２２を形成する。溝部１４の側部にはＳｉＮから成
るサイドウォール１６を形成する。また、金属配線層を
構成する金属配線材料としてＡｌ−１ｗｔ％Ｓｉを用
い、金属配線層を高温スパッタ法で形成する際の下地と
してＴｉから成るバリア層１８を形成する。以下、半導
体装置等の模式的な一部断面図である図１を参照して、
実施例１の方法を具体的に説明する。
【００３３】［工程−１００］例えば半導体基板から成
る基体１０上にＳｉＯ2から成る絶縁層１２を形成す
る。絶縁層１２の形成条件を、例えば以下のとおりとす
ることができる。 使用ガス： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０／１
００sccm 温度 ： ４２０゜Ｃ 圧力 ： １３．３Ｐａ 膜厚 ： ０．８μｍ
る基体１０上にＳｉＯ2から成る絶縁層１２を形成す
る。絶縁層１２の形成条件を、例えば以下のとおりとす
ることができる。 使用ガス： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０／１
００sccm 温度 ： ４２０゜Ｃ 圧力 ： １３．３Ｐａ 膜厚 ： ０．８μｍ
【００３４】［工程−１１０］その後、フォトリソグラ
フィ技術及びドライエッチング技術によって、絶縁層１
２に溝部１４を形成する（図１の（Ａ）参照）。ドライ
エッチングの条件を、例えば以下のとおりとすることが
できる。 使用ガス ： Ｃ4Ｆ8＝５０sccm ＲＦパワー ： １２００Ｗ 圧力 ： ２Ｐａ
フィ技術及びドライエッチング技術によって、絶縁層１
２に溝部１４を形成する（図１の（Ａ）参照）。ドライ
エッチングの条件を、例えば以下のとおりとすることが
できる。 使用ガス ： Ｃ4Ｆ8＝５０sccm ＲＦパワー ： １２００Ｗ 圧力 ： ２Ｐａ
【００３５】［工程−１２０］その後、全面にプラズマ
ＣＶＤ法にてＳｉＮ層を形成する。ＳｉＮ層の形成条件
を、例えば以下のとおりとすることができる。 使用ガス ： ＳｉＨ4／ＮＨ3／Ｎ2＝１８０／５００
／７２０sccm 温度 ： ２００゜Ｃ 圧力 ： ４０Ｐａ 膜厚 ： １００ｎｍ 次いで、ＳｉＮ層を、例えば以下の条件で全面エッチバ
ックする。 使用ガス ： ＣＨＦ3＝５０sccm ＲＦパワー： ３００Ｗ 圧力 ： ２Ｐａ これによって、溝部１４の側壁にＳｉＮから成るサイド
ウォール１６が形成される（図１の（Ｂ）参照）。サイ
ドウォール１６を形成することによって、次の工程でＴ
ｉからバリア層を形成したとき、絶縁層１２によるバリ
ア層の酸化を防止することができる。また、溝部１４の
底のコーナー部においてバリア層のバリア性が弱くな
り、後に形成する金属配線層がこの部分で突き抜けると
いう問題を防止することもできる。
ＣＶＤ法にてＳｉＮ層を形成する。ＳｉＮ層の形成条件
を、例えば以下のとおりとすることができる。 使用ガス ： ＳｉＨ4／ＮＨ3／Ｎ2＝１８０／５００
／７２０sccm 温度 ： ２００゜Ｃ 圧力 ： ４０Ｐａ 膜厚 ： １００ｎｍ 次いで、ＳｉＮ層を、例えば以下の条件で全面エッチバ
ックする。 使用ガス ： ＣＨＦ3＝５０sccm ＲＦパワー： ３００Ｗ 圧力 ： ２Ｐａ これによって、溝部１４の側壁にＳｉＮから成るサイド
ウォール１６が形成される（図１の（Ｂ）参照）。サイ
ドウォール１６を形成することによって、次の工程でＴ
ｉからバリア層を形成したとき、絶縁層１２によるバリ
ア層の酸化を防止することができる。また、溝部１４の
底のコーナー部においてバリア層のバリア性が弱くな
り、後に形成する金属配線層がこの部分で突き抜けると
いう問題を防止することもできる。
【００３６】［工程−１３０］次に、Ｔｉから成るバリ
ア層１８を溝部１４を含む絶縁層１２上にスパッタ法に
て形成した後、Ａｌ−１ｗｔ％Ｓｉから成る金属配線材
料を高温スパッタ法にて全面に堆積させて、Ａｌ系合金
から成る金属配線層２０で溝部１４を埋め込む（図１の
（Ｃ）参照）。バリア層１８を、例えば以下の条件で形
成することができる。 使用ガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： ５０ｎｍ また、高温スパッタ法による金属配線材料の堆積条件
を、例えば以下のとおりとすることができる。 使用ガス ： Ａｒ＝４０sccm パワー ： ２２．５ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： ５００゜Ｃ 膜厚 ： ５００ｎｍ
ア層１８を溝部１４を含む絶縁層１２上にスパッタ法に
て形成した後、Ａｌ−１ｗｔ％Ｓｉから成る金属配線材
料を高温スパッタ法にて全面に堆積させて、Ａｌ系合金
から成る金属配線層２０で溝部１４を埋め込む（図１の
（Ｃ）参照）。バリア層１８を、例えば以下の条件で形
成することができる。 使用ガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： ５０ｎｍ また、高温スパッタ法による金属配線材料の堆積条件
を、例えば以下のとおりとすることができる。 使用ガス ： Ａｒ＝４０sccm パワー ： ２２．５ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： ５００゜Ｃ 膜厚 ： ５００ｎｍ
【００３７】［工程−１４０］その後、金属配線層２０
及びバリア層１８をドライエッチング法にてエッチバッ
クする。これによって、溝部１４内にのみ金属配線層２
０及びバリア層１８を残し、溝部１４内に金属配線層２
０及びバリア層１８から成る配線２２を形成する（図１
の（Ｄ）参照）。ドライエッチングの条件を、例えば以
下のとおりとすることができる。 使用ガス ： ＢＣｌ3／Ｃｌ2＝６０／９０sccm マイクロ波パワー： １０００Ｗ ＲＦパワー ： ５０Ｗ 圧力 ： ０．０１６Ｐａ
及びバリア層１８をドライエッチング法にてエッチバッ
クする。これによって、溝部１４内にのみ金属配線層２
０及びバリア層１８を残し、溝部１４内に金属配線層２
０及びバリア層１８から成る配線２２を形成する（図１
の（Ｄ）参照）。ドライエッチングの条件を、例えば以
下のとおりとすることができる。 使用ガス ： ＢＣｌ3／Ｃｌ2＝６０／９０sccm マイクロ波パワー： １０００Ｗ ＲＦパワー ： ５０Ｗ 圧力 ： ０．０１６Ｐａ
【００３８】こうして、平坦な絶縁層１２に埋め込まれ
た配線２２が形成される。実施例１においては、従来の
方法のように反射防止膜の形成や金属配線層２０等のレ
ジストパターニング処理及びドライエッチング処理が不
要となり、レジストパターニング時の光の散乱の問題、
エッチングが不均一となる問題を回避することができ
る。また、配線上の絶縁膜の形成や、かかる絶縁膜の平
坦化処理も不要である。
た配線２２が形成される。実施例１においては、従来の
方法のように反射防止膜の形成や金属配線層２０等のレ
ジストパターニング処理及びドライエッチング処理が不
要となり、レジストパターニング時の光の散乱の問題、
エッチングが不均一となる問題を回避することができ
る。また、配線上の絶縁膜の形成や、かかる絶縁膜の平
坦化処理も不要である。
【００３９】（実施例２）実施例２においても、半導体
基板から成る基体１０上に絶縁層１２に溝部１４を形成
し、この溝部１４を含む絶縁層１２上に金属配線層２０
を形成した後、絶縁層１４上の金属配線層２０を除去
し、溝部１４内のみに金属配線層を残し配線２２を形成
する。溝部１４の側部にはＳｉＮから成るサイドウォー
ル１６を形成する。また、金属配線層を構成する金属配
線材料としてＡｌ−１ｗｔ％Ｓｉを用い、金属配線層を
高温スパッタ法で形成する際の下地としてＴｉから成る
バリア層１８を形成する。
基板から成る基体１０上に絶縁層１２に溝部１４を形成
し、この溝部１４を含む絶縁層１２上に金属配線層２０
を形成した後、絶縁層１４上の金属配線層２０を除去
し、溝部１４内のみに金属配線層を残し配線２２を形成
する。溝部１４の側部にはＳｉＮから成るサイドウォー
ル１６を形成する。また、金属配線層を構成する金属配
線材料としてＡｌ−１ｗｔ％Ｓｉを用い、金属配線層を
高温スパッタ法で形成する際の下地としてＴｉから成る
バリア層１８を形成する。
【００４０】実施例２が実施例１と異なる点は、ケミカ
ルメカニカルポリッシュ法で溝部１４以外の金属配線層
２０を除去する点にある。この場合、ＳｉＯ2から成る
絶縁層１２をストッパーとして機能させることにより、
ケミカルメカニカルポリッシュに対する金属配線層２０
と絶縁層１２の選択比を無限大まで設定することが可能
となる。以下、実施例２の方法を具体的に説明する。
ルメカニカルポリッシュ法で溝部１４以外の金属配線層
２０を除去する点にある。この場合、ＳｉＯ2から成る
絶縁層１２をストッパーとして機能させることにより、
ケミカルメカニカルポリッシュに対する金属配線層２０
と絶縁層１２の選択比を無限大まで設定することが可能
となる。以下、実施例２の方法を具体的に説明する。
【００４１】 ［工程−２００］〜［工程−２３０］例えば半導体基板
から成る基体１０上にＳｉＯ2から成る絶縁層１２を形
成する。その後、フォトリソグラフィ技術及びドライエ
ッチング技術によって、絶縁層１２に溝部１４を形成す
る。次いで、全面にプラズマＣＶＤ法にてＳｉＮ層を形
成し、その後、ＳｉＮ層を全面エッチバックし、溝部１
４の側壁にＳｉＮから成るサイドウォール１６を形成す
る。次に、Ｔｉから成るバリア層１８を溝部１４を含む
絶縁層１２上にスパッタ法にて形成した後、Ａｌ−１ｗ
ｔ％Ｓｉから成る金属配線材料を高温スパッタ法にて全
面に堆積させて、溝部１４を金属配線層２０で埋め込
む。以上の工程は、実施例１の［工程−１００］〜［工
程−１３０］と同様とすることができる。
から成る基体１０上にＳｉＯ2から成る絶縁層１２を形
成する。その後、フォトリソグラフィ技術及びドライエ
ッチング技術によって、絶縁層１２に溝部１４を形成す
る。次いで、全面にプラズマＣＶＤ法にてＳｉＮ層を形
成し、その後、ＳｉＮ層を全面エッチバックし、溝部１
４の側壁にＳｉＮから成るサイドウォール１６を形成す
る。次に、Ｔｉから成るバリア層１８を溝部１４を含む
絶縁層１２上にスパッタ法にて形成した後、Ａｌ−１ｗ
ｔ％Ｓｉから成る金属配線材料を高温スパッタ法にて全
面に堆積させて、溝部１４を金属配線層２０で埋め込
む。以上の工程は、実施例１の［工程−１００］〜［工
程−１３０］と同様とすることができる。
【００４２】［工程−２４０］この工程は、実施例１の
［工程−１４０］と異なり、ケミカルメカニカルポリッ
シュ法によって絶縁層１２上の金属配線層２０及びバリ
ア層１８を除去し、溝部１４内に金属配線層２０及びバ
リア層１８を残し、配線２２を形成する。ケミカルメカ
ニカルポリッシュには、図２に示す研磨装置を用いる。
ケミカルメカニカルポリッシュの条件を、例えば以下の
とおりとすることができる。 研磨プレート回転数 ： ３７ｒｐｍ ウエハ保持試料台回転数： １７ｒｐｍ 研磨圧力 ： ５．５×１０8Ｐａ パッド温度 ： ４０゜Ｃ Ｈ3ＰＯ4＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ溶液を用いて、ケミ
カルメカニカルポリッシュを行う。尚、この溶液の流量
を２２５ｍｌ／分とした。
［工程−１４０］と異なり、ケミカルメカニカルポリッ
シュ法によって絶縁層１２上の金属配線層２０及びバリ
ア層１８を除去し、溝部１４内に金属配線層２０及びバ
リア層１８を残し、配線２２を形成する。ケミカルメカ
ニカルポリッシュには、図２に示す研磨装置を用いる。
ケミカルメカニカルポリッシュの条件を、例えば以下の
とおりとすることができる。 研磨プレート回転数 ： ３７ｒｐｍ ウエハ保持試料台回転数： １７ｒｐｍ 研磨圧力 ： ５．５×１０8Ｐａ パッド温度 ： ４０゜Ｃ Ｈ3ＰＯ4＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ溶液を用いて、ケミ
カルメカニカルポリッシュを行う。尚、この溶液の流量
を２２５ｍｌ／分とした。
【００４３】従来ＳｉＯ2を研磨する場合はスラリー
（ＳｉＯ2系の研磨剤＋ＫＯＨ＋水）を用いるが、スラ
リーでＳｉＯ2を研磨する際、スラリーが研磨すべき面
内に均一に分布しないため、研磨し過ぎ等によりウエハ
内の研磨面の平坦化にばらつきが生じるという問題があ
る。Ａｌ−Ｓｉから成る金属配線層及びバリア層を研磨
する場合、スラリーを必要とせず、Ｈ3ＰＯ4＋ＨＮＯ3
＋ＣＨ3ＣＯＯＨ溶液等で金属配線層を研磨すること
で、金属配線層及びバリア層のみをエッチバックするこ
とが可能であり、ウエハ内の研磨面の平坦化にばらつき
も少ないという利点を有する。
（ＳｉＯ2系の研磨剤＋ＫＯＨ＋水）を用いるが、スラ
リーでＳｉＯ2を研磨する際、スラリーが研磨すべき面
内に均一に分布しないため、研磨し過ぎ等によりウエハ
内の研磨面の平坦化にばらつきが生じるという問題があ
る。Ａｌ−Ｓｉから成る金属配線層及びバリア層を研磨
する場合、スラリーを必要とせず、Ｈ3ＰＯ4＋ＨＮＯ3
＋ＣＨ3ＣＯＯＨ溶液等で金属配線層を研磨すること
で、金属配線層及びバリア層のみをエッチバックするこ
とが可能であり、ウエハ内の研磨面の平坦化にばらつき
も少ないという利点を有する。
【００４４】これによって、平坦な絶縁層１２に埋め込
まれた配線２２が形成される。実施例２においては、従
来の方法のように金属配線層２０のレジストパターニン
グ処理及びドライエッチング処理が不要となり、レジス
トパターニング時の光の散乱の問題、エッチングが不均
一となる問題を回避することができる。また、配線上の
絶縁膜の形成や、かかる絶縁膜の平坦化処理も不要であ
る。
まれた配線２２が形成される。実施例２においては、従
来の方法のように金属配線層２０のレジストパターニン
グ処理及びドライエッチング処理が不要となり、レジス
トパターニング時の光の散乱の問題、エッチングが不均
一となる問題を回避することができる。また、配線上の
絶縁膜の形成や、かかる絶縁膜の平坦化処理も不要であ
る。
【００４５】（実施例３）実施例３は、実施例１と異な
り、予め半導体基板から成る基体１０上の層間絶縁層３
８に開口部４０を、また、層間絶縁層３８上に形成され
た絶縁層１２に溝部１４を形成した後、Ａｌ−１ｗｔ％
Ｓｉから成る金属配線材料を高温スパッタ法にて開口部
４０及び溝部１４をＡｌ系合金から成る金属配線層２０
で埋め込み、更に絶縁層１４上の金属配線層２０及びバ
リア層１８をエッチバックにて除去する方法である。
り、予め半導体基板から成る基体１０上の層間絶縁層３
８に開口部４０を、また、層間絶縁層３８上に形成され
た絶縁層１２に溝部１４を形成した後、Ａｌ−１ｗｔ％
Ｓｉから成る金属配線材料を高温スパッタ法にて開口部
４０及び溝部１４をＡｌ系合金から成る金属配線層２０
で埋め込み、更に絶縁層１４上の金属配線層２０及びバ
リア層１８をエッチバックにて除去する方法である。
【００４６】この場合、開口部４０の側壁及び溝部１４
の側部にＳｉＮから成るサイドウォール１６を形成する
ことで、安定した高温アルミニウムスパッタ法を実施す
ることができる。また、開口部４０を金属配線層２０で
埋め込むことによって、下層導体層と溝部１４内の配線
２２とが電気的に接続される。以下、半導体装置等の模
式的な一部断面図である図３及び図４を参照して、実施
例３の方法を説明する。
の側部にＳｉＮから成るサイドウォール１６を形成する
ことで、安定した高温アルミニウムスパッタ法を実施す
ることができる。また、開口部４０を金属配線層２０で
埋め込むことによって、下層導体層と溝部１４内の配線
２２とが電気的に接続される。以下、半導体装置等の模
式的な一部断面図である図３及び図４を参照して、実施
例３の方法を説明する。
【００４７】［工程−３００］Ｓｉ（１００）から成る
半導体基板から成る基体１０上に、通常の方法で素子分
離領域３０及びゲート領域３２を形成する。次いで、Ｌ
ＤＤイオン注入を行った後、全面にゲートサイドウォー
ル３４を形成するためにＳｉＯ2膜を堆積させる。Ｓｉ
Ｏ2膜の堆積条件を、例えば以下のとおりとすることが
できる。 使用ガス ： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０／
１００sccm 温度 ： ４２０゜Ｃ 圧力 ： １３．３Ｐａ 膜厚 ： ０．２５μｍ 更に、ＳｉＯ2膜の全面エッチバックを行い、ゲート側
壁にゲートサイドウォール３４を形成する。全面エッチ
バックを、例えば以下の条件で行うことができる。 使用ガス ： Ｃ4Ｆ8＝５０sccm ＲＦパワー： １２００Ｗ 圧力 ： ２Ｐａ その後、ソース・ドレイン領域３６の形成のために、不
純物イオン注入を、例えば以下の条件にて行う。 Ｎ型チャネルの形成 Ａｓ ２０ＫｅＶ，５×１０15／ｃｍ2 Ｐ型チャネルの形成 ＢＦ2 ２０ＫｅＶ，３×１０15／ｃｍ2 こうして、図３の（Ａ）に模式的な一部断面図で示す構
造を得ることができる。
半導体基板から成る基体１０上に、通常の方法で素子分
離領域３０及びゲート領域３２を形成する。次いで、Ｌ
ＤＤイオン注入を行った後、全面にゲートサイドウォー
ル３４を形成するためにＳｉＯ2膜を堆積させる。Ｓｉ
Ｏ2膜の堆積条件を、例えば以下のとおりとすることが
できる。 使用ガス ： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０／
１００sccm 温度 ： ４２０゜Ｃ 圧力 ： １３．３Ｐａ 膜厚 ： ０．２５μｍ 更に、ＳｉＯ2膜の全面エッチバックを行い、ゲート側
壁にゲートサイドウォール３４を形成する。全面エッチ
バックを、例えば以下の条件で行うことができる。 使用ガス ： Ｃ4Ｆ8＝５０sccm ＲＦパワー： １２００Ｗ 圧力 ： ２Ｐａ その後、ソース・ドレイン領域３６の形成のために、不
純物イオン注入を、例えば以下の条件にて行う。 Ｎ型チャネルの形成 Ａｓ ２０ＫｅＶ，５×１０15／ｃｍ2 Ｐ型チャネルの形成 ＢＦ2 ２０ＫｅＶ，３×１０15／ｃｍ2 こうして、図３の（Ａ）に模式的な一部断面図で示す構
造を得ることができる。
【００４８】［工程−３１０］その後、ＳｉＯ2及びＢ
ＰＳＧの２層から成る層間絶縁層３８を、例えば以下の
条件のＣＶＤ法にて全面に形成する。 ＳｉＯ2層の形成 使用ガス ： ＴＥＯＳ ５０sccm 圧力 ： ４０Ｐａ 温度 ： ７２０゜Ｃ 膜厚 ： ４００ｎｍ ＢＰＳＧ層の形成 使用ガス ： ＳｉＨ4／ＰＨ3／Ｂ2Ｈ6／Ｏ2／Ｎ2＝８
０／７／７／１０００／３２０００sccm 温度 ： ４００゜Ｃ 圧力 ： １．０×１０5Ｐａ 膜厚 ： ５００ｎｍ 更に９００゜Ｃ、２０分のリフロー処理を行い、層間絶
縁層３８の平坦化を行う。
ＰＳＧの２層から成る層間絶縁層３８を、例えば以下の
条件のＣＶＤ法にて全面に形成する。 ＳｉＯ2層の形成 使用ガス ： ＴＥＯＳ ５０sccm 圧力 ： ４０Ｐａ 温度 ： ７２０゜Ｃ 膜厚 ： ４００ｎｍ ＢＰＳＧ層の形成 使用ガス ： ＳｉＨ4／ＰＨ3／Ｂ2Ｈ6／Ｏ2／Ｎ2＝８
０／７／７／１０００／３２０００sccm 温度 ： ４００゜Ｃ 圧力 ： １．０×１０5Ｐａ 膜厚 ： ５００ｎｍ 更に９００゜Ｃ、２０分のリフロー処理を行い、層間絶
縁層３８の平坦化を行う。
【００４９】［工程−３２０］次に、ＳｉＯ2から成る
絶縁層１２を全面に形成する。絶縁層１２を、例えば以
下の条件で形成することができる。 使用ガス ： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０／
１００sccm 温度 ： ４２０゜Ｃ 圧力 ： １３．３Ｐａ 膜厚 ： ０．８μｍ
絶縁層１２を全面に形成する。絶縁層１２を、例えば以
下の条件で形成することができる。 使用ガス ： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０／
１００sccm 温度 ： ４２０゜Ｃ 圧力 ： １３．３Ｐａ 膜厚 ： ０．８μｍ
【００５０】［工程−３３０］その後、実施例１の［工
程−１１０］と同様に、フォトリソグラフィ技術及びド
ライエッチング技術によって、絶縁層１２に溝部１４を
形成する（図３の（Ｂ）参照）。
程−１１０］と同様に、フォトリソグラフィ技術及びド
ライエッチング技術によって、絶縁層１２に溝部１４を
形成する（図３の（Ｂ）参照）。
【００５１】［工程−３４０］次いで、レジストパター
ニング後ドライエッチングを行うことによって、層間絶
縁層３８に開口部４０を形成する（図３の（Ｃ）参
照）。ここで、溝部１４の幅を開口部４０の径よりも大
きくする。ドライエッチングの条件を、例えば以下のと
おりとすることができる。 使用ガス ： Ｃ4Ｆ8 ５０sccm ＲＦパワー： １２００Ｗ 圧力 ： ２Ｐａ 更に、開口部内にイオン注入を行うことにより、接合領
域を形成する。イオン注入の条件として、以下の例を挙
げることができる。 Ｎ型チャネルの形成 Ａｓ ２０ＫｅＶ，５×１０15／ｃｍ2 Ｐ型チャネルの形成 ＢＦ2 ２０ＫｅＶ，３×１０15／ｃｍ2 その後、１１００゜Ｃ、１０秒の活性化アニールを行
う。
ニング後ドライエッチングを行うことによって、層間絶
縁層３８に開口部４０を形成する（図３の（Ｃ）参
照）。ここで、溝部１４の幅を開口部４０の径よりも大
きくする。ドライエッチングの条件を、例えば以下のと
おりとすることができる。 使用ガス ： Ｃ4Ｆ8 ５０sccm ＲＦパワー： １２００Ｗ 圧力 ： ２Ｐａ 更に、開口部内にイオン注入を行うことにより、接合領
域を形成する。イオン注入の条件として、以下の例を挙
げることができる。 Ｎ型チャネルの形成 Ａｓ ２０ＫｅＶ，５×１０15／ｃｍ2 Ｐ型チャネルの形成 ＢＦ2 ２０ＫｅＶ，３×１０15／ｃｍ2 その後、１１００゜Ｃ、１０秒の活性化アニールを行
う。
【００５２】［工程−３５０］その後、実施例１の［工
程−１２０］と同様に、全面にプラズマＣＶＤ法にてＳ
ｉＮ層を形成し、次いで、ＳｉＮ層を全面エッチバック
し、これによって、開口部４０の側壁及び溝部１４の側
壁にＳｉＮから成るサイドウォール１６を形成する（図
４の（Ａ）参照）。
程−１２０］と同様に、全面にプラズマＣＶＤ法にてＳ
ｉＮ層を形成し、次いで、ＳｉＮ層を全面エッチバック
し、これによって、開口部４０の側壁及び溝部１４の側
壁にＳｉＮから成るサイドウォール１６を形成する（図
４の（Ａ）参照）。
【００５３】［工程−３６０］次に、Ｔｉ／ＴｉＮ／Ｔ
ｉから成るバリア層１８を開口部４０及び溝部１４を含
む絶縁層１２上にスパッタ法にて形成した後、Ａｌ−Ｓ
ｉから成る金属配線材料を高温スパッタ法にて全面に堆
積させて、開口部４０及び溝部１４を金属配線層２０で
埋め込む（図４の（Ｂ）参照）。バリア層１８を、例え
ば以下の条件で形成することができる。尚、バリア層１
８は３層から構成されるが、図４においては図面を簡素
化するために１層で表現した。また、他の図面において
も同様である。 Ｔｉ成膜条件 使用ガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： ３０ｎｍ ＴｉＮ成膜条件 使用ガス ： Ａｒ／Ｎ2＝４０／７０sccm パワー ： ５ｋＷ 圧力 ： ０．４７Ｐａ 膜厚 ： １００ｎｍ また、高温スパッタ法による金属配線材料の堆積条件
を、例えば以下のとおりとすることができる。 使用ガス ： Ａｒ＝４０sccm パワー ： ２２．５ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： ５００゜Ｃ 膜厚 ： ５００ｎｍ
ｉから成るバリア層１８を開口部４０及び溝部１４を含
む絶縁層１２上にスパッタ法にて形成した後、Ａｌ−Ｓ
ｉから成る金属配線材料を高温スパッタ法にて全面に堆
積させて、開口部４０及び溝部１４を金属配線層２０で
埋め込む（図４の（Ｂ）参照）。バリア層１８を、例え
ば以下の条件で形成することができる。尚、バリア層１
８は３層から構成されるが、図４においては図面を簡素
化するために１層で表現した。また、他の図面において
も同様である。 Ｔｉ成膜条件 使用ガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： ３０ｎｍ ＴｉＮ成膜条件 使用ガス ： Ａｒ／Ｎ2＝４０／７０sccm パワー ： ５ｋＷ 圧力 ： ０．４７Ｐａ 膜厚 ： １００ｎｍ また、高温スパッタ法による金属配線材料の堆積条件
を、例えば以下のとおりとすることができる。 使用ガス ： Ａｒ＝４０sccm パワー ： ２２．５ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： ５００゜Ｃ 膜厚 ： ５００ｎｍ
【００５４】［工程−３７０］その後、実施例１の［工
程−１４０］と同様に、金属配線層２０及びバリア層１
８をドライエッチング法にてエッチバックする。これに
よって、開口部４０内及び溝部１４内にのみ金属配線層
２０及びバリア層１８を残し、溝部１４内に金属配線層
及びバリア層から成る配線２２を形成する（図４の
（Ｃ）参照）。ドライエッチングの条件を、例えば実施
例１の［工程−１４０］と同様とすることができる。ま
た、開口部４０内に金属配線層２０が埋め込まれた所謂
コンタクトホールが形成される。
程−１４０］と同様に、金属配線層２０及びバリア層１
８をドライエッチング法にてエッチバックする。これに
よって、開口部４０内及び溝部１４内にのみ金属配線層
２０及びバリア層１８を残し、溝部１４内に金属配線層
及びバリア層から成る配線２２を形成する（図４の
（Ｃ）参照）。ドライエッチングの条件を、例えば実施
例１の［工程−１４０］と同様とすることができる。ま
た、開口部４０内に金属配線層２０が埋め込まれた所謂
コンタクトホールが形成される。
【００５５】尚、金属配線層２０及びバリア層１８をド
ライエッチング法にてエッチバックする代わりに、実施
例２の［工程−２４０］と同様に、ケミカルメカニカル
ポリッシュ法によって絶縁層１２上の金属配線層２０及
びバリア層１８を除去し、溝部１４内に金属配線層２０
及びバリア層１８を残して配線２２を形成し、併せて、
開口部４０に金属配線層２０が埋め込まれた所謂コンタ
クトホールを形成してもよい。
ライエッチング法にてエッチバックする代わりに、実施
例２の［工程−２４０］と同様に、ケミカルメカニカル
ポリッシュ法によって絶縁層１２上の金属配線層２０及
びバリア層１８を除去し、溝部１４内に金属配線層２０
及びバリア層１８を残して配線２２を形成し、併せて、
開口部４０に金属配線層２０が埋め込まれた所謂コンタ
クトホールを形成してもよい。
【００５６】（実施例４）実施例４は、実施例３の変形
である。実施例４が実施例３と相違する点は、開口部４
０を金属配線材料で埋め込んだ後、その上に絶縁層１２
を堆積させ、かかる絶縁層１２に溝部１４を形成する
点、及び絶縁層１２上の第２の金属配線層２０Ａをケミ
カルメカニカルポリッシュ法によって除去する点にあ
る。実施例４においては、実施例３の［工程−３０
０］、［工程−３１０］及び［工程−３４０］は同様の
工程であり、その他の工程が異なる。以下、図５を参照
して、実施例４の方法を説明する。
である。実施例４が実施例３と相違する点は、開口部４
０を金属配線材料で埋め込んだ後、その上に絶縁層１２
を堆積させ、かかる絶縁層１２に溝部１４を形成する
点、及び絶縁層１２上の第２の金属配線層２０Ａをケミ
カルメカニカルポリッシュ法によって除去する点にあ
る。実施例４においては、実施例３の［工程−３０
０］、［工程−３１０］及び［工程−３４０］は同様の
工程であり、その他の工程が異なる。以下、図５を参照
して、実施例４の方法を説明する。
【００５７】 ［工程−４００］〜［工程−４２０］ Ｓｉ（１００）の半導体基板から成る基体１０上に、通
常の方法で素子分離領域３０及びゲート領域３２を形成
する。次いで、ＬＤＤイオン注入を行った後、ゲートサ
イドウォール３４を形成し、ソース・ドレイン領域形成
のために、不純物イオン注入を行う。その後、ＳｉＯ2
及びＢＰＳＧの２層から成る層間絶縁層３８を、例えば
ＣＶＤ法にて全面に形成し、リフロー処理を行い、層間
絶縁層３８の平坦化を行う。次いで、層間絶縁層３８
に、レジストパターニング後ドライエッチングにて開口
部４０を形成し、開口部内にイオン注入を行うことによ
り、接合領域を形成させた後、活性化アニールを行う。
これらの工程は、実施例３の［工程−３００］、［工程
−３１０］及び［工程−３４０］と同様とすることがで
きる。尚、次いで、ＳｉＮから成るサイドウォールを開
口部４０の側壁に形成してもよい。
常の方法で素子分離領域３０及びゲート領域３２を形成
する。次いで、ＬＤＤイオン注入を行った後、ゲートサ
イドウォール３４を形成し、ソース・ドレイン領域形成
のために、不純物イオン注入を行う。その後、ＳｉＯ2
及びＢＰＳＧの２層から成る層間絶縁層３８を、例えば
ＣＶＤ法にて全面に形成し、リフロー処理を行い、層間
絶縁層３８の平坦化を行う。次いで、層間絶縁層３８
に、レジストパターニング後ドライエッチングにて開口
部４０を形成し、開口部内にイオン注入を行うことによ
り、接合領域を形成させた後、活性化アニールを行う。
これらの工程は、実施例３の［工程−３００］、［工程
−３１０］及び［工程−３４０］と同様とすることがで
きる。尚、次いで、ＳｉＮから成るサイドウォールを開
口部４０の側壁に形成してもよい。
【００５８】［工程−４３０］ ［工程−４２０］の後、Ｔｉ／ＴｉＮ／Ｔｉから成る第
１のバリア層４２を全面に形成し、その後、全面にＡｌ
−１ｗｔ％Ｓｉから成る金属配線材料を高温スパッタ法
にて成膜し第１の金属配線層４４を形成する。第１のバ
リア層４２の成膜条件及び高温スパッタ法の条件は、実
施例３の［工程−３６０］と同様とすることができる。
１のバリア層４２を全面に形成し、その後、全面にＡｌ
−１ｗｔ％Ｓｉから成る金属配線材料を高温スパッタ法
にて成膜し第１の金属配線層４４を形成する。第１のバ
リア層４２の成膜条件及び高温スパッタ法の条件は、実
施例３の［工程−３６０］と同様とすることができる。
【００５９】［工程−４４０］その後、ドライエッチン
グ法にてエッチバックを行い、開口部４０内のみに第１
の金属配線層４４及び第１のバリア層４２を残す（図５
の（Ａ）参照）。ドライエッチングの条件は、実施例１
の［工程−１４０］と同様とすることができる。これに
よって、開口部４０に第１の金属配線層４４が埋め込ま
れた所謂コンタクトホールが形成される。尚、ドライエ
ッチング法にてエッチバックの代わりに、ケミカルメカ
ニカルポリッシュ法によって開口部４０内のみに第１の
金属配線層４４及び第１のバリア層４２を残してもよ
い。
グ法にてエッチバックを行い、開口部４０内のみに第１
の金属配線層４４及び第１のバリア層４２を残す（図５
の（Ａ）参照）。ドライエッチングの条件は、実施例１
の［工程−１４０］と同様とすることができる。これに
よって、開口部４０に第１の金属配線層４４が埋め込ま
れた所謂コンタクトホールが形成される。尚、ドライエ
ッチング法にてエッチバックの代わりに、ケミカルメカ
ニカルポリッシュ法によって開口部４０内のみに第１の
金属配線層４４及び第１のバリア層４２を残してもよ
い。
【００６０】［工程−４５０］次いで、全面にＳｉＯ2
から成る絶縁層１２を形成する。絶縁層１２を、例えば
実施例３の［工程−３２０］と同様の条件で形成するこ
とができる。
から成る絶縁層１２を形成する。絶縁層１２を、例えば
実施例３の［工程−３２０］と同様の条件で形成するこ
とができる。
【００６１】［工程−４６０］その後、実施例３の［工
程−３３０］と同様に、フォトリソグラフィ技術及びド
ライエッチング技術によって、絶縁層１２に溝部１４を
形成する。
程−３３０］と同様に、フォトリソグラフィ技術及びド
ライエッチング技術によって、絶縁層１２に溝部１４を
形成する。
【００６２】［工程−４７０］その後、実施例３の［工
程−３５０］と同様に、全面にプラズマＣＶＤ法にてＳ
ｉＮ層を形成し、次いで、ＳｉＮ層を全面エッチバック
し、これによって、溝部１４の側壁にＳｉＮから成るサ
イドウォール１６を形成する（図５の（Ｂ）参照）
程−３５０］と同様に、全面にプラズマＣＶＤ法にてＳ
ｉＮ層を形成し、次いで、ＳｉＮ層を全面エッチバック
し、これによって、溝部１４の側壁にＳｉＮから成るサ
イドウォール１６を形成する（図５の（Ｂ）参照）
【００６３】［工程−４８０］次に、実施例１の［工程
−１３０］と同様の方法で、厚さ３０ｎｍのＴｉから成
る第２のバリア層１８Ａを溝部１４を含む絶縁層１２上
にスパッタ法にて形成した後、Ａｌ−１ｗｔ％Ｓｉから
成る金属配線材料を高温スパッタ法にて全面に堆積させ
て、溝部１４を第２の金属配線層２０Ａで埋め込む。
−１３０］と同様の方法で、厚さ３０ｎｍのＴｉから成
る第２のバリア層１８Ａを溝部１４を含む絶縁層１２上
にスパッタ法にて形成した後、Ａｌ−１ｗｔ％Ｓｉから
成る金属配線材料を高温スパッタ法にて全面に堆積させ
て、溝部１４を第２の金属配線層２０Ａで埋め込む。
【００６４】［工程−４９０］次いで、ケミカルメカニ
カルポリッシュ法によって絶縁層１２上の第２の金属配
線層２０Ａ及び第２のバリア層１８Ａを除去し、溝部１
４内に第２の金属配線層２０Ａ及び第２のバリア層１８
Ａを残し、配線２２を形成する（図５の（Ｃ）参照）。
ケミカルメカニカルポリッシュの条件は、実施例２の
［工程−２４０］と同様とすることができる。
カルポリッシュ法によって絶縁層１２上の第２の金属配
線層２０Ａ及び第２のバリア層１８Ａを除去し、溝部１
４内に第２の金属配線層２０Ａ及び第２のバリア層１８
Ａを残し、配線２２を形成する（図５の（Ｃ）参照）。
ケミカルメカニカルポリッシュの条件は、実施例２の
［工程−２４０］と同様とすることができる。
【００６５】尚、ケミカルメカニカルポリッシュ法によ
って絶縁層１２上の第２の金属配線層２０Ａ及び第２の
バリア層１８Ａを除去する代わりに、実施例１の［工程
−１４０］と同様に、第２の金属配線層２０Ａ及び第２
のバリア層１８Ａをドライエッチング法にてエッチバッ
クし、これによって、溝部１４内にのみ第２の金属配線
層２０Ａ及び第２のバリア層１８Ａを残し、溝部１４内
に配線２２を形成することもできる。
って絶縁層１２上の第２の金属配線層２０Ａ及び第２の
バリア層１８Ａを除去する代わりに、実施例１の［工程
−１４０］と同様に、第２の金属配線層２０Ａ及び第２
のバリア層１８Ａをドライエッチング法にてエッチバッ
クし、これによって、溝部１４内にのみ第２の金属配線
層２０Ａ及び第２のバリア層１８Ａを残し、溝部１４内
に配線２２を形成することもできる。
【００６６】（実施例５）実施例５は実施例４の変形で
ある。実施例５が実施例４と相違する点は、予め開口部
４０内にＣＶＤ法にてタングステンプラグを形成する
点、及び第２の金属配線層４４等の除去をドライエッチ
によって行う点にある。
ある。実施例５が実施例４と相違する点は、予め開口部
４０内にＣＶＤ法にてタングステンプラグを形成する
点、及び第２の金属配線層４４等の除去をドライエッチ
によって行う点にある。
【００６７】 ［工程−５００］〜［工程−５２０］これらの工程は、
実施例４の［工程−４００］〜［工程−４２０］と同様
とすることができる。
実施例４の［工程−４００］〜［工程−４２０］と同様
とすることができる。
【００６８】［工程−５３０］ ［工程−５２０］の後、Ｔｉ／ＴｉＮから成る第１のバ
リア層４２を全面にスパッタ法にて形成し、その後、全
面にタングステンから成る金属配線材料をＣＶＤ法にて
成膜する。ＴｉＮ及びＴｉの成膜条件を、例えば以下の
とおりとすることができる。 ＴｉＮの成膜条件 使用ガス ： Ａｒ／Ｎ2＝４０／７０sccm パワー ： ５ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： １００ｎｍ Ｔｉの成膜条件 使用ガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： ５０ｎｍ また、ＣＶＤ法によるタングステンの成膜条件を、以下
に例示する。 使用ガス ： ＷＦ6／Ｈ2＝９５／５５０sccm 成膜温度 ： ４５０゜Ｃ 圧力 ： １．１×１０4Ｐａ 膜厚 ： ０．４μｍ
リア層４２を全面にスパッタ法にて形成し、その後、全
面にタングステンから成る金属配線材料をＣＶＤ法にて
成膜する。ＴｉＮ及びＴｉの成膜条件を、例えば以下の
とおりとすることができる。 ＴｉＮの成膜条件 使用ガス ： Ａｒ／Ｎ2＝４０／７０sccm パワー ： ５ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： １００ｎｍ Ｔｉの成膜条件 使用ガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 圧力 ： ０．４７Ｐａ 成膜温度 ： １５０゜Ｃ 膜厚 ： ５０ｎｍ また、ＣＶＤ法によるタングステンの成膜条件を、以下
に例示する。 使用ガス ： ＷＦ6／Ｈ2＝９５／５５０sccm 成膜温度 ： ４５０゜Ｃ 圧力 ： １．１×１０4Ｐａ 膜厚 ： ０．４μｍ
【００６９】［工程−５４０］その後、ドライエッチン
グ法にてエッチバックを行い、開口部４０内のみにタン
グステンから成る第１の金属配線層４４及び第１のバリ
ア層４２を残す。ドライエッチングの条件は、例えば以
下のとおりとすることができる。 使用ガス ： ＳＦ6＝５０sccm マイクロ波パワー： ８５０Ｗ ＲＦパワー ： １５０Ｗ 圧力 ： １．３３Ｐａ これによって、開口部４０に第１の金属配線層４４が埋
め込まれた所謂タングステンプラグから成るコンタクト
ホールが形成される。尚、ドライエッチング法によるエ
ッチバックの代わりに、ケミカルメカニカルポリッシュ
法によって開口部４０内のみにタングステンから成る第
１の金属配線層４４及び第１のバリア層４２を残しても
よい。
グ法にてエッチバックを行い、開口部４０内のみにタン
グステンから成る第１の金属配線層４４及び第１のバリ
ア層４２を残す。ドライエッチングの条件は、例えば以
下のとおりとすることができる。 使用ガス ： ＳＦ6＝５０sccm マイクロ波パワー： ８５０Ｗ ＲＦパワー ： １５０Ｗ 圧力 ： １．３３Ｐａ これによって、開口部４０に第１の金属配線層４４が埋
め込まれた所謂タングステンプラグから成るコンタクト
ホールが形成される。尚、ドライエッチング法によるエ
ッチバックの代わりに、ケミカルメカニカルポリッシュ
法によって開口部４０内のみにタングステンから成る第
１の金属配線層４４及び第１のバリア層４２を残しても
よい。
【００７０】［工程−５５０］次いで、全面にＳｉＯ2
から成る絶縁層１２を形成する。絶縁層１２を、例えば
実施例４の［工程−４５０］と同様の条件で形成するこ
とができる。その後、実施例４の［工程−４６０］と同
様に、フォトリソグラフィ技術及びドライエッチング技
術によって、絶縁層１２に溝部１４を形成し、更に、実
施例４の［工程−４７０］と同様に、全面にプラズマＣ
ＶＤ法にてＳｉＮ層を形成し、次いで、ＳｉＮ層を全面
エッチバックし、これによって、溝部１４の側壁にＳｉ
Ｎから成るサイドウォール１６を形成する。尚、溝部１
４の幅を開口部４０の径よりも大きくする。
から成る絶縁層１２を形成する。絶縁層１２を、例えば
実施例４の［工程−４５０］と同様の条件で形成するこ
とができる。その後、実施例４の［工程−４６０］と同
様に、フォトリソグラフィ技術及びドライエッチング技
術によって、絶縁層１２に溝部１４を形成し、更に、実
施例４の［工程−４７０］と同様に、全面にプラズマＣ
ＶＤ法にてＳｉＮ層を形成し、次いで、ＳｉＮ層を全面
エッチバックし、これによって、溝部１４の側壁にＳｉ
Ｎから成るサイドウォール１６を形成する。尚、溝部１
４の幅を開口部４０の径よりも大きくする。
【００７１】［工程−５６０］次に、実施例４の［工程
−４８０］と同様の方法で、３０ｎｍ厚さのＴｉから成
る第２のバリア層１８Ａを溝部１４を含む絶縁層１２上
にスパッタ法にて形成した後、Ａｌ−１ｗｔ％Ｓｉから
成る金属配線材料を高温スパッタ法にて全面に堆積させ
て、溝部１４を第２の金属配線層２０Ａで埋め込む。
−４８０］と同様の方法で、３０ｎｍ厚さのＴｉから成
る第２のバリア層１８Ａを溝部１４を含む絶縁層１２上
にスパッタ法にて形成した後、Ａｌ−１ｗｔ％Ｓｉから
成る金属配線材料を高温スパッタ法にて全面に堆積させ
て、溝部１４を第２の金属配線層２０Ａで埋め込む。
【００７２】［工程−５７０］その後、実施例１の［工
程−１４０］と同様の方法で、第２の金属配線層２０Ａ
及び第２のバリア層１８Ａをドライエッチング法にてエ
ッチバックする。これによって、溝部１４内にのみ第２
の金属配線層２０Ａ及び第２のバリア層１８Ａを残し、
溝部１４内に第２の金属配線層及び第２のバリア層から
成る配線２２を形成する。
程−１４０］と同様の方法で、第２の金属配線層２０Ａ
及び第２のバリア層１８Ａをドライエッチング法にてエ
ッチバックする。これによって、溝部１４内にのみ第２
の金属配線層２０Ａ及び第２のバリア層１８Ａを残し、
溝部１４内に第２の金属配線層及び第２のバリア層から
成る配線２２を形成する。
【００７３】尚、金属配線層２０及びバリア層１８をド
ライエッチング法にてエッチバックする代わりに、実施
例２の［工程−２４０］と同様に、ケミカルメカニカル
ポリッシュ法によって絶縁層１２上の金属配線層２０及
びバリア層１８を除去し、溝部１４内に金属配線層２０
及びバリア層１８を残して配線２２を形成してもよい。
ライエッチング法にてエッチバックする代わりに、実施
例２の［工程−２４０］と同様に、ケミカルメカニカル
ポリッシュ法によって絶縁層１２上の金属配線層２０及
びバリア層１８を除去し、溝部１４内に金属配線層２０
及びバリア層１８を残して配線２２を形成してもよい。
【００７４】（実施例６）実施例６は実施例１の変形で
あり、実施例６においても、絶縁層１２に溝部１４を形
成し、この溝部１４を含む絶縁層１２上に金属配線層２
０を形成した後、絶縁層１４上の金属配線層２０をエッ
チバック法で除去し、溝部１４内のみに配線２２を形成
する。実施例６においては、金属配線層２０を構成する
金属配線材料としてタングステン（Ｗ）を用いる。
あり、実施例６においても、絶縁層１２に溝部１４を形
成し、この溝部１４を含む絶縁層１２上に金属配線層２
０を形成した後、絶縁層１４上の金属配線層２０をエッ
チバック法で除去し、溝部１４内のみに配線２２を形成
する。実施例６においては、金属配線層２０を構成する
金属配線材料としてタングステン（Ｗ）を用いる。
【００７５】［工程−６００］例えば半導体基板から成
る基体１０上にＳｉＯ2から成る絶縁層１２を形成す
る。ＳｉＯ2から成る絶縁層１２の形成条件は、実施例
１の［工程−１００］と同様とすることができる。
る基体１０上にＳｉＯ2から成る絶縁層１２を形成す
る。ＳｉＯ2から成る絶縁層１２の形成条件は、実施例
１の［工程−１００］と同様とすることができる。
【００７６】［工程−６１０］その後、フォトリソグラ
フィ技術及びドライエッチング技術によって、絶縁層１
２に溝部１４を形成する。ドライエッチングの条件を、
例えば実施例１の［工程−１１０］と同様とすることが
できる。
フィ技術及びドライエッチング技術によって、絶縁層１
２に溝部１４を形成する。ドライエッチングの条件を、
例えば実施例１の［工程−１１０］と同様とすることが
できる。
【００７７】［工程−６２０］次に、ＴｉＮ及びＴｉか
ら成るバリア層１８を溝部１４を含む絶縁層１２上にス
パッタ法にて形成する。バリア層１８を、例えば以下の
条件で形成することができる。 ＴｉＮの成膜条件 使用ガス ： Ａｒ／Ｎ2＝４０／７０sccm パワー ： ５ｋＷ 圧力 ： ０．４７Ｐａ 膜厚 ： １００ｎｍ Ｔｉ成膜条件 使用ガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 成膜温度 ： １５０゜Ｃ 圧力 ： ０．４７Ｐａ 膜厚 ： ５０ｎｍ
ら成るバリア層１８を溝部１４を含む絶縁層１２上にス
パッタ法にて形成する。バリア層１８を、例えば以下の
条件で形成することができる。 ＴｉＮの成膜条件 使用ガス ： Ａｒ／Ｎ2＝４０／７０sccm パワー ： ５ｋＷ 圧力 ： ０．４７Ｐａ 膜厚 ： １００ｎｍ Ｔｉ成膜条件 使用ガス ： Ａｒ＝１００sccm パワー ： ４ｋＷ 成膜温度 ： １５０゜Ｃ 圧力 ： ０．４７Ｐａ 膜厚 ： ５０ｎｍ
【００７８】［工程−６３０］次に、全面にタングステ
ンから成る金属配線材料をＣＶＤ法にて全面に堆積させ
て、溝部１４を金属配線層２０で埋め込む。タングステ
ンの成膜条件を、例えば以下のとおりとすることができ
る。 使用ガス ： ＷＦ6／Ｈ2＝９５／５５０sccm 温度 ： ４５０゜Ｃ 圧力 ： １．１×１０4Ｐａ 膜厚 ： ０．４μｍ
ンから成る金属配線材料をＣＶＤ法にて全面に堆積させ
て、溝部１４を金属配線層２０で埋め込む。タングステ
ンの成膜条件を、例えば以下のとおりとすることができ
る。 使用ガス ： ＷＦ6／Ｈ2＝９５／５５０sccm 温度 ： ４５０゜Ｃ 圧力 ： １．１×１０4Ｐａ 膜厚 ： ０．４μｍ
【００７９】［工程−６４０］その後、金属配線層２０
及びバリア層１８を全面エッチバックし、溝部１４内に
のみ金属配線層２０及びバリア層１８を残し、金属配線
層及びバリア層から成る配線２２を形成する。エッチバ
ックの条件を、例えば以下のとおりとすることができ
る。 使用ガス ： ＳＦ6＝５０sccm マイクロ波パワー： ８５０Ｗ ＲＦパワー ： １５０Ｗ 圧力 ： １．３３Ｐａ
及びバリア層１８を全面エッチバックし、溝部１４内に
のみ金属配線層２０及びバリア層１８を残し、金属配線
層及びバリア層から成る配線２２を形成する。エッチバ
ックの条件を、例えば以下のとおりとすることができ
る。 使用ガス ： ＳＦ6＝５０sccm マイクロ波パワー： ８５０Ｗ ＲＦパワー ： １５０Ｗ 圧力 ： １．３３Ｐａ
【００８０】これによって、平坦な絶縁層１２に埋め込
まれた配線２２が形成される。実施例６においても、従
来の方法のように金属配線層２０のレジストパターニン
グ処理及びドライエッチング処理が不要となり、レジス
トパターニング時の光の散乱の問題、エッチングが不均
一となる問題を回避することができる。また、配線上の
絶縁膜の形成や、かかる絶縁膜の平坦化処理も不要であ
る。
まれた配線２２が形成される。実施例６においても、従
来の方法のように金属配線層２０のレジストパターニン
グ処理及びドライエッチング処理が不要となり、レジス
トパターニング時の光の散乱の問題、エッチングが不均
一となる問題を回避することができる。また、配線上の
絶縁膜の形成や、かかる絶縁膜の平坦化処理も不要であ
る。
【００８１】（実施例７）実施例７は実施例６の変形で
ある。実施例７が実施例６と相違する点は、絶縁層１４
上の金属配線層２０及びバリア層１８の除去を、ケミカ
ルメカニカルポリッシュ法にて行う点にある。実施例７
においては、実施例６の［工程−６３０］までは同様の
工程であり、以降の工程が異なる。
ある。実施例７が実施例６と相違する点は、絶縁層１４
上の金属配線層２０及びバリア層１８の除去を、ケミカ
ルメカニカルポリッシュ法にて行う点にある。実施例７
においては、実施例６の［工程−６３０］までは同様の
工程であり、以降の工程が異なる。
【００８２】 ［工程−７００］〜［工程−７３０］例えば半導体基板
から成る基体１０上にＳｉＯ2から成る絶縁層１２を形
成し、その後、フォトリソグラフィ技術及びドライエッ
チング技術によって絶縁層１２に溝部１４を形成し、次
いで、全面にタングステンから成る金属配線材料をＣＶ
Ｄ法にて全面に堆積させて、溝部１４を金属配線層２０
で埋め込む。以上の工程は、実施例６の［工程−６０
０］〜［工程−６３０］と同様とすることができる。
から成る基体１０上にＳｉＯ2から成る絶縁層１２を形
成し、その後、フォトリソグラフィ技術及びドライエッ
チング技術によって絶縁層１２に溝部１４を形成し、次
いで、全面にタングステンから成る金属配線材料をＣＶ
Ｄ法にて全面に堆積させて、溝部１４を金属配線層２０
で埋め込む。以上の工程は、実施例６の［工程−６０
０］〜［工程−６３０］と同様とすることができる。
【００８３】［工程−７４０］次いで、ケミカルメカニ
カルポリッシュ法によって絶縁層１２上の金属配線層２
０及びバリア層１８を除去し、溝部１４内に金属配線層
２０及びバリア層１８を残し、配線２２を形成する。こ
の工程は、実施例２の［工程−２４０］と同様とするこ
とができる。この場合、過酸化水素水（１重量％）＋
（ＮＨ2）（ＣＨ2）2（ＮＨ2）（１重量％）＋Ｈ2Ｏ等
の溶液を用いてケミカルメカニカルポリッシュ法を行え
ばよい。
カルポリッシュ法によって絶縁層１２上の金属配線層２
０及びバリア層１８を除去し、溝部１４内に金属配線層
２０及びバリア層１８を残し、配線２２を形成する。こ
の工程は、実施例２の［工程−２４０］と同様とするこ
とができる。この場合、過酸化水素水（１重量％）＋
（ＮＨ2）（ＣＨ2）2（ＮＨ2）（１重量％）＋Ｈ2Ｏ等
の溶液を用いてケミカルメカニカルポリッシュ法を行え
ばよい。
【００８４】実施例６及び実施例７にて説明したタング
ステンから成る金属配線層を溝部１４に形成する方法
を、実施例３、実施例４及び実施例５に適用することが
できる。この場合、絶縁層１２上の金属配線層２０等の
除去、層間絶縁層３８上の第１の金属配線層４４等の除
去、あるいは絶縁層１２上の第２の金属配線層２０Ａ等
の除去は、エッチバック法で除去してもよいし、ケミカ
ルメカニカルポリッシュ法で除去してもよい。
ステンから成る金属配線層を溝部１４に形成する方法
を、実施例３、実施例４及び実施例５に適用することが
できる。この場合、絶縁層１２上の金属配線層２０等の
除去、層間絶縁層３８上の第１の金属配線層４４等の除
去、あるいは絶縁層１２上の第２の金属配線層２０Ａ等
の除去は、エッチバック法で除去してもよいし、ケミカ
ルメカニカルポリッシュ法で除去してもよい。
【００８５】以上本発明を好ましい実施例に基づき説明
したが、本発明はこれらの実施例に限定されるものでは
ない。実施例にて用いた各種材料や条件は例示であり、
適宜変更することができる。
したが、本発明はこれらの実施例に限定されるものでは
ない。実施例にて用いた各種材料や条件は例示であり、
適宜変更することができる。
【００８６】金属配線材料として、例えば、Ｃｕ、Ｍ
ｏ、Ｎｉ、Ｃｏ等の高融点金属、若しくはＴｉＷ、Ｚｒ
Ｗ、ＷＮ、Ｗ、ＷＣ、ＴｉＣ、その他ＭｏＳｉ2、ＷＳ
ｉ2、ＴｉＳｉ2等のシリサイド（高融点金属化合物）を
用いることができる。金属配線材料の成膜方法も実施例
に限定されず、他の方法を用いてもよい。また、Ａｌ系
合金としては、純Ａｌ、あるいはＡｌ−Ｓｉ−Ｃｕ、Ａ
ｌ−Ｃｕ、Ａｌ−Ｇｅ等のＡｌ合金を挙げることができ
る。
ｏ、Ｎｉ、Ｃｏ等の高融点金属、若しくはＴｉＷ、Ｚｒ
Ｗ、ＷＮ、Ｗ、ＷＣ、ＴｉＣ、その他ＭｏＳｉ2、ＷＳ
ｉ2、ＴｉＳｉ2等のシリサイド（高融点金属化合物）を
用いることができる。金属配線材料の成膜方法も実施例
に限定されず、他の方法を用いてもよい。また、Ａｌ系
合金としては、純Ａｌ、あるいはＡｌ−Ｓｉ−Ｃｕ、Ａ
ｌ−Ｃｕ、Ａｌ−Ｇｅ等のＡｌ合金を挙げることができ
る。
【００８７】絶縁層１２は専らＳｉＯ2から成るものと
して説明したが、ＳｉＯ2の代わりに、ＢＰＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、ＳＯＧ、
ＳｉＯＮあるいはＳｉＮ等の公知の絶縁材料、あるいは
これらの層間絶縁層を積層したものから構成することが
できる。
して説明したが、ＳｉＯ2の代わりに、ＢＰＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、ＳＯＧ、
ＳｉＯＮあるいはＳｉＮ等の公知の絶縁材料、あるいは
これらの層間絶縁層を積層したものから構成することが
できる。
【００８８】また、バリア層を構成するＴｉＮの代わり
に、ＴｉＯＮやＴｉＷを用いることもできる。また、溝
部の形成、サイドウォールの形成、バリア層の形成の順
序を変更して、溝部の形成、バリア層の形成、サイドウ
ォールの形成とすることもできる。
に、ＴｉＯＮやＴｉＷを用いることもできる。また、溝
部の形成、サイドウォールの形成、バリア層の形成の順
序を変更して、溝部の形成、バリア層の形成、サイドウ
ォールの形成とすることもできる。
【００８９】バリア層がＴｉ層／ＴｉＮ、ＴｉＯＮある
いはＴｉＷ層／Ｔｉ層の構造を有し、しかも、溝部の形
成、バリア層の形成、サイドウォールの形成の順と工程
を変更する場合には、溝部１４の側壁にＳｉＮから成る
サイドウォール１６を形成する代わりに、場合によって
はＳｉＯ2等、各種絶縁材料から成るサイドウォールを
形成してもよい。バリア層の最表面のＴｉ層が絶縁層に
よって酸化されることを、ＴｉＮ、ＴｉＯＮあるいはＴ
ｉＷ層によって回避することができるからである。この
場合、溝部の側壁にサイドウォールを形成する目的は、
溝部１４の底のコーナー部においてバリア層のバリア性
が弱くなり、後に形成する金属配線層がこの部分で突き
抜けるという問題を防止することにある。
いはＴｉＷ層／Ｔｉ層の構造を有し、しかも、溝部の形
成、バリア層の形成、サイドウォールの形成の順と工程
を変更する場合には、溝部１４の側壁にＳｉＮから成る
サイドウォール１６を形成する代わりに、場合によって
はＳｉＯ2等、各種絶縁材料から成るサイドウォールを
形成してもよい。バリア層の最表面のＴｉ層が絶縁層に
よって酸化されることを、ＴｉＮ、ＴｉＯＮあるいはＴ
ｉＷ層によって回避することができるからである。この
場合、溝部の側壁にサイドウォールを形成する目的は、
溝部１４の底のコーナー部においてバリア層のバリア性
が弱くなり、後に形成する金属配線層がこの部分で突き
抜けるという問題を防止することにある。
【００９０】例えば、ＴＥＯＳ法により形成されたＳｉ
Ｏ2を用いる場合、ＳｉＯ2層の形成条件及びエッチバッ
ク条件を以下のとおりとすることができる。 （熱ＣＶＤ法の場合） 使用ガス ： ＴＥＯＳ＝５０ sccm 圧 力 ： ４０Ｐａ 成長温度 ： ７２０゜Ｃ 成長速度 ： １１ｎｍ／分 （プラズマＣＶＤ法の場合） 使用ガス ： ＴＥＯＳ＝５０ sccm 圧 力 ： １３００Ｐａ ＲＦパワー： ３５０Ｗ 成長温度 ： ２５０゜Ｃ （ＳｉＯ2層のエッチバック） 使用ガス ： ＣＨＦ3／Ｏ2＝７５／８ sccm 圧 力 ： ５Ｐａ パワー ： ８５０Ｗ
Ｏ2を用いる場合、ＳｉＯ2層の形成条件及びエッチバッ
ク条件を以下のとおりとすることができる。 （熱ＣＶＤ法の場合） 使用ガス ： ＴＥＯＳ＝５０ sccm 圧 力 ： ４０Ｐａ 成長温度 ： ７２０゜Ｃ 成長速度 ： １１ｎｍ／分 （プラズマＣＶＤ法の場合） 使用ガス ： ＴＥＯＳ＝５０ sccm 圧 力 ： １３００Ｐａ ＲＦパワー： ３５０Ｗ 成長温度 ： ２５０゜Ｃ （ＳｉＯ2層のエッチバック） 使用ガス ： ＣＨＦ3／Ｏ2＝７５／８ sccm 圧 力 ： ５Ｐａ パワー ： ８５０Ｗ
【００９１】基体としては、シリコン半導体基板、ある
いはソース・ドレイン領域が形成された半導体基板の他
にも、ＭｇＯ基板、ＧａＡｓ基板、超伝導トランジスタ
基板、下層配線層が形成された絶縁層、接続孔（コンタ
クトホール、ビヤホール、スルーホール）を形成して電
気的接続を形成する必要があるゲート電極等の各種素子
部、薄膜トランジスタを作製するための各種基板上に形
成されたシリコン層等を挙げることができる。
いはソース・ドレイン領域が形成された半導体基板の他
にも、ＭｇＯ基板、ＧａＡｓ基板、超伝導トランジスタ
基板、下層配線層が形成された絶縁層、接続孔（コンタ
クトホール、ビヤホール、スルーホール）を形成して電
気的接続を形成する必要があるゲート電極等の各種素子
部、薄膜トランジスタを作製するための各種基板上に形
成されたシリコン層等を挙げることができる。
【００９２】実施例５においては、所謂ブランケットタ
ングステンＣＶＤ法を用いて開口部４０内にタングステ
ンプラグを形成したが、代わりに、所謂タングステン選
択ＣＶＤ法にて開口部４０内にタングステンプラグを形
成してもよい。この場合の条件を、例えば以下のとおり
とすることができる。 使用ガス ： ＷＦ6／ＳｉＨ4／Ｈ2／Ａｒ＝１０／７
／１０００／１０ sccm 温 度 ： ２６０゜Ｃ 圧 力 ： ２６Ｐａ
ングステンＣＶＤ法を用いて開口部４０内にタングステ
ンプラグを形成したが、代わりに、所謂タングステン選
択ＣＶＤ法にて開口部４０内にタングステンプラグを形
成してもよい。この場合の条件を、例えば以下のとおり
とすることができる。 使用ガス ： ＷＦ6／ＳｉＨ4／Ｈ2／Ａｒ＝１０／７
／１０００／１０ sccm 温 度 ： ２６０゜Ｃ 圧 力 ： ２６Ｐａ
【００９３】本発明の方法は、ＭＯＳ半導体装置以外の
他の半導体装置（例えば、バイポーラトランジスタ、Ｃ
ＣＤ）にも適用できる。又、Ｔｉ、ＴｉＮ等のバリア層
を構成する金属層又は金属化合物層は、ＣＶＤ等の成膜
法で形成することができる。
他の半導体装置（例えば、バイポーラトランジスタ、Ｃ
ＣＤ）にも適用できる。又、Ｔｉ、ＴｉＮ等のバリア層
を構成する金属層又は金属化合物層は、ＣＶＤ等の成膜
法で形成することができる。
【００９４】スパッタ法は、マグネトロンスパッタリン
グ装置、ＤＣスパッタリング装置、ＲＦスパッタリング
装置、ＥＣＲスパッタリング装置、また基板バイアスを
印加するバイアススパッタリング装置等各種のスパッタ
リング装置にて行うことができる。
グ装置、ＤＣスパッタリング装置、ＲＦスパッタリング
装置、ＥＣＲスパッタリング装置、また基板バイアスを
印加するバイアススパッタリング装置等各種のスパッタ
リング装置にて行うことができる。
【００９５】
【発明の効果】本発明においては、配線を形成するため
のフォトリソグラフィ技術及びドライエッチング技術に
よる金属配線層のパターニング工程が不要である。従っ
て、従来のフォトリソグラフィ技術における光の乱反
射、あるいはドライエッチングにおけるエッチングの不
均一性を回避することができる。
のフォトリソグラフィ技術及びドライエッチング技術に
よる金属配線層のパターニング工程が不要である。従っ
て、従来のフォトリソグラフィ技術における光の乱反
射、あるいはドライエッチングにおけるエッチングの不
均一性を回避することができる。
【００９６】また、微細な配線を有する半導体装置の作
製において、従来のように配線上に形成された絶縁膜の
形成、あるいはかかる絶縁膜の研磨を行わずに、配線を
含む絶縁層の完全なる平坦化が可能となる。従来のＳｉ
Ｏ2系絶縁膜は研磨における選択性が乏しいために研磨
の制御性が乏しかったが、金属配線層の研磨は絶縁層に
対する選択性が大きいので、研磨の制御性も格段に向上
する。
製において、従来のように配線上に形成された絶縁膜の
形成、あるいはかかる絶縁膜の研磨を行わずに、配線を
含む絶縁層の完全なる平坦化が可能となる。従来のＳｉ
Ｏ2系絶縁膜は研磨における選択性が乏しいために研磨
の制御性が乏しかったが、金属配線層の研磨は絶縁層に
対する選択性が大きいので、研磨の制御性も格段に向上
する。
【００９７】更に、溝部内のみに金属配線層を残すため
に、ケミカルメカニカルポリッシュ法あるいはドライエ
ッチング法によるエッチバックを採用することによっ
て、従来の技術を基本的にはそのまま用いることがで
き、半導体装置の製造コストが増加することもない。
に、ケミカルメカニカルポリッシュ法あるいはドライエ
ッチング法によるエッチバックを採用することによっ
て、従来の技術を基本的にはそのまま用いることがで
き、半導体装置の製造コストが増加することもない。
【００９８】尚、溝部内に絶縁材料から成るサイドウォ
ールを形成することで、高温アルミニウムスパッタ法に
よって溝部を安定して埋め込むことができる。
ールを形成することで、高温アルミニウムスパッタ法に
よって溝部を安定して埋め込むことができる。
【図１】実施例１の方法の各工程を説明するための半導
体装置等の模式的な一部断面図である。
体装置等の模式的な一部断面図である。
【図２】本発明の実施に適した研磨装置の模式図であ
る。
る。
【図３】実施例３の方法の各工程を説明するための半導
体装置等の模式的な一部断面図である。
体装置等の模式的な一部断面図である。
【図４】図３に引き続き、実施例３の方法の各工程を説
明するための半導体装置等の模式的な一部断面図であ
る。
明するための半導体装置等の模式的な一部断面図であ
る。
【図５】実施例４の方法の各工程を説明するための半導
体装置等の模式的な一部断面図である。
体装置等の模式的な一部断面図である。
【図６】従来の半導体素子の製造プロセス例における各
工程を説明するための半導体装置等の模式的な一部断面
図である。
工程を説明するための半導体装置等の模式的な一部断面
図である。
【図７】図６に引き続き、従来の半導体素子の製造プロ
セス例における各工程を説明するための半導体装置等の
模式的な一部断面図である。
セス例における各工程を説明するための半導体装置等の
模式的な一部断面図である。
【図８】従来の半導体素子の製造プロセスの別の例にお
ける各工程を説明するための半導体装置等の模式的な一
部断面図である。
ける各工程を説明するための半導体装置等の模式的な一
部断面図である。
【図９】従来の半導体素子の製造プロセスにおける問題
点を説明するための図である。
点を説明するための図である。
１０ 基体 １２ 絶縁層 １４ 溝部 １６ サイドウォール １８ バリア層 １８Ａ 第２のバリア層 ２０ 金属配線層 ２０Ａ 第２の金属配線層 ２２ 配線 ３０ 素子分離領域 ３２ ゲート領域 ３４ ゲートサイドウォール ３６ ソース・ドレイン領域 ３８ 層間絶縁層 ４０ 開口部 ４２ 第１のバリア層 ４４ 第１の金属配線層 ５０ バリア層 ５２ 金属配線層 ５４ 反射防止膜 ５６ 配線 ６０ 第１の絶縁層 ６２ ストッパー層 ６４ 第２の絶縁層 ７０ 絶縁層 ７２ レジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｆ 21/90 Ｐ 7514−4Ｍ
Claims (9)
- 【請求項１】基体上に絶縁層を形成した後、該絶縁層に
溝部を形成する工程と、 該溝部内を含む絶縁層上に金属配線層を形成する工程
と、 絶縁層上の金属配線層を除去し、溝部内に金属配線層を
残し配線とする工程、から成ることを特徴とする、半導
体装置の配線形成方法。 - 【請求項２】絶縁層に溝部を形成した後、溝部側壁に絶
縁材料から成るサイドウォールを形成する工程を更に含
み、 金属配線層を形成する工程は、基体を高温に加熱した状
態でアルミニウムあるいはアルミニウム系合金をスパッ
タする工程から成ることを特徴とする請求項１に記載の
半導体装置の配線形成方法。 - 【請求項３】金属配線層を形成する工程は、高融点金属
あるいは高融点金属化合物のＣＶＤ法から成ることを特
徴とする請求項１に記載の半導体装置の配線形成方法。 - 【請求項４】絶縁層上の金属配線層を除去する工程は、
金属配線層のエッチバック工程から成ることを特徴とす
る請求項１乃至請求項３のいずれか１項に記載の半導体
装置の配線形成方法。 - 【請求項５】絶縁層上の金属配線層を除去する工程は、
金属配線層のケミカルメカニカルポリッシュ工程から成
ることを特徴とする請求項１乃至請求項３のいずれか１
項に記載の半導体装置の配線形成方法。 - 【請求項６】基体上に絶縁層を形成する前に、基体上に
層間絶縁層を形成する工程を更に含み、 絶縁層に溝部を形成する工程には、かかる層間絶縁層に
開口部を形成する工程が含まれ、 該溝部の幅は該開口部の径よりも大きく、 溝部内を含む絶縁層上に金属配線層を形成する工程にお
いて、前記開口部内にも金属配線層を形成することを特
徴とする請求項１乃至請求項５のいずれか１項に記載の
半導体装置の配線形成方法。 - 【請求項７】基体上に絶縁層を形成する前に、基体上に
層間絶縁層を形成し、かかる層間絶縁層に開口部を形成
し、次いで、該開口部を金属配線材料で埋め込み、接続
孔を形成する工程を更に含み、 溝部の幅は該開口部の径よりも大きいことを特徴とする
請求項１乃至請求項５のいずれか１項に記載の半導体装
置の配線形成方法。 - 【請求項８】開口部を金属配線材料で埋め込む工程は、
基体を高温に加熱した状態でアルミニウムあるいはアル
ミニウム系合金をスパッタする工程から成ることを特徴
とする請求項７に記載の半導体装置の配線形成方法。 - 【請求項９】開口部を金属配線材料で埋め込む工程は、
高融点金属あるいは高融点金属化合物のＣＶＤ法から成
ることを特徴とする請求項７に記載の半導体装置の配線
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13410193A JPH06326099A (ja) | 1993-05-13 | 1993-05-13 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13410193A JPH06326099A (ja) | 1993-05-13 | 1993-05-13 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326099A true JPH06326099A (ja) | 1994-11-25 |
Family
ID=15120475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13410193A Pending JPH06326099A (ja) | 1993-05-13 | 1993-05-13 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326099A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10509285A (ja) * | 1995-09-14 | 1998-09-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 縮小したフィーチャーサイズのためのダマスクプロセス |
| KR100574912B1 (ko) * | 1999-01-18 | 2006-05-02 | 삼성전자주식회사 | 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에 기인하는 금속 브리지를 방지하는 반도체 장치의 금속 배선 구 조 체 및 그 제조방법 |
| JP2010123972A (ja) * | 1998-02-11 | 2010-06-03 | Applied Materials Inc | 低誘電率膜の堆積処理方法、基板処理システム、デュアルダマシン構造の形成方法、およびデュアルダマシン構造 |
| JP2011524089A (ja) * | 2008-06-11 | 2011-08-25 | クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー | Ｃｍｏｓイメージセンサの製造方法 |
-
1993
- 1993-05-13 JP JP13410193A patent/JPH06326099A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10509285A (ja) * | 1995-09-14 | 1998-09-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 縮小したフィーチャーサイズのためのダマスクプロセス |
| JP2010123972A (ja) * | 1998-02-11 | 2010-06-03 | Applied Materials Inc | 低誘電率膜の堆積処理方法、基板処理システム、デュアルダマシン構造の形成方法、およびデュアルダマシン構造 |
| KR100574912B1 (ko) * | 1999-01-18 | 2006-05-02 | 삼성전자주식회사 | 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에 기인하는 금속 브리지를 방지하는 반도체 장치의 금속 배선 구 조 체 및 그 제조방법 |
| JP2011524089A (ja) * | 2008-06-11 | 2011-08-25 | クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー | Ｃｍｏｓイメージセンサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5741741A (en) | Method for making planar metal interconnections and metal plugs on semiconductor substrates | |
| CN101582390B (zh) | 集成电路结构的形成方法 | |
| US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
| US5702982A (en) | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits | |
| US6184138B1 (en) | Method to create a controllable and reproducible dual copper damascene structure | |
| US6090700A (en) | Metallization method for forming interconnects in an integrated circuit | |
| US7018906B2 (en) | Chemical mechanical polishing for forming a shallow trench isolation structure | |
| US5990015A (en) | Dual damascence process | |
| JPH10178096A (ja) | アルミニウム接点の製造法 | |
| JP2791768B2 (ja) | 半導体装置の金属配線の形成方法 | |
| US6548415B2 (en) | Method for the etchback of a conductive material | |
| US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
| JP2618460B2 (ja) | 電気接続体の形成方法 | |
| JPH06326099A (ja) | 半導体装置の配線形成方法 | |
| US5585307A (en) | Forming a semi-recessed metal for better EM and Planarization using a silo mask | |
| KR100539444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3403058B2 (ja) | 配線形成方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| KR100987871B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3651112B2 (ja) | 配線形成方法 | |
| JPH08274101A (ja) | 半導体装置の配線構造の形成方法 | |
| JPH0969495A (ja) | 半導体装置の製造方法 | |
| JPH10144790A (ja) | 半導体装置における配線形成方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP3257511B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 |