JPH10509285A - 縮小したフィーチャーサイズのためのダマスクプロセス - Google Patents

Abstract

(57)【要約】 最初の寸法を有する開口を形成し、開口に第２の誘電材料を堆積して最初の寸法を縮小することによってサブミクロンのコンタクト／ビアおよびトレンチを誘電層に設ける。

Description

【発明の詳細な説明】 縮小したフィーチャーサイズのためのダマスクプロセス 技術分野 この発明は、導通配線と基板にある導通コンタクト／ビアとを備えた配線構造 を含む半導体装置ならびに配線構造を形成するためのダマスクプロセス関する。 この発明はサブミクロン回路の製造に特定的な用途を有する。背景技術 超大規模集積半導体配線の密度および性能を高めるための要件が厳しくなるに つれて、配線技術もそれに対応して変化しなければならない。超大規模集積半導 体配線の高密度の要求により、０．３５ミクロンより小さな導通線および／また はワイヤ間スペースを含む平坦化した導通パターンが必要とされる。 配線構造を形成するための伝統的な方法は、主要な金属パターニング技術とし てエッチバックを用いることを含む。このような伝統的な方法は、絶縁層に形成 された導通コンタクト／ビアを備えた半導体基板、典型的には単結晶シリコン上 に誘電層を形成することにかかわる。金属層、たとえばタングステン、アルミニ ウムまたはそれらの合金を絶縁層上に堆積し、かつ所望の導通パターンに対応す るパターンを有するフォトレジストマスクを金属層上に形成する。その後フォト レジストマスクによって金属層をエッチングして導通パターンを形成する。その 後、結果として生じた導通パターンに誘電層を適用し、導通線間のワイヤ間スペ ースを充填する。 伝統的なエッチバック技術にはさまざまな問題が付きものである。たとえば従 来のエッチング技術および化学機械研磨（ＣＭＰ）平坦化技術によって導通線間 のワイヤ間スペースを充填した後に、適切に平坦化した層を形成するのは困難で あり、特に、縮小したワイヤ間スペースでは困難である。さらに、伝統的なエッ チバック技術では、充填されたワイヤ間スペースにボイドが生ずることが多い。 さらなる困難として、ワイヤ間スペースにある揮発性材料の不純物をトラップす ることにより半導体装置を損傷するおそれがある。さらに、伝統的なエッチバッ ク技術を用いると、適切な段差被覆性を提供することが困難である。 伝統的なエッチバック技術の欠点を克服するための、先行する試みは、ダマス クを適用して導通パターンを形成することにかかわる。ダマスクは宝石類の製造 においては何世紀にもわたって採用されてきた技術であり、最近では半導体産業 において用いられている。ダマスクは基本的には、金属で充填されたトレンチの 形成にかかわる。したがってダマスクは伝統的なエッチバック技術とは以下の点 で異なる。すなわち、ダマスクでは誘電層にトレンチのパターンを形成し、この トレンチを金属で充填して導通パターンを形成し、その後平坦化することによっ て配線構造を設ける。これに対して伝統的なエッチバック技術では、金属層を堆 積し、ワイヤ間スペースを有する導通パターンを形成し、かつ誘電材料によって ワイヤ間スペースを充填する。 １９９４年１０月１１日に出願された同時係属中の出願連続番号第０８／３２ ０，５１６号には、最小のワイヤ間スペースを備えた微細な線パターンの形成に おける精度を高めるためのいくつかの改善した二重ダマスク技術に加えて、先行 技術の単一および二重のダマスク技術が開示されている。しかし、最小の寸法を 有する、たとえばビアおよびトレンチについては約０．１５ミクロン程も小さい 配線構造を高精度で形成するための簡単な方法が必要である。発明の開示 この発明の目的は、最小のワイヤ間スペースを有する平坦な層の配線構造を含 む高集積半導体装置である。 別の目的は、導通線および／またはワイヤ間スペースが０．３５ミクロンより 小さい導通パターンを有する配線構造を形成するための改善したダマスク方法で ある。 この発明のさらなる目的、利点および他の特徴は一部分は以下の説明において 述べられることとなり、さらに一部分は、以下の説明を考察して当業者に明らか となるか、または発明の実務から学ぶことができる。この発明の目的および利点 は添付の請求の範囲において特定的に示されたものとして認識され、かつ得られ ることができる。 この発明によると、前述および他の目的は部分的には下記の半導体装置によっ て達成される。この半導体装置は、第１の誘電材料を含む第１の誘電層を含み、 この第１の誘電層は、上表面と、下表面と、上表面から下表面に第１の誘電層を 通って延びる第１の開口とを有し、第１の開口は、第２の誘電材料を含む有限の 厚さを有する第１の側壁によって規定される第１の寸法を有する。 発明のさらなる局面は半導体装置であって、この半導体装置は第１の誘電材料 を含む第１の誘電層を含み、第１の誘電層は上表面と、下表面と、上表面から下 表面に第１の誘電層を通って延びる第１の開口とを有し、第１の開口は、第２の 誘電材料を含む有限の厚さを有する第１の側壁によって規定される第１の寸法を 有し、さらに半導体装置は、第３の誘電材料を含む第２の誘電層を含み、第３の 誘電層は第１の誘電層上に形成され、第２の誘電層は上表面と、第１の誘電層上 にある下表面と、第２の誘電層を通る第２の開口とを含み、第２の開口は第２の 誘電層の上表面から下表面に延び、第１の開口と連通し、かつ第１の寸法よりも 大きな第２の寸法を有し、第２の寸法は第２の誘電材料を含む有限の厚さを有す る側壁によって規定される。 発明の別の局面は、半導体装置を製造するための方法であって、この方法は、 第１の誘電材料を含む第１の誘電層を形成するステップを含み、この第１の誘電 層は上表面と下表面とを有し、さらにこの方法は第１の誘電層を通る第１の開口 を形成するステップを備え、この第１の開口は上表面から下表面に延び、かつ第 １の誘電層内の側面によって規定される最初の第１の寸法を有し、さらにこの方 法は、第１の開口の側面上に第２の誘電材料を堆積して第１の側壁を形成し、第 １の開口の最初の第１の寸法を第１の側壁によって最後の第１の寸法に縮小する ステップを含む。 発明のさらなる局面は、半導体装置を製造するための方法であって、この方法 は、第１の誘電材料を含む第１の誘電層を形成するステップを備え、第１の誘電 層は上表面と下表面とを有し、さらにこの方法は第１の誘電層上に、第３の誘電 材料を含む第２の誘電層を形成するステップを備え、第２の誘電層は上表面と第 １の誘電層上にある下表面とを有し、さらにこの方法は第１および第２の誘電層 を通る開口を形成するステップを備え、開口は第１の開口を含み、第１の開口は 第１の誘電層を通って上表面から下表面に延び、かつ第１の誘電層内の側面によ って規定される最初の第１の寸法を有し、さらに開口は第２の開口を含み、第２ の開口は第２の誘電層を通って第２の誘電層の上表面から下表面に延び、第２の 開口は第１の開口と連通し、かつ第２の開口は第２の誘電層内の側面によって規 定される最初の第２の寸法を有し、さらにこの方法は第１および第２の開口に第 ２の誘電材料を堆積して側壁を形成し、最初の第１および第２の寸法を、最初の 第１および第２の寸法よりも小さな最後の第１および第２の寸法に縮小するステ ップを備え、それにより最後の第１および第２の寸法が側壁によって規定される 。 この発明のさらなる目的および利点は以下の詳細な説明からこの技術分野にお ける当業者には容易に明らかとなるであろう。以下の詳細な説明には発明の好ま しい実施例のみが、発明を実施するために考えられた最良モードを単に例示する ことによって示され、かつ説明される。認識されるように、この発明は他のおよ び異なった実施例も可能であり、そのいくつかの詳細は、すべてこの発明から離 れることなくさまざまな自明な点において修正が可能である。したがって、図面 および説明は性質的に例示のものであり、制限するものとして見なされるべきで はない。図面の簡単な説明 図１は、従来の単一ダマスク技術によって形成されたビア／コンタクトまたは トレンチの断面図である。 図１Ａは、この発明に従った実施例の初段の間のビア／コンタクトまたはトレ ンチの断面図である。 図２は、この発明の実施例に従って形成されたビア／／コンタクトまたはトレ ンチの断面図である。 図３は、従来の二重ダマスク技術によって形成された配線の概略図である。 図４は、配線を提供するためのこの発明の別の実施例の概略図である。発明の説明 この発明は半導体装置および半導体装置を製造するための方法に関し、半導体 装置は基板を備え、基板は好ましくはその上に垂直に形成された複数の平坦層と 、 導通コンタクト／ビアおよびトレンチを含む配線構造とを有し、導通コンタクト ／ビアおよびトレンチの形状は高密度の設計ルールが要求する最小のワイヤ間ス ペース、たとえば約０．３５ミクロンよりも小さなスペースを達成するよう高精 度で調整される。約０．１５ミクロンもの小ささのワイヤ間スペースを提供する ことが特に好ましい。この発明に従って、このような高精度の最小寸法を有する 半導体装置はダマスク技術にかかわるプロセスによって達成される。この発明は 、導通パターン間に導通ビアを、または半導体装置上の活性領域に導通コンタク トを高精度で形成するか、またはトレンチを形成するための簡単な技術をさらに 提供し、この簡単な技術は、比較的大きなジオメトリを有する半導体装置に適用 できる。この発明が簡単であるため、コストの削減が可能になり、ある高価なフ ォトリソグラフィック装置を設ける必要がなくなる。 最小寸法、たとえば約０．３５ミクロン、特定的には、約０．２５ミクロンよ りも小さな寸法を有するビアが必要であるという点で、配線パターンの設計要件 がさらに厳しくなるにつれて、このような要求を十分な精度で満たすための従来 のフォトリソグラフィック技術の能力が問題となりつつある。このような微細な 寸法を達成することの限界は、従来のフォトリソグラフィック技術およびエッチ ング技術ではこのような微細パターンの精度要件を満たすことができないという 点にある。従来、小さな寸法、たとえば約０．３０から約０．４０ミクロンまた はそれ以上の寸法を有するパターンを形成するためには、Ｉ線フォトリソグラフ ィが採用されてきた。たとえば最大寸法が約０．３０ミクロンよりも小さく、た とえば約０．２５ミクロンよりも小さく縮小されると、深い紫外線などの短い波 長に依存しなければならない。しかしながら、いかなる適切な精度、一貫性およ び効率によっても約０．２５ミクロン以下の最大寸法を有する微細線パターンを 形成することおよび簡単なエッチングプロセスによって調整された側壁を作り出 すことは非常に困難である。 この発明は、約０．３０ミクロンよりも小さな、最後の目標最大寸法よりも大 きな開口を始めに形成することによってこの問題を取扱い、解決する。たとえば この発明に従って、第１の誘電材料を含む誘電層を通して基板上に開口を形成す る。基板は導通パターンを含む別の誘電層であるかまたは活性領域を有する半導 体基板であってもよい。最後の目標寸法が約０．３０ミクロンよりも小さければ 、開口は約０．３０ミクロン、たとえば約０．４０ミクロン以上の最初の大きさ を有して形成され、これは、このようなオーバサイズの寸法に対して精度が高く 信頼性のある従来のフォトリソグラフィック技術を採用して行なわれる。目標寸 法よりも大きな最初の寸法を有する最初のオーバサイズの開口が形成された後、 最初の寸法は開口に第２の誘電材料を堆積することによって縮小する。第２の誘 電材料は第１の誘電材料と同じものであってもよく、または第２の誘電材料は第 １の誘電材料とは異なったものであってもよい。好ましい実施例において、最初 に形成された開口の側面上および基板上の開口の底部に第２の誘電材料を堆積し て第１の誘電層上に薄膜を形成する。 その後簡単な異方性エッチング技術、たとえば反応性イオンエッチングが行な われて第１の誘電材料の表面および開口の底部から第２の誘電材料の膜を取り除 いて基板を露出する。このように、従来のフォトリソグラフィック技術およびエ ッチング技術の限界に対して無理がないよう、簡単かつ有効な態様で、最初の開 口を、サブミクロンの設計ルールを満たす最後の寸法、たとえば約０．３０ミク ロンよりも小さな寸法を有する最後の目標開口に縮小する。したがって、この発 明は最小寸法を有するビア／コンタクトまたはトレンチを形成するために、従来 のフォトリソグラフィックおよび／またはエッチング技術の精度に依存しない。 このように、約０．１５ミクロンから約０．３０ミクロンよりも小さな開口を、 高精度および信頼性高く形成する。 この発明の簡単な方法が従来のフォトリソグラフィック技術および／またはエ ッチング技術の精度に依存しないことは明らかである。したがって、この発明に 従って、導通ビア／コンタクトまたはトレンチは、従来のフォトリソグラフィッ クおよび／またはエッチング装置および技術に依存することなく最小寸法を有し て形成することができる。最小寸法はむしろ、薄い誘電層の堆積およびブランケ ット異方性エッチングによって達成される。この発明は簡単でありかつ効率的で あるため、０．３０ミクロンから１．０ミクロンより大きな寸法を含む、比較的 大きな寸法を有するビア／コンタクトまたはトレンチを含む導通パターンの形成 にも適用でき、コストの高いフォトリソグラフィックおよびエッチング装置の使 用を有利に避ける。 この発明に従って、約０．３０ミクロンより小さな寸法を有する導通線および ／またはワイヤ間スペースを含む導通パターンは、Ｉ線フォトリソグラフィなど の従来のフォトリソグラフィック技術を採用して約０．４０ミクロンより大きく 、好ましくは約０．５０ミクロンより大きな最初の寸法を高精度で形成すること によって得られ、この最初の寸法は後に最後の目標寸法に縮小される。この発明 に従って、最初の開口または複数の開口は単一および二重のダマスク技術によっ て形成される。 図１に示されるように、従来の単一ダマスク技術を採用して、最初の第１の寸 法１２を有する第１の誘電材料を含む第１の誘電層１０に第１の開口１１を形成 する。この発明に従って、約０．３０ミクロンより小さな最大寸法を有する設計 ルールを目標とすると、トレンチまたはビア／コンタクト１１は、十分に従来の フォトリソグラフィックおよびエッチング技術の能力範囲内で最初の寸法を有し て高精度で形成され、たとえば最後の寸法１２は約４．０ミクロン以上である。 次に、第２の誘電材料の薄膜が、その上に側壁を形成するための第１の開口１ １の側面を含む、第１の誘電層１０の表面上および第１の開口１１の底部上に堆 積される。第１の開口１１の側面上に形成された第２の誘電材料の側壁は第１の 寸法を有効に縮小する。この発明の容易性は、ブランケット異方性エッチング技 術であって、その後第２の誘電材料の薄膜を第１の誘電層の表面および第１の開 口１１の底部から取除き、それにより最初の寸法を最後の目標寸法に縮小させる ものによって実現される。 図１Ａに示されるように、第２の誘電材料の薄膜１４が第１の誘電層１０の表 面および開口の側面上に堆積されて側壁１５を形成し、基板１３上の、開口の底 部上には薄膜１６が形成される。図２に示されるように、この発明に従って、第 ２の誘電材料の薄膜２０が第１の開口１１に形成されて、厚さ２２を有する第１ の側壁を形成し、それにより最初の第１の寸法１２を最後の第１の寸法２１に縮 小し、この最後の第１の寸法２１は第１の誘電層を通って上表面から下表面に延 びる第１の側壁によって規定される。ブランケット異方性エッチングを行なって 第２の誘電材料の薄膜を第１の誘電層の表面および第１の開口１１の底部から取 除くと、側壁のわずかな部分が縮小するが、これは第２の誘電材料の側壁の形成 によって、縮小した寸法を有する開口を形成するという最終的な目的には実質的 に影響を及ぼさない。 反応性イオンエッチングなどの簡単な従来のブランケット異方性エッチングの 結果、最小の目標寸法を有する最後の第１の寸法２１が得られ、たとえば最後の 第１の寸法は約０．３０ミクロンより小さく、好ましくは約０．１５ミクロンと 約０．２５ミクロンとの間であり、厚さ２２を有する第２の誘電材料２０の側壁 によって規定される。したがって、約０．１５ミクロンと０．３０ミクロンとの 間の最小寸法は、最初に誘電層にオーバサイズの開口を形成し、オーバサイズの 開口に側壁として誘電材料の薄膜を形成してオーバサイズの開口を目標最大寸法 に縮小することによって達成される。このように、最初の開口１１は側壁の厚さ ２２の２倍におよそ等しい大きさだけ縮小する。 側壁の厚さ２２は、最初の開口のサイズなどのファクタに依存して目標寸法を 達成するよう選択することができる。たとえば、約０．３０ミクロンより小さな 最後の目標寸法を有する開口が所望されるならば、最初の開口は約０．４０ミク ロンの最初の寸法を有して形成することができる。その後、開口を含んで、第２ の誘電材料の薄膜が堆積される。エッチングして第１の誘電層の表面および最初 の開口の底部から第２の誘電材料の薄膜を取除くと、約０．３０ミクロンより小 さな最後の目標寸法が得られる。最後の目標寸法を有する開口を形成したのち、 従来の実務に従って、導通材料を堆積して開口を充填すると導通パターンが完成 する。 第２の誘電材料は第１の誘電材料と同じものであってもよい。しかし、この発 明は第２の誘電材料と第１の誘電材料とは異なるよう選択できるようにすること により柔軟性をもたらす。このように、第２の誘電材料は多大な利益をもたらす よう有利に選択することができる。たとえばもし誘電層１０が、誘電率の非常に 低い誘電材料を含むならば、このような材料は普通は軟性であるため、開口に堆 積される導通材料に汚染の源を与えるおそれがある。さらにこのような軟性誘電 材料は、その吸収特性により、一般には水分を浸透させやすい。軟性の水分吸収 材料を用いると、結果として得られる半導体装置の完全性および信頼性に悪影響 を及ぼす。この発明によって、開口の最初の寸法を縮小するために、有利な特性 を示す第２の誘電材料を選択することによってこれらの問題を克服する。この実 施例の好ましい局面において、第２の誘電材料は第１の誘電材料よりも高い硬度 および／または密度を有して選択される。このように、好ましくは金属である、 開口に堆積した導通材料は、軟性の第１の誘電材料からの汚染から守られる。別 の好ましい局面において、第１の誘電材料よりも水分の浸透に対して大きな抵抗 を示す第２の誘電材料が選択される。 最初の開口に側壁として形成され、かつ最後の目標寸法２１を規定する第２の 誘電材料２０は、所望の特性を有する半導体装置の製造に従来採用されてきたさ まざまな誘電材料のうちいずれを含んでもよい。このような材料はシリコン窒化 物、シリコン酸化物およびシリコンオキシナイトライドを含み、好ましくは堆積 されたＴＥＯＳから形成されたシリコンダイオキサイドを含む。 この発明の別の実施例に従って、導通パターンは、二重のダマスク技術を採用 して、約０．３０ミクロンよりも小さな最小寸法を有して形成される。図３に示 されるように、第３の誘電材料を含む第２の誘電層３０が第１の誘電層１０上に 形成され、オプションとしてその間に誘電膜３１を有してもよい。オプションと しての誘電層３１はエッチストップまたは研磨ストップとして機能し得る。ダマ スクタイプのプロセスなどの、採用されるプロセスのタイプに応じて、誘電膜３ １に類似するオプションとしての付加的な誘電膜（図示せず）を誘電層３０上に 形成して、フォトリソグラフィック、エッチングおよび研磨ステップなどのプロ セスを容易にすることができる。その後第１の開口１１および第２の開口３２が 第１の誘電層１０および第２の誘電層３０にそれぞれ形成される。この発明に従 って、開口はいかなる従来の態様で形成されてもよく、好ましくは二重のダマス ク技術によって形成される。したがって第１の開口１１および第２の開口３２は 同時にまたはいかなる順で形成されてもよく、すなわち第１の開口１１は第２の 開口３２を形成する前または後のいずれに形成されてもよい。第１の開口１１は 最初の第１の寸法１２を有して形成され、第２の開口３２は最初の第２の寸法３ ３を有して形成される。最初の第２の寸法３３は、第１の開口１１の最初の第１ の寸法１２に等しいか、それより小さいか、またはそれより大きくてもよい。 この発明に従って、図４に示されるように、第２の誘電材料２０が第１の開口 １１に堆積されて最初の第１の寸法１２を、厚さ１３を有する第２の誘電材料の 側壁によって規定される最後の第１の寸法２１に縮小する。第２の誘電材料は第 ２の開口３２にも堆積されて、最初の第２の寸法３３を最後の第２の寸法４１に 縮小する。 好ましい実施例において、最も好ましくは単一のステップにおいて、第２の誘 電層３０上、第１および第２の開口の側面上および基板３４上の第１の開口１１ の底部に第２の誘電材料２０の薄膜が堆積される。その後、反応性イオンエッチ ングなどの従来の異方性エッチング技術が行なって、第２の誘電層３０の表面お よび基板３４上の第１の開口１１の底部から誘電材料の薄膜を取除き、第１およ び第２の開口上の誘電材料の薄膜の側壁が最小の目標寸法、たとえば設計ルール を満たす最後の第１の寸法２１および最後の第２の寸法４１を有するようにする 。このプロセスが有利にも柔軟的であることにより、第１および第２の最後の開 口の側壁を形成する誘電材料が、誘電層１０および／または誘電層３０を含む材 料とは異なったものとして選択できるようになる。誘電層１０は誘電層３０と同 じ誘電材料で形成されてもよい。 それにより、配線構造は選択された誘電材料の側壁を有する、下レベルの第１ の開口を有して形成され、この第１の開口は、厚さ４２を有する選択された誘電 材料の側壁を有する、上の第２の開口と連通し、側壁は、最小設計ルールを高精 度で満たすことのできない従来のフォトリソグラフィック技術およびエッチング 技術によって形成された開口を、信頼性高くかつ高精度で縮小する。したがって 、従来のフォトリソグラフィック技術およびエッチング技術の精度の限界に直面 することなく約０．３０ミクロンよりも小さな最大設計ルールが高精度で満たさ れる。 この発明がもたらす別の利点は、図２の２３および図４の４３に見られるよう に、開口の周囲に、滑らかな丸い表面によって規定される開口を形成することで ある。このような滑らかな開口は金属などの導通材料によるその後の開口の充填 をかなり容易にする。側壁の厚さは特定的な状況に依存して幅広い範囲で変える ことができる。たとえば側壁の厚さは０．０５ミクロンよりも大きくてもよく、 ０．１ミクロンよりも大きくてもよい。 この発明のさまざまな実施例は単一および二重のダマスク技術を含み、ビアお よびトレンチは、配線構造を製造するのに従来採用されてきた導通材料、たとえ ばアルミニウム、タングステン、銅およびその合金によって充填され、接着／バ リア層を備えるか、または備えない。技術分野において公知である技術によって 、ビア／コンタクトおよびトレンチに導通材料が堆積される。たとえば、減圧化 学気相成長（ＬＰＣＶＤ）およびエンハンスプラズマ化学気相成長（ＰＥＣＶＤ ）を含むさまざまなタイプの化学気相成長（ＣＶＤ）プロセスなどのメタライゼ ーション技術が採用され得る。タングステンのように融点の高い金属が堆積され る場合には一般に、ＣＶＤ技術が採用される。アルミニウムおよびアルミニウム −銅合金を含むアルミニウムベースの合金などの、融点の低い金属は融解、リフ ローまたはスパッタリングによって堆積され得る。配線パターンにおいては、導 通材料としてポリシリコンも採用することができる。この発明の実施例は従来の エッチング技術およびＣＭＰ平坦化技術などの公知の平坦化技術を採用する。こ こにおいてその全体が引用によって援用されている、米国特許番号第５，２６２ ，３５４号および第４，９４４，８３６号を参照されたい。 この発明のさまざまな実施例は、フォトレジストマスクの使用、エッチ法、な らびにたとえばプラズマエッチングおよび反応性イオンエッチング等のエッチン グ技術を含む従来のフォトリソグラフィック技術を採用して、ビア／コンタクト およびトレンチなどの開口を形成することにかかわる。好ましくはシリコン窒化 物（Ｓｉ₃Ｎ₄）またはシリコンオキシナイトライドである窒化物層などのエッチ ストップ層を従来の実務と一貫して採用することもできる。エッチストップ層は 、金属堆積の方法、たとえばＣＶＤまたはプランティングのような半導体製造の 技術分野において従来用いられてきた。 この発明のさまざまな実施例は、単結晶シリコンなどの従来の半導体基板と、 酸化物層などの従来の誘電層とにかかわり、この酸化物層はたとえば堆積された テトラエチルオルトケイ酸塩（ＴＥＯＳ）、堆積されたシリコン層の熱酸化、Ｐ ＥＣＶＤ、熱エンハンスＣＶＤおよびスピンオン技術などの従来の態様で形成さ れたシリコン酸化物の層である。 この発明は、約０．１５ミクロンと約０．２５ミクロンとの間の大きさを含む 、約０．３０ミクロンよりも小さな寸法を有する導通パターンを、その寸法を達 成することのできない従来のフォトリソグラフィック技術を採用して、高精度で かつ信頼性高く形成できるようにする。この発明は、フォトリソグラフィックお よび／またはエッチング技術の限界、すなわち約０．３０から０．４０ミクロン よりも小さな寸法を達成するのが困難であることを、適度な精度および調整によ って有効に回避する。この発明に従って、目標の寸法よりも大きな寸法を有する 開口を誘電層に形成するために、従来のフォトリソグラフィック技術が用いられ る。その後最初のオーバサイズの寸法を約０．３５ミクロンよりも小さな目標寸 法に縮小する。 したがって、この発明は、従来のフォトリソグラフィック技術およびエッチン グ技術を用いて約０．３０ミクロンよりも小さな寸法有する開口を形成するステ ップを簡単にする。最初の開口を最後の目標寸法に縮小するために用いられる誘 電材料を適切に選択することによって、軟性誘電材料による金属汚染を避けるこ とができる。さらに、水分の浸透に対して抵抗のある誘電材料を開口の側壁に採 用することによって、ある種の材料に浸透し得る水分による悪影響を避けること ができる。目標寸法よりも大きな寸法を有する開口を意図的に作り、その後、選 択された誘電材料によって開口の寸法を縮小することによって、汚染を防ぎつつ 、最小寸法を有する導通パターンを作るための従来のダマスク技術が容易になる 。したがってこの発明は現在のフォトリソグラフィック技術およびエッチング技 術の有用性を、それらに固有な限界にもかかわらずかなり高め、従来の機械の寿 命を増加させ、堆積された導通膜の段差被覆性を改善し、フォトリソグラフィッ ク技術の最小サイズの限界を克服することによって製品の歩留りを改善し、さら にキャッピング層を設けることによって信頼性および性能を改善する。 この開示において、発明の好ましい実施例およびその用途の数個の例が示され 、かつ説明された。この発明が他のさまざまな組合せおよび環境に用いることが でき、かつここに述べた発明の概念の範囲内で変更または修正することができる ことが理解されるべきである。

Claims (1)

1. 【特許請求の範囲】 １．半導体装置であって、 第１の誘電材料を含む第１の誘電層を含み、前記第１の誘電層は上表面と、下 表面と、前記第１の誘電層を通って前記上表面から前記下表面に延びる第１の開 口とを有し、前記第１の開口は、第２の誘電材料を含む有限の厚さを有する第１ の側壁によって規定される第１の寸法を有する、半導体装置。 ２．前記第２の誘電材料が前記第１の誘電材料と同じものである、請求項１に記 載の半導体装置。 ３．前記第２の誘電材料が、前記第１の誘電材料とは異なったものである、請求 項１に記載の半導体装置。 ４．前記第１の寸法が約０．３０ミクロンよりも小さい、請求項１に記載の半導 体装置。 ５．前記第１の寸法が約０．１５ミクロンから約０．２５ミクロンである、請求 項４に記載の半導体装置。 ６．前記第１の寸法が約０．１８ミクロンから約０．２０ミクロンである、請求 項５に記載の半導体装置。 ７．前記第１の側壁の厚さが約０．０５ミクロンよりも薄くない、請求項３に記 載の半導体装置。 ８．前記第１の側壁の厚さが約０．１ミクロンよりも薄くない、請求項６に記載 の半導体装置。 ９．前記第２の誘電材料が、前記第１の誘電材料よりも大きな硬度および／また は密度を有する、請求項３に記載の半導体装置。 １０．前記第２の誘電材料が、前記第１の誘電材料よりも水分の浸透に対して抵 抗力が大きい、請求項３に記載の半導体装置。 １１．前記第２の誘電材料が、シリコンダイオキサイド、シリコン窒化物および シリコンオキシナイトライドからなるグループから選択される、請求項１に記載 の半導体装置。 １２．前記第２の誘電材料が、堆積されたテトラエチルオルトケイ酸塩から引出 されたシリコンダイオキサイドを含む、請求項１１に記載の半導体装置。 １３．第２の誘電層をさらに含み、前記第２の誘電層は前記第１の誘電層の上に 形成された第３の誘電材料を含み、前記第２の誘電層は上表面と、前記第１の誘 電層の上にある下表面と、第２の開口とを含み、前記第２の開口は前記第２の誘 電層を通って前記第２の誘電層の上表面から下表面に延び、前記第１の開口と連 通し、かつ前記第２の誘電材料を含む有限の厚さを有する側壁によって規定され る第２の寸法を有する、請求項１に記載の半導体装置。 １４．前記第２の寸法が前記第１の寸法も小さい、請求項１３に記載の半導体装 置。 １５．前記第２の寸法が前記第１の寸法に等しい、請求項１３に記載の半導体装 置。 １６．前記第２の寸法が前記第１の寸法よりも大きい、請求項１３に記載の半導 体装置。 １７．前記第２の寸法が約０．３０ミクロンよりも小さい、請求項１３に記載の 半導体装置。 １８．前記第２の寸法が約０．１５ミクロンから約０．２５ミクロンである、請 求項１３に記載の半導体装置。 １９．前記第１の誘電層の上表面と前記第２誘電層の下表面との間に誘電膜をさ らに含み、前記誘電膜に形成された開口を通して前記第２の開口が前記第１の開 口と連通する、請求項１３に記載の半導体装置。 ２０．前記第１の誘電材料が前記第３の誘電材料と同じものである、請求項１３ に記載の半導体装置。 ２１．半導体装置を製造するための方法であって、 第１の誘電材料を含む第１の誘電層を形成するステップを含み、前記第１の誘 電層は上表面と下表面とを有し、さらに前記方法は、 前記第１の誘電層を通って前記上表面から前記下表面に延びる第１の開口を形 成するステップを含み、前記開口は前記第１の誘電層内の側面によって規定され る最初の第１の寸法を有し、さらに前記方法は、 前記第１の開口に第２の誘電材料を堆積して第１の側壁を形成し、前記最初の 第１の寸法を、前記最初の第１の寸法よりも小さな最後の第１の寸法に縮小する ステップを含み、それにより最後の第１の寸法が前記第１の側壁によって規定さ れる、方法。 ２２．前記第２の誘電材料が、前記第１の誘電材料と同じものである、請求項２ １に記載の方法。 ２３．前記第２の誘電材料が、前記第１の誘電材料とは異なったものである、請 求項２１に記載の方法。 ２４．前記第２の誘電材料が、前記第１の誘電材料よりも大きな硬度および／ま たは密度を有する、請求項２３に記載の方法。 ２５．前記第２の誘電材料が、前記第１の誘電材料よりも水分の浸透に対して大 きな抵抗力を有する、請求項２３に記載の方法。 ２６．前記第２の誘電材料が、シリコンダイオキサイド、シリコン窒化物および シリコンオキシナイトライドからなるグループから選択される、請求項２１に記 載の方法。 ２７．前記第２の誘電材料が、堆積されたテトラエチルオルトケイ酸塩から引出 されたシリコンダイオキサイドを含む、請求項２６に記載の方法。 ２８．前記第２の誘電材料を堆積した後、ブランケット異方性エッチングするス テップをさらに含む、請求項２１に記載の方法。 ２９．半導体装置を製造するための方法であって、 第１の誘電材料を含む第１の誘電層を形成するステップを備え、前記第１の誘 電層は上表面と下表面とを有し、さらに前記方法は、 第３の誘電材料を含む第２の誘電層を前記第１の誘電層上に形成するステップ を備え、前記第２の誘電層は上表面と前記第１の誘電層上にある下表面とを有し 、さらに前記方法は、 前記第１および第２の誘電層を通して開口を形成するステップを備え、前記開 口は第１の開口を含み、前記第１の開口は前記第１の誘電層を通って前記上表面 から前記下表面に延び、かつ前記第１の層内の側面によって規定される最初の第 １の寸法を有し、さらに前記開口は第２の開口を含み、前記第２の開口は前記第 ２の誘電層を通って前記第２の誘電層の上表面から下表面に延び、前記第２の開 口は前記第１の開口と連通し、前記第２の開口は前記第２の誘電層内の側面によ って規定される最初の第２の寸法を有し、さらに前記方法は、 前記第１および第２の開口に第２の誘電材料を堆積して側壁を形成し、前記最 初の第１および第２の寸法を、前記最初の第１および第２の寸法よりも小さな最 後の第１および第２の寸法に縮小するステップを備え、それにより前記最後の第 １および第２の寸法が前記側壁によって規定される、方法。 ３０．前記第１の誘電材料が、前記第３の誘電材料と同じものである、請求項２ ９に記載の方法。 ３１．前記第１の誘電材料が、前記第３の誘電材料とは異なったものである、請 求項２９に記載の方法。 ３２．前記最後の第２の寸法が前記最後の第１の寸法と同じである、請求項２９ に記載の方法。 ３３．前記最後の第２の寸法が前記最後の第１の寸法よりも小さい、請求項２９ に記載の方法。 ３４．前記最後の第２の寸法が前記最後の第１の寸法よりも大きい、請求項２９ に記載の方法。 ３５．前記最後の第２の寸法が約０．３０ミクロンよりも小さい、請求項２９に 記載の方法。 ３６．前記最後の第２の寸法が約０．１５ミクロンから約０．２０ミクロンであ る、請求項３４に記載の方法。 ３７．前記第２の誘電層を堆積する前に、前記第１の誘電層の上表面上に誘電膜 を堆積するステップをさらに含む、請求項２９に記載の方法。 ３８．二重のダマスク技術によって前記開口を形成するステップを含む、請求項 ２９に記載の方法。 ３９．前記第１の開口および前記第２の開口を同時に形成するステップを含む、 請求項２９に記載の方法。 ４０．前記第２の開口を形成する前に前記第１の開口を形成するステップを含む 、請求項２９に記載の方法。 ４１．前記第１の開口を形成する前に前記第２の開口を形成するステップを含む 、請求項２９に記載の方法。 ４２．前記第２の誘電材料を堆積した後に、ブランケット異方性エッチングのス テップをさらに含む、請求項２９に記載の方法。