JPH06332875A - マルチプロセッサシステム診断装置 - Google Patents
マルチプロセッサシステム診断装置Info
- Publication number
- JPH06332875A JPH06332875A JP5147090A JP14709093A JPH06332875A JP H06332875 A JPH06332875 A JP H06332875A JP 5147090 A JP5147090 A JP 5147090A JP 14709093 A JP14709093 A JP 14709093A JP H06332875 A JPH06332875 A JP H06332875A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpus
- load time
- multiprocessor system
- work station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003745 diagnosis Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 18
- 238000004891 communication Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 処理能力の検証に必要なＣＰＵ以外の装置の
性能に影響されることなく、各ＣＰＵにおいてあとどの
程度の処理が可能か及びＣＰＵの枚数に対する妥当性の
検証を可能とする。 【構成】 ワークステーション１は１電文ずつ通信ボー
ド２及びデータバス６を介してＣＰＵ３〜５に順番に送
出する。ＣＰＵ３〜５はワークステーション１からの電
文を電文入力部３ａ，４ａ，５ａで順番に連続して受信
すると、電文処理応答出力部３ｂ，４ｂ，５ｂからデー
タバス６及び通信ボード２を介してワークステーション
１に電文を送信する。ＣＰＵ３〜５はシステムの処理能
力の検証時に無負荷時間をアイドル計測部３ｃ，４ｃ，
５ｃを用いて計測する。ワークステーション１はＣＰＵ
の各枚数毎の無負荷時間を収集し、これら無負荷時間を
比較することによってＣＰＵの枚数の妥当性を検証す
る。
性能に影響されることなく、各ＣＰＵにおいてあとどの
程度の処理が可能か及びＣＰＵの枚数に対する妥当性の
検証を可能とする。 【構成】 ワークステーション１は１電文ずつ通信ボー
ド２及びデータバス６を介してＣＰＵ３〜５に順番に送
出する。ＣＰＵ３〜５はワークステーション１からの電
文を電文入力部３ａ，４ａ，５ａで順番に連続して受信
すると、電文処理応答出力部３ｂ，４ｂ，５ｂからデー
タバス６及び通信ボード２を介してワークステーション
１に電文を送信する。ＣＰＵ３〜５はシステムの処理能
力の検証時に無負荷時間をアイドル計測部３ｃ，４ｃ，
５ｃを用いて計測する。ワークステーション１はＣＰＵ
の各枚数毎の無負荷時間を収集し、これら無負荷時間を
比較することによってＣＰＵの枚数の妥当性を検証す
る。
Description
【０００１】
【産業上の利用分野】本発明はマルチプロセッサシステ
ム診断装置に関し、特にマルチプロセッサシステムの処
理能力の診断方法に関する。
ム診断装置に関し、特にマルチプロセッサシステムの処
理能力の診断方法に関する。
【０００２】
【従来の技術】従来、この種の診断方法においては、マ
ルチＣＰＵシステムを構成するＣＰＵに負荷をかけ、負
荷がかかっている時間あるいは過負荷による入出力量に
よって処理可能な量を検証し、これによってシステムの
処理能力の検証を行っている。
ルチＣＰＵシステムを構成するＣＰＵに負荷をかけ、負
荷がかかっている時間あるいは過負荷による入出力量に
よって処理可能な量を検証し、これによってシステムの
処理能力の検証を行っている。
【０００３】この場合、図２に示すようなシステム構成
においては、過負荷試験機１１から通信ボード１２及び
データバス１６を介してＣＰＵ１３〜１５に順番に１電
文ずつ大量の電文を送信する。過負荷試験機１１からの
電文を受取ったＣＰＵ１３〜１５では、夫々受取った電
文をデータバス１６及び通信ボード１２を介して過負荷
試験機１１に送り返す。
においては、過負荷試験機１１から通信ボード１２及び
データバス１６を介してＣＰＵ１３〜１５に順番に１電
文ずつ大量の電文を送信する。過負荷試験機１１からの
電文を受取ったＣＰＵ１３〜１５では、夫々受取った電
文をデータバス１６及び通信ボード１２を介して過負荷
試験機１１に送り返す。
【０００４】この処理を続け、ＣＰＵ１３〜１５がダウ
ンした時点で、過負荷試験機１１からみた電文の入力数
と出力数との比較を行い、ＣＰＵが１枚のとき、ＣＰＵ
が２枚のとき、ＣＰＵが３枚のとき等の比較を行うこと
で、マルチＣＰＵ構成のシステムの処理能力の検証を行
っている。
ンした時点で、過負荷試験機１１からみた電文の入力数
と出力数との比較を行い、ＣＰＵが１枚のとき、ＣＰＵ
が２枚のとき、ＣＰＵが３枚のとき等の比較を行うこと
で、マルチＣＰＵ構成のシステムの処理能力の検証を行
っている。
【０００５】
【発明が解決しようとする課題】上述した従来の診断方
法では、ＣＰＵが処理できる電文量は分かるが、あとど
の程度の処理が可能なのかは分からない。また、過負荷
試験によって処理できる最大の電文量は分かるが、ＣＰ
Ｕ（全枚数）の性能よりも通信ボードや過負荷試験機の
性能のほうが必ず高くなければならないという問題があ
る。
法では、ＣＰＵが処理できる電文量は分かるが、あとど
の程度の処理が可能なのかは分からない。また、過負荷
試験によって処理できる最大の電文量は分かるが、ＣＰ
Ｕ（全枚数）の性能よりも通信ボードや過負荷試験機の
性能のほうが必ず高くなければならないという問題があ
る。
【０００６】そこで、本発明の目的は上記問題点を解消
し、処理能力の検証に必要なＣＰＵ以外の装置の性能に
影響されることなく、各ＣＰＵにおいてあとどの程度の
処理が可能かを知ることができ、ＣＰＵの枚数に対する
妥当性の検証を行うことができるマルチプロセッサシス
テム診断装置を提供することにある。
し、処理能力の検証に必要なＣＰＵ以外の装置の性能に
影響されることなく、各ＣＰＵにおいてあとどの程度の
処理が可能かを知ることができ、ＣＰＵの枚数に対する
妥当性の検証を行うことができるマルチプロセッサシス
テム診断装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明によるマルチプロ
セッサシステム診断装置は、バスを介して互いに接続さ
れた複数のプロセッサに負荷をかけて前記複数のプロセ
ッサからなるマルチプロセッサシステムの能力を診断す
るマルチプロセッサシステム診断装置であって、前記複
数のプロセッサ各々に設けられ、前記マルチプロセッサ
システムの診断時に自装置の無負荷時間を計測する複数
の計測手段と、前記複数の計測手段各々の内容を収集す
る手段と、この収集した前記複数の計測手段各々の内容
を基に前記マルチプロセッサシステムの能力を診断する
手段とを備えている。
セッサシステム診断装置は、バスを介して互いに接続さ
れた複数のプロセッサに負荷をかけて前記複数のプロセ
ッサからなるマルチプロセッサシステムの能力を診断す
るマルチプロセッサシステム診断装置であって、前記複
数のプロセッサ各々に設けられ、前記マルチプロセッサ
システムの診断時に自装置の無負荷時間を計測する複数
の計測手段と、前記複数の計測手段各々の内容を収集す
る手段と、この収集した前記複数の計測手段各々の内容
を基に前記マルチプロセッサシステムの能力を診断する
手段とを備えている。
【０００８】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００９】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、ワークステーション１はＣ
ＰＵ３〜５からなるマルチＣＰＵシステムの処理能力の
検証を行う診断装置であり、通信ボード２及びデータバ
ス６を介してＣＰＵ３〜５各々に接続されている。
ック図である。図において、ワークステーション１はＣ
ＰＵ３〜５からなるマルチＣＰＵシステムの処理能力の
検証を行う診断装置であり、通信ボード２及びデータバ
ス６を介してＣＰＵ３〜５各々に接続されている。
【００１０】このマルチＣＰＵシステムの処理能力の検
証を行う場合、各ＣＰＵ３〜５に同一のプログラムを乗
せて動作させ、ある負荷をかけたときのＣＰＵ３〜５各
々の無負荷時間をカウントする。
証を行う場合、各ＣＰＵ３〜５に同一のプログラムを乗
せて動作させ、ある負荷をかけたときのＣＰＵ３〜５各
々の無負荷時間をカウントする。
【００１１】すなわち、ワークステーション１は１電文
ずつ通信ボード２及びデータバス６を介してＣＰＵ３〜
５に順番に送出する。ＣＰＵ３〜５ではワークステーシ
ョン１からの電文を電文入力部３ａ，４ａ，５ａで順番
に連続して受信する。
ずつ通信ボード２及びデータバス６を介してＣＰＵ３〜
５に順番に送出する。ＣＰＵ３〜５ではワークステーシ
ョン１からの電文を電文入力部３ａ，４ａ，５ａで順番
に連続して受信する。
【００１２】この後、ワークステーション１からの電文
を受取ったＣＰＵ３〜５では電文処理応答出力部３ｂ，
４ｂ，５ｂからデータバス６及び通信ボード２を介して
ワークステーション１に電文を送信する。
を受取ったＣＰＵ３〜５では電文処理応答出力部３ｂ，
４ｂ，５ｂからデータバス６及び通信ボード２を介して
ワークステーション１に電文を送信する。
【００１３】以上がＣＰＵ３〜５の動作時間の流れであ
るが、ＣＰＵ３〜５はワークステーション１に電文を送
信してから次の電文を受取るまでの間、動作していない
時間（無負荷時間）となる。
るが、ＣＰＵ３〜５はワークステーション１に電文を送
信してから次の電文を受取るまでの間、動作していない
時間（無負荷時間）となる。
【００１４】ＣＰＵ３〜５ではシステムの処理能力の検
証時に、上記の無負荷時間をアイドル計測部３ｃ，４
ｃ，５ｃを用いて計測する。この無負荷時間はＣＰＵの
枚数が増加するほど多くなるので、ＣＰＵが１枚のと
き、ＣＰＵが２枚のとき、ＣＰＵが３枚のとき等夫々の
無負荷時間を計測する。
証時に、上記の無負荷時間をアイドル計測部３ｃ，４
ｃ，５ｃを用いて計測する。この無負荷時間はＣＰＵの
枚数が増加するほど多くなるので、ＣＰＵが１枚のと
き、ＣＰＵが２枚のとき、ＣＰＵが３枚のとき等夫々の
無負荷時間を計測する。
【００１５】ワークステーション１はＣＰＵの各枚数毎
の無負荷時間を各ＣＰＵ３〜５のアイドル計測部３ｃ，
４ｃ，５ｃから収集し、これら無負荷時間を比較するこ
とによってＣＰＵの枚数の妥当性を検証する。ここで、
ＣＰＵの枚数の妥当性とはある負荷に対してＣＰＵの枚
数（処理能力）が十分であるどうかを示している。
の無負荷時間を各ＣＰＵ３〜５のアイドル計測部３ｃ，
４ｃ，５ｃから収集し、これら無負荷時間を比較するこ
とによってＣＰＵの枚数の妥当性を検証する。ここで、
ＣＰＵの枚数の妥当性とはある負荷に対してＣＰＵの枚
数（処理能力）が十分であるどうかを示している。
【００１６】また、ワークステーション１は上記の無負
荷時間の比較によって、あとどの程度まで負荷をかける
ことができるかを知ることができる。この場合、無負荷
時間の比較によって無負荷時間の大きいもの程、ＣＰＵ
の処理に余裕があると、つまり負荷をかけることができ
ると判断する。
荷時間の比較によって、あとどの程度まで負荷をかける
ことができるかを知ることができる。この場合、無負荷
時間の比較によって無負荷時間の大きいもの程、ＣＰＵ
の処理に余裕があると、つまり負荷をかけることができ
ると判断する。
【００１７】このように、マルチＣＰＵ構成となってい
るシステムの全てのＣＰＵ３〜５に同一のプログラムを
のせ、各ＣＰＵ３〜５が動作していない無負荷時間をア
イドル計測部３ｃ，４ｃ，５ｃで夫々カウントし、ワー
クステーション１によって収集されたアイドル計測部３
ｃ，４ｃ，５ｃの内容を基にシステムの処理能力の診断
を行うことによって、各ＣＰＵ３〜５の処理可能な残り
の量を知ることができる。
るシステムの全てのＣＰＵ３〜５に同一のプログラムを
のせ、各ＣＰＵ３〜５が動作していない無負荷時間をア
イドル計測部３ｃ，４ｃ，５ｃで夫々カウントし、ワー
クステーション１によって収集されたアイドル計測部３
ｃ，４ｃ，５ｃの内容を基にシステムの処理能力の診断
を行うことによって、各ＣＰＵ３〜５の処理可能な残り
の量を知ることができる。
【００１８】また、ＣＰＵの枚数に応じた無負荷時間の
比較によってＣＰＵの枚数の妥当性を検証することがで
きるので、この検証に必要なＣＰＵ以外の装置の性能に
左右されることなく、ＣＰＵの枚数の妥当性を検証する
ことができる。
比較によってＣＰＵの枚数の妥当性を検証することがで
きるので、この検証に必要なＣＰＵ以外の装置の性能に
左右されることなく、ＣＰＵの枚数の妥当性を検証する
ことができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、マ
ルチプロセッサシステムの診断時に各プロセッサにおけ
る無負荷時間を計測し、この計測結果を基にマルチプロ
セッサシステムの能力を診断することによって、処理能
力の検証に必要なＣＰＵ以外の装置の性能に影響される
ことなく、各ＣＰＵにおいてあとどの程度の処理が可能
かを知ることができ、ＣＰＵの枚数に対する妥当性の検
証を行うことができるという効果がある。
ルチプロセッサシステムの診断時に各プロセッサにおけ
る無負荷時間を計測し、この計測結果を基にマルチプロ
セッサシステムの能力を診断することによって、処理能
力の検証に必要なＣＰＵ以外の装置の性能に影響される
ことなく、各ＣＰＵにおいてあとどの程度の処理が可能
かを知ることができ、ＣＰＵの枚数に対する妥当性の検
証を行うことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来例の構成を示すブロック図である。
１ ワークステーション ２ 通信ボード ３〜５ ＣＰＵ ３ａ，４ａ，５ａ 電文入力部 ３ｂ，４ｂ，５ｂ 電文処理応答出力部 ３ｃ，４ｃ，５ｃ アイドル計測部 ６ データバス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】 バスを介して互いに接続された複数のプ
ロセッサに負荷をかけて前記複数のプロセッサからなる
マルチプロセッサシステムの能力を診断するマルチプロ
セッサシステム診断装置であって、前記複数のプロセッ
サ各々に設けられ、前記マルチプロセッサシステムの診
断時に自装置の無負荷時間を計測する複数の計測手段
と、前記複数の計測手段各々の内容を収集する手段と、
この収集した前記複数の計測手段各々の内容を基に前記
マルチプロセッサシステムの能力を診断する手段とを含
むことを特徴とするマルチプロセッサシステム診断装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147090A JP2792399B2 (ja) | 1993-05-26 | 1993-05-26 | マルチプロセッサシステム診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147090A JP2792399B2 (ja) | 1993-05-26 | 1993-05-26 | マルチプロセッサシステム診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06332875A true JPH06332875A (ja) | 1994-12-02 |
| JP2792399B2 JP2792399B2 (ja) | 1998-09-03 |
Family
ID=15422252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147090A Expired - Fee Related JP2792399B2 (ja) | 1993-05-26 | 1993-05-26 | マルチプロセッサシステム診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792399B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207931A (ja) * | 1984-03-31 | 1985-10-19 | Toshiba Corp | 情報処理装置 |
| JPS6168650A (ja) * | 1984-09-12 | 1986-04-09 | Nec Corp | 計算機の使用状況測定システム |
| JPH04223548A (ja) * | 1990-12-25 | 1992-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 並列処理システムの負荷配分方法 |
-
1993
- 1993-05-26 JP JP5147090A patent/JP2792399B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207931A (ja) * | 1984-03-31 | 1985-10-19 | Toshiba Corp | 情報処理装置 |
| JPS6168650A (ja) * | 1984-09-12 | 1986-04-09 | Nec Corp | 計算機の使用状況測定システム |
| JPH04223548A (ja) * | 1990-12-25 | 1992-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 並列処理システムの負荷配分方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2792399B2 (ja) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6434513B1 (en) | Method of load testing web applications based on performance goal | |
| US4953096A (en) | Test method and apparatus for distributed system | |
| CN110262977A (zh) | 一种全链路性能测试方法、装置、计算设备及存储介质 | |
| US7725292B2 (en) | Optimal stress exerciser for computer servers | |
| US6557147B1 (en) | Method and apparatus for evaluating a circuit | |
| CN119090454B (zh) | 工业生产智能巡检方法、系统、电子设备及介质 | |
| JPH06332875A (ja) | マルチプロセッサシステム診断装置 | |
| US20100145646A1 (en) | Predicting Wafer Failure Using Learned Probability | |
| CN109086185B (zh) | 一种存储集群的故障检测方法、装置、设备及存储介质 | |
| CN117472767A (zh) | 软件接口测试方法、装置、设备及存储介质 | |
| CN113282496B (zh) | 接口自动测试方法、装置、设备及存储介质 | |
| CN115174343A (zh) | B/s架构页面巡检方法、装置和页面巡检系统 | |
| JP3398687B2 (ja) | 情報処理装置の高負荷検査方式及びその方法 | |
| US20040073858A1 (en) | Method and apparatus for isolating faulty semiconductor devices in a graphics system | |
| JPH09325171A (ja) | 不良検出方法とその装置 | |
| JP7196619B2 (ja) | 車両用通信システム | |
| JP2001067248A (ja) | 障害ログの採取方式及びその方法 | |
| JPH01315837A (ja) | トランザクション処理装置 | |
| JP3549702B2 (ja) | バス制御回路及びその試験方法 | |
| KR940006834B1 (ko) | 다중처리기 시스템에서 처리기들 간의 인터럽트 기능장애 진단 및 복구자료 산출방법 | |
| CN118953027A (zh) | 纯电动汽车控制器故障处理措施调用方法、系统及介质 | |
| CN114441881A (zh) | 设备巡检方法、装置、终端及存储介质 | |
| CN116449786A (zh) | 一种生产设备的异常诊断方法、装置、设备及存储介质 | |
| JPH07262100A (ja) | バスの負荷試験装置 | |
| JPH05233372A (ja) | 計装システムの監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |