JPS60207931A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS60207931A
JPS60207931A JP59063541A JP6354184A JPS60207931A JP S60207931 A JPS60207931 A JP S60207931A JP 59063541 A JP59063541 A JP 59063541A JP 6354184 A JP6354184 A JP 6354184A JP S60207931 A JPS60207931 A JP S60207931A
Authority
JP
Japan
Prior art keywords
processing
setting
time
cycle
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59063541A
Other languages
English (en)
Other versions
JPH0630055B2 (ja
Inventor
Masahiro Tohara
正博 戸原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59063541A priority Critical patent/JPH0630055B2/ja
Publication of JPS60207931A publication Critical patent/JPS60207931A/ja
Publication of JPH0630055B2 publication Critical patent/JPH0630055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、CPU (中央処理装N)等を用い、一定の
処理周期毎に一定量の情報処理業務を実行する情報処理
装置の改良に関する。
[発明の技術的背景とその問題点〕 例えば、稼働中のプラント設!@からリアルタイムに出
力されるデータを収集処理する情報処理装置においては
、第1図(a)に示すように、一定の処理周期T毎に一
連の決められた情報処理業務を実行するようにプログラ
ム設定されている。
このような情報処理装置においては、例えばその時のプ
ラント状態に応じて操作名によって設定される一回の情
報51!l理業務聞が大きく変動する可能性がある。し
たがって、一般的には、前記処理周期Tを予想される最
大量の1h報処理業務を実行するために必要とする時間
tよりも長くなるようにプログラム設定している。
しかしながら、このような情報処理装置においては次の
ような問題があった。すなわら、前記処理周期Tは前述
したように、プログラム等によって最大周期に固定され
ているので、第1図(b)に示すように、処理′g、務
邑が少なくなり、処理業務実行時間tが短くなった場合
においても、上記処理周期Tは長いままで変更されない
ので、処理周期期間内において実際に処理業務を実行し
ていない空時間、すなわち余裕時間が増大する。その結
果、CPLI等の持ち時間が多くなり、情報処理装置全
体の効率が低下する問題があった。
[発明の目的] 本発明は、このような事情に基づいてなされたものであ
り、その目的とするところは、処理周期期間内にJ3り
る余裕時間を81測し、この余裕時間に応じて処理周期
を設定でき、CPUの能力を最大限に利用でき、装置全
体の処理効率を向上できる情??1処理装置を提供する
ことにある。
[発明の概要] 本発明は、処理周期期間内における前記情報処理業務を
実行していない余裕時間を計測し、この余裕時間が、限
界時間未満のとき処理ffi設定装置に対して新たな処
理量の設定を禁止すると共に、上記余裕時間が限界時間
未満になるように上記処理周期を延長するようにした情
報処理装置である。
[発明の実施例] 以下本発明の一実施例を図面を用いて説明する。
第2図は実施例の情報処理5A置の概略構成を示すブロ
ック図であり、図中1は演算回路、コマンドレジスタ等
を内蔵し、各種の処理業務を実行するCPUである。こ
のCPUIは、データバス。
アドレスバス等からなるパスライン2を介して、プログ
ラム等を記憶したROM(リード・オンリ・メモリ)3
.プラント設備等からのデータが入力されるとともに情
報処理結果を出力する110インターフェース4.この
I10インターフェース4から入力されたデータ等の可
変データを一時記憶するRA〜1(ランダム・アクセス
・メモリ)5、処理ff1l定装置どしてのキーボード
6やディスプレー7の入出力回路8等の動作を制皿ツる
また、CPU 1のクロック入力端子CL K 1には
処理周期を設定するための比較的長い周期Taのクロッ
クi: fJ、 aを出ノノツる周期設定タイマ9が接
続されており、もう一方のクロック入力端子CLK 2
には余裕時間をgl測するための上記処理周期Taより
短い81測周期Tbのクロック信号すを出力する計測タ
イマ10が接続されている。
前記RAM5内には、第3図に示すように、前述のI1
0インターフェース4から入ツノされたデータおにひ外
部に設けられた出力装置等に出力する情報処理結果を一
時記4JAするデータ格納鎮1a11の他に、情報処理
業務を実行するための作朶領1a12,2!1理周Il
l T a内にJ3ける情報911 理系a ヲ実41
 シている時間が増加し、情報処理業務を実行していな
い余裕時間が予め定められた限界時間未満になったこと
を示Jフル・ロード・フラグ(FL−FLAG)を格納
りる領1!13.上記余裕時間を81測づる余裕部間ノ
ノウンタ14等が形成されている。
前記キーボード61よディスプレー7に表示された表示
内容を参照して、予め14報処理業務の処理業務mや処
理周期Taを設定するものである。なお、周期設定タイ
マ9に設定する処理周期Taの値は、計測タイマ10か
ら出力されるクロック信号すの51測周期Tbの整数倍
の値から選択して設定される。
前記CPU1は、I10インターフェース4がら入力さ
れたデータに対してROMa内に記憶されたプログラム
に従って前記キーボード6にて設定された聞の処理業務
を実行中に、81測クイマ10からの計測周期Tbのク
ロック1:3号すがクロック入力端子CLK2に割込み
入力として印加される度に、第4図の流れ因に従って割
込み処理を実行するように構成されている。すなわち、
計測タイマ10からの割込み信号が入力すると、前述の
処理業務が実際に実行中であるか否かを調べる。
そして、実行中であればRAM5内の余裕時間カウンタ
14のカウント値ICを1だけ増加する。
なお、処理業務中であれば、そのまま元の処理業務に戻
る。
また、前記CPU1は、周期設定タイマ9から処理周期
Taのクロック信号aが割込み入力信号としてクロック
入力端子CLK1に印加される度に、第5図の流れ図に
従って割込み処理を実行するように構成されている。す
なわち、周期設定タイマ9からの割込み信号が入力する
と、まず、前記キーボード6にて設定された量の処理業
務を実行する。設定された量の処理業務が終了すると、
処理周期Ta内の最後の時刻まで持ち、最後の時刻に達
した時点で余裕時間カウンタ14のカウント値ICが予
め設定された限界1m N以上であるか否かを調へる。
なお、この限界値Nは同−処理系T”A ffiの設定
値に対して処理時間の変動を見込んだマージン時間であ
る。そして、カウント−1直ICが限界値N以上である
と、領域13のFL−FLAG @O1,:設定した後
、上記カウントtalcをOにクリアしてこの割込み処
理を終了する。なお、上記カウントflliI Gが限
界値N未満の場合、余裕時間が限界値以下になったと判
断して、上記FL・FLAGを1に設定した後、カウン
ト値を0にクリアする。
また、前記CPtJ1はキーボード6がら新たな処理業
務量の設定入力がキー人力された場合、第6図の流れ図
に従って処理業務量の設定を行なうように構成されてい
る。すなわち、キーボード6から処理業務量がキー人力
されると、RAM5の領域13のFL−FLAGの設定
値を調べる。そして、設定値がOであれば、処理周期T
a内に、まだ新たに処理業務量を設定する時間的余裕が
存在すると判断して、入力された処理系′FAffiを
内部記憶部に設定する。FL−FLAGの設定値が1で
あれば、処理周期Ta内に、もはや新しい処理業rA量
を設定する時間的余裕がないと判断して、ディスプレー
7に例えば[設定不可〕等のメツセージを表示する。
また、図示しないが、ディスプレー7に[設定不可〕の
メツセージが表示されると、前記cPU1は、次の処理
業務を実行する処理周期以降から、第6図にてキー人力
された処理系vJmを実行するために必飲な時間を考慮
して、カランI−1a CIが前記限界値N未満になる
ように、周期設定タイマ9に対して処理周期Taを延長
する指令を送出する。その後、上記処理周期1”aが変
更されたならば、先に出力した[設定不可]のメツセー
ジを撤回する。
このように構成された情報処理装置において、例えば第
7図のタイムチャートCに示づように、クロック信@a
で示される処理周期下aの期間内に斜線部て示t 4個
の処]!l!業務団が設定されている場合、クロック信
号すで示される計測周期Tb毎に上記処理業務が実行中
であるか否かを調べ、実行中てないときのみ余裕時間カ
ウンタ14のカラン1〜IU I Cがカウントアツプ
される。したがって、第7図にJlいてl!処理周期T
aの最後の時亥11において上記カランl−ie I 
Cは7になっている。
なj3、処理周期Taと51測周期Tbとの比を大きく
設定づることによって、カラン1−(直ICを処理業務
を実17シていない余裕時間と見なすことが可能である
このように構成された情?11処理装置であれば、処理
周期7a内の処理業務を7′1テしていない余裕時間が
限界時間未満になると、ディスプレー7に[設定不可能
]と表示すると共に、処理周期Taを余裕時間が限界時
間以上になるように処理周期Taが延長される。したが
って、この情報処理装置を稼働する前に、キーボード6
にて設定する処理周期TaのICを処理業務量から予想
される+ilJ Jlつ若干短い値に設定することによ
って、結果的に、処理周期Taを必要とする値に対して
最少限に設定することが可能である。したがって、処理
周期Ta内にお()る無駄な余裕時間を極力減少でき、
CPU1の能力を最大限に利用でき、情報処理装置全体
の処理効率を向上できる。
また、キーボード6のキー人力操作によって、11!l
理周期Taおよび!ill埋業務量を任意に設定できる
ので、これ等を最適条件に組合わせ設定することによっ
て、上記処理効率をさらに向上できる。
なお、本発明は上述した実施例に限定されるものではな
い。実施例においては余裕時間計測手段として計測周期
Tbのクロック信@bを出力する計測タイマ10ど余裕
時間カウンタ14を設けたが、余裕時間をプログラムに
よるソフトウェアのみで計測してもよい。
[発明の効果] 以上説明したように本発明によれば、処理周期期間内に
おける余裕時間を計測し、この余裕時間が限界値未満に
なると、新たな処理量の設定が禁止されると共に、処理
周期が延長される。したがって、余裕FtI間に応じて
処理周期が最適値に設定されるので、CPUの能力を最
大限に利用でき、情報装置全体の処理効率を向上できる
【図面の簡単な説明】
第1図は従来の情報処理装置の動作を説明するためのタ
イムチャー1〜、第2図は本発明の一実施例に係わる情
報処理装置の概略構成を示すブロック図、第3図は同装
置の記憶部内の主なメモリを示す図、第4図乃至第6図
は同装置の動作を示す流れ図、第7図は同装置の動作を
説明するためのタイムチャートである。 1・・・CPLI、4・・・I10インターフェース、
5・・・RA〜lζ6・・・キーボード、7・・・ディ
スプレー、8・・・入出力回路、9・・・周期設定タイ
マ、1o・・・計測タイマ、14・・・余裕時間カウン
タ、Ta・・・処理周期、Tb・・・計測周期。 出願人代理人 弁理士 鈴江武β

Claims (2)

    【特許請求の範囲】
  1. (1) 予め定められた一定の処理周期毎に情報処理業
    務を実行する情報処理装置において、前記情報処理業務
    の処理fI務mを設定する処理l設定装置ど、前記処理
    周期期間内における前記情報処理業務を実行していない
    余裕時間を計測する余裕時間計測手段と、この余裕t4
    測手段が予め定められた限界時間を工を測しなかったき
    、前記処理[l設定I装置に対して新たな51!l埋聞
    の設定禁止指令を送出する送出手段ど、この送出手段が
    前記設定禁止指令を送出したとき、前記余裕時間が前記
    限界時間以上になるように前記処理周期を延長する処理
    周期変更手段とを佑えたことを特徴とする情報処理装置
  2. (2) 前記余裕時間計測手段は、前記処理周期より短
    い周期のクロック信号を出力する計測タイマと、前記処
    理周期期間内における前記クロック出ツノ詩毎の前記処
    理業務が実行されていない余裕時間状態数を計測するカ
    ウンタとからなることを特徴とする特許請求の範囲第(
    1)項記載の情報処理装置。
JP59063541A 1984-03-31 1984-03-31 情報処理装置 Expired - Lifetime JPH0630055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59063541A JPH0630055B2 (ja) 1984-03-31 1984-03-31 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59063541A JPH0630055B2 (ja) 1984-03-31 1984-03-31 情報処理装置

Publications (2)

Publication Number Publication Date
JPS60207931A true JPS60207931A (ja) 1985-10-19
JPH0630055B2 JPH0630055B2 (ja) 1994-04-20

Family

ID=13232180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59063541A Expired - Lifetime JPH0630055B2 (ja) 1984-03-31 1984-03-31 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0630055B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332875A (ja) * 1993-05-26 1994-12-02 Nec Corp マルチプロセッサシステム診断装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5035570B2 (ja) * 2009-11-25 2012-09-26 株式会社リッチストーン スクロール流体機械

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5026257A (ja) * 1973-07-10 1975-03-19
JPS5848943A (ja) * 1982-09-06 1983-03-23 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5026257A (ja) * 1973-07-10 1975-03-19
JPS5848943A (ja) * 1982-09-06 1983-03-23 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332875A (ja) * 1993-05-26 1994-12-02 Nec Corp マルチプロセッサシステム診断装置

Also Published As

Publication number Publication date
JPH0630055B2 (ja) 1994-04-20

Similar Documents

Publication Publication Date Title
US4042972A (en) Microprogram data processing technique and apparatus
KR920010431A (ko) 정보처리장치 및 이를 이용한 정보처리방법
KR0138468B1 (ko) 마이크로 컴퓨터
US4404648A (en) Method for controlling an instrument panel display
US5684728A (en) Data processing system having a saturation arithmetic operation function
CN107357745A (zh) 具有算术单元的dma控制器
JPS60207931A (ja) 情報処理装置
JP2011150532A (ja) 情報処理装置
JPS59208661A (ja) 計算機の負荷測定方法
JPS60195646A (ja) デ−タ処理装置
US5500809A (en) Microcomputer system provided with mechanism for controlling operation of program
JPS6029760A (ja) 複写機制御方式
US20030145175A1 (en) Multiprocessor system having respective control programs of a plurality of processors stored contiguously in a memory
JPS6230455B2 (ja)
JP3145937B2 (ja) マイクロコンピュータの暴走検出方法
US5497481A (en) Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests
JPS6029403B2 (ja) 時限回路の制御方式
JPH03246603A (ja) 高速カウンタ
JPH0377147A (ja) 半導体集積回路
JPS6023677Y2 (ja) 穀物乾燥機の乾燥制御装置
JPH07219671A (ja) 並列コンピュータ用プロセサチップ
JPH02264340A (ja) マイクロプロセッサ
JP2000121406A (ja) パルス積算装置および電子式流量計
JPH05119980A (ja) フアイルオーバーフロー予測およびジヨブ終了予測機能を有するオペレーテイングシステム
JPH02204846A (ja) 情報処理装置