JPH06334439A - 信号発生回路 - Google Patents
信号発生回路Info
- Publication number
- JPH06334439A JPH06334439A JP11706793A JP11706793A JPH06334439A JP H06334439 A JPH06334439 A JP H06334439A JP 11706793 A JP11706793 A JP 11706793A JP 11706793 A JP11706793 A JP 11706793A JP H06334439 A JPH06334439 A JP H06334439A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- address
- output data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 多様な信号を出力し、回路規模な小さい信号
発生回路を得る。 【構成】 マルチポートＲＯＭ５はアドレスに対応して
デジタルパターンを格納し、アドレス信号Ｓ１及びＳ２
の指示するアドレスに格納されたデジタルパターンをデ
ジタル出力データＤＤ１及びＤＤ２としてデータ出力ポ
ートＤ１及びＤ２からそれぞれ出力する。デジタル演算
回路６は、デジタル出力データＤＤ１及びＤＤ２を加算
して合成デジタル信号ＣＤを出力する。Ｄ／Ａコンバー
タ３は、合成デジタル信号ＣＤをＤ／Ａ変換して合成ア
ナログ信号ＣＡを出力する。 【効果】 １つのマルチポート構成の記憶手段を用いて
構成できるため回路規模を小さくすることができる。
発生回路を得る。 【構成】 マルチポートＲＯＭ５はアドレスに対応して
デジタルパターンを格納し、アドレス信号Ｓ１及びＳ２
の指示するアドレスに格納されたデジタルパターンをデ
ジタル出力データＤＤ１及びＤＤ２としてデータ出力ポ
ートＤ１及びＤ２からそれぞれ出力する。デジタル演算
回路６は、デジタル出力データＤＤ１及びＤＤ２を加算
して合成デジタル信号ＣＤを出力する。Ｄ／Ａコンバー
タ３は、合成デジタル信号ＣＤをＤ／Ａ変換して合成ア
ナログ信号ＣＡを出力する。 【効果】 １つのマルチポート構成の記憶手段を用いて
構成できるため回路規模を小さくすることができる。
Description
【０００１】
【産業上の利用分野】この発明は複数種の波形の信号を
出力可能な信号発生回路に関する。
出力可能な信号発生回路に関する。
【０００２】
【従来の技術】図２は従来の信号発生回路の構成を示す
ブロック図である。同図に示すように、２つのＲＯＭ１
ａ及び１ｂは、アドレス発生器（ＡＤＤＧＥＮ）２ａ及
び２ｂから発生されるアドレス信号Ｓ１及びＳ２をそれ
ぞれのアドレス入力ポートＡに受ける。これらのＲＯＭ
１ａ及び１ｂはアドレスに対応してデジタルパターンが
格納されている。
ブロック図である。同図に示すように、２つのＲＯＭ１
ａ及び１ｂは、アドレス発生器（ＡＤＤＧＥＮ）２ａ及
び２ｂから発生されるアドレス信号Ｓ１及びＳ２をそれ
ぞれのアドレス入力ポートＡに受ける。これらのＲＯＭ
１ａ及び１ｂはアドレスに対応してデジタルパターンが
格納されている。
【０００３】そして、ＲＯＭ１ａはアドレス信号Ｓ１の
指示するアドレスに格納されたデジタルパターンをデジ
タル出力データＤＤ１としてデータ出力ポートＤから出
力し、ＲＯＭ１ｂはアドレス信号Ｓ２の指示するアドレ
スに格納されたデジタルパターンをデジタル出力データ
ＤＤ２としてデータ出力ポートＤから出力する。
指示するアドレスに格納されたデジタルパターンをデジ
タル出力データＤＤ１としてデータ出力ポートＤから出
力し、ＲＯＭ１ｂはアドレス信号Ｓ２の指示するアドレ
スに格納されたデジタルパターンをデジタル出力データ
ＤＤ２としてデータ出力ポートＤから出力する。
【０００４】Ｄ／Ａコンバータ（ＤＡＣ）３ａはデジタ
ル出力データＤＤ１をＤ／Ａ変換してアナログ出力デー
タＡＤ１をアナログ演算器４に出力し、Ｄ／Ａコンバー
タ３ｂはデジタル出力データＤＤ２をＤ／Ａ変換してア
ナログ出力データＡＤ２をアナログ演算器４に出力す
る。
ル出力データＤＤ１をＤ／Ａ変換してアナログ出力デー
タＡＤ１をアナログ演算器４に出力し、Ｄ／Ａコンバー
タ３ｂはデジタル出力データＤＤ２をＤ／Ａ変換してア
ナログ出力データＡＤ２をアナログ演算器４に出力す
る。
【０００５】アナログ演算器４は、アナログ出力データ
ＡＤ１及びＡＤ２を加算して合成アナログ信号ＣＡを出
力する。
ＡＤ１及びＡＤ２を加算して合成アナログ信号ＣＡを出
力する。
【０００６】なお、図２では、説明の都合上、ＲＯＭ
１、アドレス発生器２及びＤ／Ａコンバータ３をそれぞ
れ２個に設定した構成を示したが、これらの構成部１〜
３がそれぞれ３個以上ある場合が一般的である。
１、アドレス発生器２及びＤ／Ａコンバータ３をそれぞ
れ２個に設定した構成を示したが、これらの構成部１〜
３がそれぞれ３個以上ある場合が一般的である。
【０００７】このような構成において、アドレス発生器
２ａ及び２ｂは、アドレス信号Ｓ１及びＳ２を順次発生
し、ＲＯＭ１ａ及び１ｂからデジタル出力データＤＤ１
及びＤＤ２を順次出力させる。
２ａ及び２ｂは、アドレス信号Ｓ１及びＳ２を順次発生
し、ＲＯＭ１ａ及び１ｂからデジタル出力データＤＤ１
及びＤＤ２を順次出力させる。
【０００８】そして、Ｄ／Ａコンバータ３ａ及び３ｂ
は、デジタル出力データＤＤ１及びＤＤ２をそれぞれＤ
／Ａ変換して、アナログ出力データＡＤ１及びＡＤ２を
アナログ演算器４に出力する。その後、アナログ演算器
４は、アナログ出力データＡＤ１とアナログ出力データ
ＡＤ２とを加算して合成アナログ信号ＣＡを順次出力す
る。この合成アナログ信号ＣＡが信号発生回路の発生信
号となる。
は、デジタル出力データＤＤ１及びＤＤ２をそれぞれＤ
／Ａ変換して、アナログ出力データＡＤ１及びＡＤ２を
アナログ演算器４に出力する。その後、アナログ演算器
４は、アナログ出力データＡＤ１とアナログ出力データ
ＡＤ２とを加算して合成アナログ信号ＣＡを順次出力す
る。この合成アナログ信号ＣＡが信号発生回路の発生信
号となる。
【０００９】例えば、ＲＯＭ１ａが図３で示すように、
アドレス対応してデジタルパターンを格納しており、Ｒ
ＯＭ１ｂが図４で示すように、アドレスに対応してデジ
タルパターンを格納しており、アドレス発生器２ａ及び
２ｂから出力されるアドレス信号Ｓ１及びＳ２が共に
「０，１，２，３，…」の順に経時変化した場合を考え
る。
アドレス対応してデジタルパターンを格納しており、Ｒ
ＯＭ１ｂが図４で示すように、アドレスに対応してデジ
タルパターンを格納しており、アドレス発生器２ａ及び
２ｂから出力されるアドレス信号Ｓ１及びＳ２が共に
「０，１，２，３，…」の順に経時変化した場合を考え
る。
【００１０】この時、アナログ出力データＡＤ１は図３
の波形Ｗ１のように変化するともに、アナログ出力デー
タＡＤ２は図４の波形Ｗ２のように変化する。その結
果、アナログ演算器４の合成アナログ信号ＣＡは、波形
Ｗ１及び波形Ｗ２の合成波形である図５の波形Ｗ３のよ
うに変化する。
の波形Ｗ１のように変化するともに、アナログ出力デー
タＡＤ２は図４の波形Ｗ２のように変化する。その結
果、アナログ演算器４の合成アナログ信号ＣＡは、波形
Ｗ１及び波形Ｗ２の合成波形である図５の波形Ｗ３のよ
うに変化する。
【００１１】このように、従来の信号発生回路は、各々
がデジタルパターンを格納した複数のＲＯＭ１からそれ
ぞれ得られる複数のデジタル出力データをＤ／Ａ変換し
た後に合成することにより、任意の（経時変化が多様
な）アナログ信号を発生することができる。
がデジタルパターンを格納した複数のＲＯＭ１からそれ
ぞれ得られる複数のデジタル出力データをＤ／Ａ変換し
た後に合成することにより、任意の（経時変化が多様
な）アナログ信号を発生することができる。
【００１２】
【発明が解決しようとする課題】従来の信号発生回路は
以上のように構成されており、任意のアナログ信号を発
生させるという目的から、デジタルパターンを格納した
ＲＯＭ等の記憶手段を複数個必要とするため、回路規模
が大きくなるという問題点があった。
以上のように構成されており、任意のアナログ信号を発
生させるという目的から、デジタルパターンを格納した
ＲＯＭ等の記憶手段を複数個必要とするため、回路規模
が大きくなるという問題点があった。
【００１３】この発明は上記問題点を解決するためにな
されたもので、回路規模が小さい信号発生回路を得るこ
とを目的とする。
されたもので、回路規模が小さい信号発生回路を得るこ
とを目的とする。
【００１４】
【課題を解決するための手段】この発明にかかる請求項
１記載の信号発生回路は、各々が複数のアドレス信号を
独立して発生する複数のアドレス発生手段と、デジタル
パターンがアドレスに対応して格納され、前記複数のア
ドレス信号をそれぞれが受ける複数のアドレス入力ポー
トと複数のデジタル出力データをそれぞれから出力する
複数のデータ出力ポートとを有し、前記複数のアドレス
信号それぞれの指示するアドレスに格納された前記デジ
タルパターンを前記複数のデジタル出力データとして出
力するマルチポート構成の記憶手段と、前記複数のデジ
タル出力データに基づく信号を合成して合成信号を出力
する信号合成手段とを備えて構成される。
１記載の信号発生回路は、各々が複数のアドレス信号を
独立して発生する複数のアドレス発生手段と、デジタル
パターンがアドレスに対応して格納され、前記複数のア
ドレス信号をそれぞれが受ける複数のアドレス入力ポー
トと複数のデジタル出力データをそれぞれから出力する
複数のデータ出力ポートとを有し、前記複数のアドレス
信号それぞれの指示するアドレスに格納された前記デジ
タルパターンを前記複数のデジタル出力データとして出
力するマルチポート構成の記憶手段と、前記複数のデジ
タル出力データに基づく信号を合成して合成信号を出力
する信号合成手段とを備えて構成される。
【００１５】望ましくは、請求項２記載の信号発生回路
のように、前記信号合成手段は、前記複数のデジタル信
号を合成して合成デジタル信号を出力するデジタル信号
合成手段と、前記合成デジタル信号をＤ／Ａ変換して合
成アナログ信号を前記合成信号として出力するＤ／Ａ変
換手段とを備えて構成される。
のように、前記信号合成手段は、前記複数のデジタル信
号を合成して合成デジタル信号を出力するデジタル信号
合成手段と、前記合成デジタル信号をＤ／Ａ変換して合
成アナログ信号を前記合成信号として出力するＤ／Ａ変
換手段とを備えて構成される。
【００１６】
【作用】この発明における請求項１及び請求項２記載の
信号発生回路の記憶手段は、複数のアドレス信号をそれ
ぞれが受ける複数のアドレス入力ポートと複数のデジタ
ル出力データをそれぞれから出力する複数のデータ出力
ポートとを有し、複数のアドレス信号それぞれの指示す
るアドレスに格納されたデジタルパターンを複数のデジ
タル出力データとして出力するマルチポート構成である
ため、複数のアドレス発生手段から、それぞれ異なる発
生パターンで多種多様な複数のアドレス信号を出力する
ことにより、信号合成手段から出力される合成信号を多
様に変化させることができる。
信号発生回路の記憶手段は、複数のアドレス信号をそれ
ぞれが受ける複数のアドレス入力ポートと複数のデジタ
ル出力データをそれぞれから出力する複数のデータ出力
ポートとを有し、複数のアドレス信号それぞれの指示す
るアドレスに格納されたデジタルパターンを複数のデジ
タル出力データとして出力するマルチポート構成である
ため、複数のアドレス発生手段から、それぞれ異なる発
生パターンで多種多様な複数のアドレス信号を出力する
ことにより、信号合成手段から出力される合成信号を多
様に変化させることができる。
【００１７】
【実施例】図１はこの発明の一実施例である信号発生回
路の構成を示すブロック図である。同図に示すように、
アドレス発生器（ＡＤＤＧＥＮ）２ａ及び２ｂはそれぞ
れ互いに独立してアドレス信号Ｓ１及びＳ２を発生す
る。
路の構成を示すブロック図である。同図に示すように、
アドレス発生器（ＡＤＤＧＥＮ）２ａ及び２ｂはそれぞ
れ互いに独立してアドレス信号Ｓ１及びＳ２を発生す
る。
【００１８】マルチポートＲＯＭ（ＭＰＲＯＭ）５は２
つのアドレス入力ポートＡ１及びＡ２を有しており、ア
ドレス信号Ｓ１をアドレス入力ポートＡ１に受け、アド
レス信号Ｓ２をアドレス入力ポートＡ２に受ける。
つのアドレス入力ポートＡ１及びＡ２を有しており、ア
ドレス信号Ｓ１をアドレス入力ポートＡ１に受け、アド
レス信号Ｓ２をアドレス入力ポートＡ２に受ける。
【００１９】マルチポートＲＯＭ５はアドレスに対応し
てデジタルパターンを格納している。そして、マルチポ
ートＲＯＭ５はアドレス信号Ｓ１の指示するアドレスに
格納されたデジタルパターンをデジタル出力データＤＤ
１として第１のデータ出力ポートＤ１から出力し、アド
レス信号Ｓ２の指示するアドレスに格納されたデジタル
パターンをデジタル出力データＤＤ２として第２のデー
タ出力ポートＤ２から出力する。
てデジタルパターンを格納している。そして、マルチポ
ートＲＯＭ５はアドレス信号Ｓ１の指示するアドレスに
格納されたデジタルパターンをデジタル出力データＤＤ
１として第１のデータ出力ポートＤ１から出力し、アド
レス信号Ｓ２の指示するアドレスに格納されたデジタル
パターンをデジタル出力データＤＤ２として第２のデー
タ出力ポートＤ２から出力する。
【００２０】デジタル演算回路（ＡＣＣ）６は、デジタ
ル出力データＤＤ１及びＤＤ２を受け、デジタル出力デ
ータＤＤ１及びＤＤ２を加算して合成デジタル信号ＣＤ
を出力する。
ル出力データＤＤ１及びＤＤ２を受け、デジタル出力デ
ータＤＤ１及びＤＤ２を加算して合成デジタル信号ＣＤ
を出力する。
【００２１】Ｄ／Ａコンバータ（ＤＡＣ）３は、合成デ
ジタル信号ＣＤを受け、合成デジタル信号ＣＤをＤ／Ａ
変換して合成アナログ信号ＣＡを出力する。
ジタル信号ＣＤを受け、合成デジタル信号ＣＤをＤ／Ａ
変換して合成アナログ信号ＣＡを出力する。
【００２２】このような構成において、アドレス発生器
２ａ及び２ｂからアドレス信号Ｓ１及びＳ２を順次発生
してマルチポートＲＯＭ５のアドレス入力ポートＡ１及
びＡ２に付与することにより、マルチポートＲＯＭ５の
データ出力ポートＤ１及びＤ２からデジタル出力データ
ＤＤ１及びＤＤ２をそれぞれ順次出力させる。
２ａ及び２ｂからアドレス信号Ｓ１及びＳ２を順次発生
してマルチポートＲＯＭ５のアドレス入力ポートＡ１及
びＡ２に付与することにより、マルチポートＲＯＭ５の
データ出力ポートＤ１及びＤ２からデジタル出力データ
ＤＤ１及びＤＤ２をそれぞれ順次出力させる。
【００２３】そして、デジタル演算回路６により、デジ
タル出力データＤＤ１とデジタル出力データＤＤ２とを
加算して合成デジタル信号ＣＤを出力させた後、Ｄ／Ａ
コンバータ３により、合成デジタル信号ＣＤをＤ／Ａ変
換して合成アナログ信号ＣＡを出力させる。この合成ア
ナログ信号ＣＡがこの実施例の信号発生回路の発生信号
となる。
タル出力データＤＤ１とデジタル出力データＤＤ２とを
加算して合成デジタル信号ＣＤを出力させた後、Ｄ／Ａ
コンバータ３により、合成デジタル信号ＣＤをＤ／Ａ変
換して合成アナログ信号ＣＡを出力させる。この合成ア
ナログ信号ＣＡがこの実施例の信号発生回路の発生信号
となる。
【００２４】例えば、マルチポートＲＯＭ５が表１に示
すように、アドレスに対応してデジタルパターンを格納
しており、アドレス発生器２ａから発生されるアドレス
信号Ｓ１が「０，１，２，３，…」と連続したアドレス
順に経時変化し、アドレス発生器２ｂから発生されるア
ドレス信号Ｓ２が「０，２，４，…」と、１つおきに連
続したアドレス順に経時変化した場合を考える。
すように、アドレスに対応してデジタルパターンを格納
しており、アドレス発生器２ａから発生されるアドレス
信号Ｓ１が「０，１，２，３，…」と連続したアドレス
順に経時変化し、アドレス発生器２ｂから発生されるア
ドレス信号Ｓ２が「０，２，４，…」と、１つおきに連
続したアドレス順に経時変化した場合を考える。
【００２５】
【表１】
【００２６】この時、デジタル出力データＤＤ１は、１
０進数で「０，２，５，６，７，６，５，２，０，−
２，−５，−６，−７，−６，−５，−２，…」という
具合に経時変化し、デジタル出力データＤＤ２は、１０
進数で「０，５，７，５，０，−５，−７，−５，…」
という具合に経時変化するため、デジタル演算回路６の
合成デジタル信号ＣＤは１０進数で「０，７，１２，１
１，７，１，−２、−３，…」という具合に経時変化す
る。
０進数で「０，２，５，６，７，６，５，２，０，−
２，−５，−６，−７，−６，−５，−２，…」という
具合に経時変化し、デジタル出力データＤＤ２は、１０
進数で「０，５，７，５，０，−５，−７，−５，…」
という具合に経時変化するため、デジタル演算回路６の
合成デジタル信号ＣＤは１０進数で「０，７，１２，１
１，７，１，−２、−３，…」という具合に経時変化す
る。
【００２７】その結果、合成デジタル信号ＣＤがＤ／Ａ
変換されて得られる合成アナログ信号ＣＡは、図５の波
形Ｗ３のように経時変化する。
変換されて得られる合成アナログ信号ＣＡは、図５の波
形Ｗ３のように経時変化する。
【００２８】このように、この実施例の信号発生回路
は、アドレス発生器２ａ及び２ｂから、それぞれ異なる
発生パターンで多種多様なアドレス信号Ｓ１及びＳ２を
発生させて、デジタルパターンを格納した１つのマルチ
ポートＲＯＭ５から得られる２つのデジタル出力データ
ＤＤ１及びＤＤ２を出力させ、これらのデジタル出力デ
ータＤＤ１及びＤＤ２を合成した後、Ｄ／Ａ変換するこ
とにより、任意の（経時変化が多様な）合成アナログ信
号ＣＡを発生することができる。
は、アドレス発生器２ａ及び２ｂから、それぞれ異なる
発生パターンで多種多様なアドレス信号Ｓ１及びＳ２を
発生させて、デジタルパターンを格納した１つのマルチ
ポートＲＯＭ５から得られる２つのデジタル出力データ
ＤＤ１及びＤＤ２を出力させ、これらのデジタル出力デ
ータＤＤ１及びＤＤ２を合成した後、Ｄ／Ａ変換するこ
とにより、任意の（経時変化が多様な）合成アナログ信
号ＣＡを発生することができる。
【００２９】しかも、デジタルパターンを格納する記憶
手段を１つのマルチポートＲＯＭ５で済ますことができ
るため、回路規模を小さく抑えることができる。
手段を１つのマルチポートＲＯＭ５で済ますことができ
るため、回路規模を小さく抑えることができる。
【００３０】なお、図１で示した実施例では、マルチポ
ートＲＯＭ５のアドレス入力ポート数、データ出力ポー
ト数及びアドレス発生器の数をそれぞれ２に設定した構
成を示したが、これらの数が３以上ある構成でも、同様
にして、多様な合成アナログ信号を出力できることは勿
論である。
ートＲＯＭ５のアドレス入力ポート数、データ出力ポー
ト数及びアドレス発生器の数をそれぞれ２に設定した構
成を示したが、これらの数が３以上ある構成でも、同様
にして、多様な合成アナログ信号を出力できることは勿
論である。
【００３１】また、マルチポートＲＯＭ５のデジタル出
力データＤＤ１及びＤＤ２を、合成する前にＤ／Ａ変換
した後、従来同様、アナログ演算器により、アナログ出
力データを合成して合成アナログ信号ＣＡを得る構成も
考えられる。
力データＤＤ１及びＤＤ２を、合成する前にＤ／Ａ変換
した後、従来同様、アナログ演算器により、アナログ出
力データを合成して合成アナログ信号ＣＡを得る構成も
考えられる。
【００３２】この場合、上記した例のデジタル出力デー
タＤＤ１をＤ／Ａ変換して得られるアナログ信号の経時
変化は図４の波形Ｗ２のようになり、デジタル出力デー
タＤＤ２をＤ／Ａ変換して得られるアナログ信号の経時
変化は図３の波形Ｗ１のようになる。
タＤＤ１をＤ／Ａ変換して得られるアナログ信号の経時
変化は図４の波形Ｗ２のようになり、デジタル出力デー
タＤＤ２をＤ／Ａ変換して得られるアナログ信号の経時
変化は図３の波形Ｗ１のようになる。
【００３３】
【発明の効果】以上説明したように、この発明の請求項
１及び請求項２記載の信号発生回路の記憶手段は、複数
のアドレス信号をそれぞれが受ける複数のアドレス入力
ポートと複数のデジタル出力データをそれぞれから出力
する複数のデータ出力ポートとを有し、複数のアドレス
信号それぞれの指示するアドレスに格納されたデジタル
パターンを複数のデジタル出力データとして出力するマ
ルチポート構成であるため、複数のアドレス発生手段か
ら、それぞれ異なる発生パターンで多種多様な複数のア
ドレス信号を出力することにより、信号合成手段から出
力される合成信号を多様に変化させることができる。
１及び請求項２記載の信号発生回路の記憶手段は、複数
のアドレス信号をそれぞれが受ける複数のアドレス入力
ポートと複数のデジタル出力データをそれぞれから出力
する複数のデータ出力ポートとを有し、複数のアドレス
信号それぞれの指示するアドレスに格納されたデジタル
パターンを複数のデジタル出力データとして出力するマ
ルチポート構成であるため、複数のアドレス発生手段か
ら、それぞれ異なる発生パターンで多種多様な複数のア
ドレス信号を出力することにより、信号合成手段から出
力される合成信号を多様に変化させることができる。
【００３４】その結果、記憶手段は１つ用いるだけで済
ますことができるため、回路規模を小さくすることがで
きる。
ますことができるため、回路規模を小さくすることがで
きる。
【図１】この発明の一実施例である信号発生回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】従来の信号発生回路の構成を示すブロック図で
ある。
ある。
【図３】信号発生回路の動作説明用の説明図である。
【図４】信号発生回路の動作説明用の説明図である。
【図５】信号発生回路の動作説明用の説明図である。
２ａ，２ｂ アドレス発生器（ＡＤＤＧＥＮ） ３ Ｄ／Ａコンバータ（ＤＡＣ） ５ マルチポートＲＯＭ（ＭＰＲＯＭ） ６ デジタル演算回路（ＡＣＣ）
Claims (2)
- 【請求項１】 各々が複数のアドレス信号を独立して発
生する複数のアドレス発生手段と、 デジタルパターンがアドレスに対応して格納され、前記
複数のアドレス信号をそれぞれが受ける複数のアドレス
入力ポートと複数のデジタル出力データをそれぞれから
出力する複数のデータ出力ポートとを有し、前記複数の
アドレス信号それぞれの指示するアドレスに格納された
前記デジタルパターンを前記複数のデジタル出力データ
として出力するマルチポート構成の記憶手段と、 前記複数のデジタル出力データに基づく信号を合成して
合成信号を出力する信号合成手段とを備えた信号発生回
路。 - 【請求項２】 前記信号合成手段は、 前記複数のデジタル信号を合成して合成デジタル信号を
出力するデジタル信号合成手段と、 前記合成デジタル信号をＤ／Ａ変換して合成アナログ信
号を前記合成信号として出力するＤ／Ａ変換手段とを備
える請求項１記載の信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11706793A JPH06334439A (ja) | 1993-05-19 | 1993-05-19 | 信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11706793A JPH06334439A (ja) | 1993-05-19 | 1993-05-19 | 信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334439A true JPH06334439A (ja) | 1994-12-02 |
Family
ID=14702609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11706793A Pending JPH06334439A (ja) | 1993-05-19 | 1993-05-19 | 信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015002419A (ja) * | 2013-06-14 | 2015-01-05 | 株式会社日立製作所 | Ｉｑ信号波形生成回路 |
-
1993
- 1993-05-19 JP JP11706793A patent/JPH06334439A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015002419A (ja) * | 2013-06-14 | 2015-01-05 | 株式会社日立製作所 | Ｉｑ信号波形生成回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0192821A (ja) | デジタル周波数シンセサイザー | |
| EP0454047B1 (en) | Tone waveform generation apparatus | |
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| JPH06334439A (ja) | 信号発生回路 | |
| US5541360A (en) | Single chip sound source integrated circuit including effect adding device and sound source on the same single integrated circuit chip | |
| JPS6326398B2 (ja) | ||
| JPH0583917B2 (ja) | ||
| JPH06202852A (ja) | ディジタル信号処理装置及び方法 | |
| JP2904576B2 (ja) | 波形発生装置 | |
| JPH05289660A (ja) | 効果付加装置を内蔵した音源集積回路およびそれを用いた音源装置 | |
| JP2935053B2 (ja) | 電子楽器 | |
| JPH0710411Y2 (ja) | 信号発生器 | |
| JP2969186B2 (ja) | 電子楽器の楽音発生装置 | |
| JP3322131B2 (ja) | 波形加工装置および音源 | |
| JPH04280107A (ja) | 任意波形発生器 | |
| JPH0360223A (ja) | デジタル・アナログ変換器 | |
| JPS61188597A (ja) | 楽音合成装置 | |
| JPH06233364A (ja) | データ位相変換装置 | |
| JP2537986Y2 (ja) | 楽音発生装置 | |
| JPH05289661A (ja) | 効果付加装置を内蔵した音源集積回路 | |
| JPH07101818B2 (ja) | 波形発生装置 | |
| JPS6223873B2 (ja) | ||
| JPS6229211A (ja) | 多相正弦関数発生器 | |
| JPS6412398B2 (ja) | ||
| JPH025696A (ja) | 時分割交換スイッチ回路 |