JPH07101818B2 - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JPH07101818B2 JPH07101818B2 JP63275527A JP27552788A JPH07101818B2 JP H07101818 B2 JPH07101818 B2 JP H07101818B2 JP 63275527 A JP63275527 A JP 63275527A JP 27552788 A JP27552788 A JP 27552788A JP H07101818 B2 JPH07101818 B2 JP H07101818B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- waveform data
- memory
- pattern memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、デジタル波形データをアナログ信号波形に変
換して出力する波形発生装置に関するものである。
換して出力する波形発生装置に関するものである。
〈従来の技術〉 第４図は、従来のこのような波形発生装置の一例を示す
ブロック図である。第４図において、１は出力すべき波
形データが格納されたパターンメモリであり、複数ｎ段
に分割されて所定の波形データが分散格納されている。
このパターンメモリ１に格納されている波形データはア
ドレス発生部２から加えられるアドレスに従って例えば
シフトレジスタで構成されたデータ変換部３にパラレル
に読み出され、シリアル波形データに変換される。そし
て、データ変換部３で変換されたシリアル波形データは
D/A変換器４に加えられてアナログ信号波形に変換され
る。５は基準クロックCLを出力するクロック発生器であ
り、その出力クロックCLはクロック変換部６に加えられ
ている。クロック変換部６は、基準クロックCLをパター
ンメモリ１の分割段数ｎに応じて1/nに分周してアドレ
ス発生部２に加えるとともに、基準クロックCLに必要な
遅延時間を与えてデータ変換部３に動作クロックCL′と
して加えている。
ブロック図である。第４図において、１は出力すべき波
形データが格納されたパターンメモリであり、複数ｎ段
に分割されて所定の波形データが分散格納されている。
このパターンメモリ１に格納されている波形データはア
ドレス発生部２から加えられるアドレスに従って例えば
シフトレジスタで構成されたデータ変換部３にパラレル
に読み出され、シリアル波形データに変換される。そし
て、データ変換部３で変換されたシリアル波形データは
D/A変換器４に加えられてアナログ信号波形に変換され
る。５は基準クロックCLを出力するクロック発生器であ
り、その出力クロックCLはクロック変換部６に加えられ
ている。クロック変換部６は、基準クロックCLをパター
ンメモリ１の分割段数ｎに応じて1/nに分周してアドレ
ス発生部２に加えるとともに、基準クロックCLに必要な
遅延時間を与えてデータ変換部３に動作クロックCL′と
して加えている。
このような構成において、アドレス発生部２には、パタ
ーンメモリ１からｎ段にデータ長ｍで分散格納されてい
るｎ個の波形データが一度に読み出せるように、アドレ
スのループ機能が設けられている。第５図はこのような
パターンメモリ１からD/A変換器４への波形データの流
れの一例を示す説明図であり、パターンメモリ１は８段
に分割されていて各段にデータ長ｍが格納されている例
を示している。これにより、パターンメモリ１として、
D/A変換器４の変換速度よりも動作速度が遅い安価で大
容量のメモリを用いることができる。
ーンメモリ１からｎ段にデータ長ｍで分散格納されてい
るｎ個の波形データが一度に読み出せるように、アドレ
スのループ機能が設けられている。第５図はこのような
パターンメモリ１からD/A変換器４への波形データの流
れの一例を示す説明図であり、パターンメモリ１は８段
に分割されていて各段にデータ長ｍが格納されている例
を示している。これにより、パターンメモリ１として、
D/A変換器４の変換速度よりも動作速度が遅い安価で大
容量のメモリを用いることができる。
〈発明が解決しようとする課題〉 しかし、このような従来の構成によれば、パターンメモ
リの段数ｎの整数倍の長さのデータ点数よりなる波形し
か生成することができず、例えば１周期が877点のデー
タで構成されるような任意のデータ点数で構成される波
形を得ることは不可能である。
リの段数ｎの整数倍の長さのデータ点数よりなる波形し
か生成することができず、例えば１周期が877点のデー
タで構成されるような任意のデータ点数で構成される波
形を得ることは不可能である。
本発明は、このような点に着目したものであって、その
目的は、パターンメモリの分割段数に制限されることな
く任意の長さのデータ点数よりなる波形を生成すること
ができる波形発生装置を提供することにある。
目的は、パターンメモリの分割段数に制限されることな
く任意の長さのデータ点数よりなる波形を生成すること
ができる波形発生装置を提供することにある。
〈課題を解決するための手段〉 本発明の波形発生装置は、 複数ｎ段に分割され、所定の波形データが分割格納され
たパターンメモリと、 このパターンメモリから読み出すべき波形データのアド
レスデータを出力するアドレス発生部と、 前記パターンメモリに分割格納された波形データに連続
するように最大ｎ−１個の端数波形データが格納された
メモリと、 前記パターンメモリから読み出される波形データと前記
メモリから読み出される端数波形データとを切り換えて
連続するシリアル波形データとして出力するデータ変換
切換部と、 このデータ変換切換部から出力されるシリアル波形デー
タをアナログ信号波形に変換するD/A変換器と、 各部にクロックを出力するクロック部と を備えたことを特徴とする。
たパターンメモリと、 このパターンメモリから読み出すべき波形データのアド
レスデータを出力するアドレス発生部と、 前記パターンメモリに分割格納された波形データに連続
するように最大ｎ−１個の端数波形データが格納された
メモリと、 前記パターンメモリから読み出される波形データと前記
メモリから読み出される端数波形データとを切り換えて
連続するシリアル波形データとして出力するデータ変換
切換部と、 このデータ変換切換部から出力されるシリアル波形デー
タをアナログ信号波形に変換するD/A変換器と、 各部にクロックを出力するクロック部と を備えたことを特徴とする。
〈作用〉 本発明の波形発生装置によれば、１周期分の波形データ
のうちのｎ×ｍ個を複数ｎ段に分割されたパターンメモ
リに格納して最大ｎ−１個の端数分を他のメモリに格納
することができ、パターンメモリの分割段数に制限され
ることなく任意の長さのデータ点数よりなる波形を生成
することができる。
のうちのｎ×ｍ個を複数ｎ段に分割されたパターンメモ
リに格納して最大ｎ−１個の端数分を他のメモリに格納
することができ、パターンメモリの分割段数に制限され
ることなく任意の長さのデータ点数よりなる波形を生成
することができる。
〈実施例〉 以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示すブロック図であり、第
４図と同一部分には同一符号を付けている。第１図にお
いて、７は従来のクロック発生器５とクロック変換部６
の機能を有するクロック部である。８はD/A変換器４の
変換速度よりも高速動作が可能なメモリであり、このメ
モリ８にはパターンメモリ１に格納されているｎ×ｍ個
の波形データに連続する最大ｎ−１個の端数波形データ
が格納される。９はシフトレジスタやマルチプレクサで
構成されるデータ変換切換部であり、パターンメモリ１
からパラレルに読み出される波形データをシリアルデー
タに変換する従来のデータ変換部３の機能と、これらシ
リアルデータと連続するようにメモリ８から読み出され
る端数波形データを切り換えて出力するデータ切換機能
を有している。なお、クロック部７から各部に必要なク
ロックが出力されている。
４図と同一部分には同一符号を付けている。第１図にお
いて、７は従来のクロック発生器５とクロック変換部６
の機能を有するクロック部である。８はD/A変換器４の
変換速度よりも高速動作が可能なメモリであり、このメ
モリ８にはパターンメモリ１に格納されているｎ×ｍ個
の波形データに連続する最大ｎ−１個の端数波形データ
が格納される。９はシフトレジスタやマルチプレクサで
構成されるデータ変換切換部であり、パターンメモリ１
からパラレルに読み出される波形データをシリアルデー
タに変換する従来のデータ変換部３の機能と、これらシ
リアルデータと連続するようにメモリ８から読み出され
る端数波形データを切り換えて出力するデータ切換機能
を有している。なお、クロック部７から各部に必要なク
ロックが出力されている。
このように構成された装置の動作を説明する。
例えばパターンメモリ１は従来と同様に８段に分割され
ていて、１周期が877点のシリアル波形データで生成さ
れるものとする。この場合の出力波形は、第２図に示す
ように、877個のシリアル波形データの内の872個（８×
109＝872）の波形データは従来と同様にパターンメモリ
１から出力されるが、877個のシリアル波形データの内
の残りの５個（877−872＝５）の端数波形データはメモ
リ８から出力される。これらパターンメモリ１から出力
される波形データとメモリ８から出力される端数波形デ
ータとの切り換えは、データ変換切換部９により行われ
る。
ていて、１周期が877点のシリアル波形データで生成さ
れるものとする。この場合の出力波形は、第２図に示す
ように、877個のシリアル波形データの内の872個（８×
109＝872）の波形データは従来と同様にパターンメモリ
１から出力されるが、877個のシリアル波形データの内
の残りの５個（877−872＝５）の端数波形データはメモ
リ８から出力される。これらパターンメモリ１から出力
される波形データとメモリ８から出力される端数波形デ
ータとの切り換えは、データ変換切換部９により行われ
る。
第３図は第２図の波形を生成するために各メモリに分担
格納される波形データの説明図であり、（ａ）はパター
ンメモリ１から出力される872点の波形データを示し、
（ｂ）はメモリ８から出力される５点の端数波形データ
を示し、（ｃ）はこれらが連続するように加算される87
7点のシリアル波形データで生成される希望の波形を示
している。
格納される波形データの説明図であり、（ａ）はパター
ンメモリ１から出力される872点の波形データを示し、
（ｂ）はメモリ８から出力される５点の端数波形データ
を示し、（ｃ）はこれらが連続するように加算される87
7点のシリアル波形データで生成される希望の波形を示
している。
このような装置に用いるメモリ８は、速度はD/A変換器
４の変換速度よりも速くなければならないが、容量は最
大ｎ−１個の端数波形データが格納できればよく、比較
的安価に入手できる。
４の変換速度よりも速くなければならないが、容量は最
大ｎ−１個の端数波形データが格納できればよく、比較
的安価に入手できる。
また、データ変換切換部９も従来のデータ変換部に多少
の回路部品を追加すればよく、比較的簡単に構成でき
る。
の回路部品を追加すればよく、比較的簡単に構成でき
る。
〈発明の効果〉 以上説明したように、本発明によれば、パターンメモリ
の分割段数に制限されることなく任意の長さのデータ点
数よりなる波形を生成することができる波形発生装置が
実現でき、実用上の効果は大きい。
の分割段数に制限されることなく任意の長さのデータ点
数よりなる波形を生成することができる波形発生装置が
実現でき、実用上の効果は大きい。
第１図は本発明の一実施例を示すブロック図、第２図お
よび第３図は第１図の動作説明図、第４図は従来の装置
の一例を示すブロック図、第５図はパターンメモリの説
明図である。 １…パターンメモリ、２…アドレス発生部、４…D/A変
換器、６…クロック変換部、７…クロック部、８…メモ
リ、９…データ変換切換部。
よび第３図は第１図の動作説明図、第４図は従来の装置
の一例を示すブロック図、第５図はパターンメモリの説
明図である。 １…パターンメモリ、２…アドレス発生部、４…D/A変
換器、６…クロック変換部、７…クロック部、８…メモ
リ、９…データ変換切換部。
Claims (1)
- 【請求項１】複数ｎ段に分割され、所定の波形データが
分割格納されたパターンメモリと、 このパターンメモリから読み出すべき波形データのアド
レスデータを出力するアドレス発生部と、 前記パターンメモリに分割格納された波形データに連続
するように最大ｎ−１個の端数波形データが格納された
メモリと、 前記パターンメモリから読み出される波形データと前記
メモリから読み出される端数波形データとを切り換えて
連続するシリアル波形データとして出力するデータ変換
切換部と、 このデータ変換切換部から出力されるシリアル波形デー
タをアナログ信号波形に変換するD/A変換器と、 各部にクロックを出力するクロック部と を備えたことを特徴とする波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275527A JPH07101818B2 (ja) | 1988-10-31 | 1988-10-31 | 波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275527A JPH07101818B2 (ja) | 1988-10-31 | 1988-10-31 | 波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02121507A JPH02121507A (ja) | 1990-05-09 |
| JPH07101818B2 true JPH07101818B2 (ja) | 1995-11-01 |
Family
ID=17556698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63275527A Expired - Lifetime JPH07101818B2 (ja) | 1988-10-31 | 1988-10-31 | 波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101818B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63231611A (ja) * | 1987-03-20 | 1988-09-27 | Yokogawa Electric Corp | 波形発生装置 |
-
1988
- 1988-10-31 JP JP63275527A patent/JPH07101818B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02121507A (ja) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0601201B1 (en) | Waveform a/d converter and d/a converter | |
| JP2956124B2 (ja) | 波形発生装置 | |
| JPH02121507A (ja) | 波形発生装置 | |
| JPH0718174Y2 (ja) | 任意波形発生器 | |
| JP3235676B2 (ja) | 任意波形発生器 | |
| JPS5990139A (ja) | アナログ入力の変換回路 | |
| JPH05341871A (ja) | ファンクションジェネレータ | |
| JP3474126B2 (ja) | ファンクション・ジェネレータ | |
| SU1166173A1 (ru) | Устройство дл цифровой магнитной записи в двоично-дес тичном коде | |
| JP2661596B2 (ja) | Ｃｄ−ｒｏｍ用ｄｒａｍアドレス生成回路 | |
| JP3425163B2 (ja) | 乱数生成装置 | |
| KR890010876A (ko) | 디지탈 오디오 테이프 시스템에서의 디지탈 비디오신호 처리에 따른 동기 발생회로 | |
| JPH04280107A (ja) | 任意波形発生器 | |
| JPH0548337A (ja) | 任意波形発生器 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| JP3092527B2 (ja) | バタフライ演算回路 | |
| JPH0472919A (ja) | アナログ・デイジタル変換装置 | |
| JP2555293B2 (ja) | 音声信号遅延装置 | |
| JPH06334439A (ja) | 信号発生回路 | |
| JPH02235155A (ja) | データ読み出し回路 | |
| JPH0836036A (ja) | データ・パターン発生装置 | |
| JPS62141210U (ja) | ||
| JPS62231508A (ja) | デイジタル遅延回路 | |
| JPH03136178A (ja) | 任意波形発生器 | |
| JPH0818342A (ja) | 任意パラメータスイープ機能付き波形発生器 |