JPH06334459A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JPH06334459A JPH06334459A JP13949393A JP13949393A JPH06334459A JP H06334459 A JPH06334459 A JP H06334459A JP 13949393 A JP13949393 A JP 13949393A JP 13949393 A JP13949393 A JP 13949393A JP H06334459 A JPH06334459 A JP H06334459A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- output
- logarithmic
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 特性の自由度を損なうことなく、簡単な回路
構成で広いダイナミックレンジの信号にも対処可能なデ
ィジタル信号処理装置を提供する。 【構成】 ディジタル信号処理回路は、整流回路１、対
数変換回路２、ピークホールド／時間減衰回路３、ゲイ
ンテーブル４、乗算器５及びタイミング発生回路６から
構成されている。整流回路は、入力データの絶対値を求
める。対数変換回路２は、リニアな入力データを対数デ
ータに変換する。ピークホールド／時間減衰回路３は、
入力される瞬時対数データに対して、ピーク保持と時間
的減衰処理を施すことにより、概略的な対数エンベロー
プを求める。ゲインテーブル４は、非線形な利得特性を
持ち、対数データをアドレスとして入力し、入力レベル
に応じた利得値を出力する。乗算器５はこの利得値と入
力データとを乗算し、非線形特性により処理された出力
データを出力する。
構成で広いダイナミックレンジの信号にも対処可能なデ
ィジタル信号処理装置を提供する。 【構成】 ディジタル信号処理回路は、整流回路１、対
数変換回路２、ピークホールド／時間減衰回路３、ゲイ
ンテーブル４、乗算器５及びタイミング発生回路６から
構成されている。整流回路は、入力データの絶対値を求
める。対数変換回路２は、リニアな入力データを対数デ
ータに変換する。ピークホールド／時間減衰回路３は、
入力される瞬時対数データに対して、ピーク保持と時間
的減衰処理を施すことにより、概略的な対数エンベロー
プを求める。ゲインテーブル４は、非線形な利得特性を
持ち、対数データをアドレスとして入力し、入力レベル
に応じた利得値を出力する。乗算器５はこの利得値と入
力データとを乗算し、非線形特性により処理された出力
データを出力する。
Description
【０００１】
【産業上の利用分野】この発明は、音声信号や楽音信号
等のレベル値を非線形の利得特性に基づいて圧縮又は伸
長するディジタルコンプレッサ／リミッタ及び音響信号
効果装置（イフェクタ）等のディジタル信号処理装置に
関する。
等のレベル値を非線形の利得特性に基づいて圧縮又は伸
長するディジタルコンプレッサ／リミッタ及び音響信号
効果装置（イフェクタ）等のディジタル信号処理装置に
関する。
【０００２】
【従来の技術】従来より、放送設備の過変調を防止する
ために大振幅入力時にコンプレッサ（圧縮）処理を施し
たり、リミッタ処理するディジタルコンプレッサ／リミ
ッタや、暗騒音下での音楽再生等において、小振幅信号
をエキスパンダ（伸長）処理しつつ低レベル雑音を抑制
するエキスパンダー／ノイズゲート等、入力信号レベル
に応じた非線形の利得制御を行うディジタル信号処理装
置が知られている。図１６は、この種のディジタル信号
処理装置の入出力特性の一例を示す図である。この図に
おいて、横軸は入力信号の対数レベル、縦軸は系を通過
した後の信号の対数レベルであり、点線は圧縮伸長を全
く行わない場合の入出力関係直線である。また、図１７
は、同じく入力レベルに対する利得（乗算係数）を示し
たもので、同図（ａ）は対数利得、同図（ｂ）はリニア
な乗算係数として表わしたものである。
ために大振幅入力時にコンプレッサ（圧縮）処理を施し
たり、リミッタ処理するディジタルコンプレッサ／リミ
ッタや、暗騒音下での音楽再生等において、小振幅信号
をエキスパンダ（伸長）処理しつつ低レベル雑音を抑制
するエキスパンダー／ノイズゲート等、入力信号レベル
に応じた非線形の利得制御を行うディジタル信号処理装
置が知られている。図１６は、この種のディジタル信号
処理装置の入出力特性の一例を示す図である。この図に
おいて、横軸は入力信号の対数レベル、縦軸は系を通過
した後の信号の対数レベルであり、点線は圧縮伸長を全
く行わない場合の入出力関係直線である。また、図１７
は、同じく入力レベルに対する利得（乗算係数）を示し
たもので、同図（ａ）は対数利得、同図（ｂ）はリニア
な乗算係数として表わしたものである。
【０００３】この入出力特性では、入力のレベルに応じ
て系の利得が次のように変化する。 （１）中間レベル（−２４〜−８４ｄＢ）の信号が入力
された場合 入出力利得を＋１２ｄＢとして音量を増大させる。 （２）高いレベル（−２４ｄＢ以上）の信号が入力され
た場合 圧縮率１／２の圧縮動作に入り、大振幅でのクリップを
防止する。 （３）低いレベル（−８４ｄＢ以下）の信号が入力され
た場合 伸長率１／２の伸長動作となるが、無信号時の低レベル
雑音については抑圧する。 従来、このような非線形の利得特性を得るためには、複
雑な演算回路が必要であった。
て系の利得が次のように変化する。 （１）中間レベル（−２４〜−８４ｄＢ）の信号が入力
された場合 入出力利得を＋１２ｄＢとして音量を増大させる。 （２）高いレベル（−２４ｄＢ以上）の信号が入力され
た場合 圧縮率１／２の圧縮動作に入り、大振幅でのクリップを
防止する。 （３）低いレベル（−８４ｄＢ以下）の信号が入力され
た場合 伸長率１／２の伸長動作となるが、無信号時の低レベル
雑音については抑圧する。 従来、このような非線形の利得特性を得るためには、複
雑な演算回路が必要であった。
【０００４】なお、実現しようとする利得特性がこの発
明でいう「非線形」でない場合、例えば、圧縮動作のみ
でかつ圧縮率が実質的に一定であるとか、単純な対数圧
縮であるような場合には、それほど複雑な演算をするこ
となく簡単なハードで実現できる。例えば、本出願人の
出願に係る特開平3-218109号に記載されるコンプレッサ
構成は、入力信号自身に入力信号自身のレベルに比例し
た係数を掛けることにより、簡便な圧縮構成を提供して
いる。しかしながら、これにより実現できる圧縮特性は
比較的単純な特性に限定され、図１６、図１７のような
利得特性を実現しようとすると、付加回路等で複雑な演
算を行なう必要が生じる。
明でいう「非線形」でない場合、例えば、圧縮動作のみ
でかつ圧縮率が実質的に一定であるとか、単純な対数圧
縮であるような場合には、それほど複雑な演算をするこ
となく簡単なハードで実現できる。例えば、本出願人の
出願に係る特開平3-218109号に記載されるコンプレッサ
構成は、入力信号自身に入力信号自身のレベルに比例し
た係数を掛けることにより、簡便な圧縮構成を提供して
いる。しかしながら、これにより実現できる圧縮特性は
比較的単純な特性に限定され、図１６、図１７のような
利得特性を実現しようとすると、付加回路等で複雑な演
算を行なう必要が生じる。
【０００５】
【発明が解決しようとする課題】このように従来のディ
ジタル信号処理装置においては、非線形特性を得るため
に演算回路を用いているが、入力信号のレベル変化に対
応して乗算係数が複雑な変化を示すため、アナログ演算
回路、ディジタル演算回路のいずれで演算回路を構成し
たとしても、装置構成が複雑で高度な演算回路を必要と
した。また、特性の変化に対しても複雑な操作が必要で
あった。
ジタル信号処理装置においては、非線形特性を得るため
に演算回路を用いているが、入力信号のレベル変化に対
応して乗算係数が複雑な変化を示すため、アナログ演算
回路、ディジタル演算回路のいずれで演算回路を構成し
たとしても、装置構成が複雑で高度な演算回路を必要と
した。また、特性の変化に対しても複雑な操作が必要で
あった。
【０００６】この発明はこのような問題点を解決するた
めになされたもので、特性の自由度を損なうことなく、
簡単な回路構成で広いダイナミックレンジの信号にも対
処可能なディジタル信号処理装置を提供することを目的
とする。
めになされたもので、特性の自由度を損なうことなく、
簡単な回路構成で広いダイナミックレンジの信号にも対
処可能なディジタル信号処理装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】この発明に係る第１のデ
ィジタル信号処理装置は、ディジタル入力信号のレベル
値を非線形の利得特性に基づいて圧縮又は伸長してディ
ジタル出力信号を出力するディジタル信号処理装置にお
いて、前記利得特性に従って前記ディジタル入力信号の
レベル値に応じた利得値を出力する利得テーブルと、こ
の利得テーブルから出力される利得値と前記入力ディジ
タル信号とを乗算して前記ディジタル出力信号を出力す
る乗算手段とを備え、前記利得テーブルが対数表現又は
浮動小数点表現されたディジタル信号をアドレスとして
入力し前記利得値をデータとして出力するものであるこ
とを特徴とする。
ィジタル信号処理装置は、ディジタル入力信号のレベル
値を非線形の利得特性に基づいて圧縮又は伸長してディ
ジタル出力信号を出力するディジタル信号処理装置にお
いて、前記利得特性に従って前記ディジタル入力信号の
レベル値に応じた利得値を出力する利得テーブルと、こ
の利得テーブルから出力される利得値と前記入力ディジ
タル信号とを乗算して前記ディジタル出力信号を出力す
る乗算手段とを備え、前記利得テーブルが対数表現又は
浮動小数点表現されたディジタル信号をアドレスとして
入力し前記利得値をデータとして出力するものであるこ
とを特徴とする。
【０００８】また、この発明に係る第２のディジタル信
号処理装置は、ディジタル入力信号を対数表現又は浮動
小数点表現された対数データに変換する対数変換手段
と、この対数変換手段から出力される対数データに対し
てピーク保持及び時間的な減衰処理を施すピーク保持／
時間減衰手段と、このピーク保持／時間減衰手段から出
力される対数データをアドレスとして入力し非線形の利
得特性に従って前記ディジタル入力信号のレベルに応じ
た利得値を出力する利得テーブルと、この利得テーブル
から出力される利得値と前記入力ディジタル信号とを乗
算してディジタル出力信号を出力する乗算手段とを具備
したことを特徴とする。
号処理装置は、ディジタル入力信号を対数表現又は浮動
小数点表現された対数データに変換する対数変換手段
と、この対数変換手段から出力される対数データに対し
てピーク保持及び時間的な減衰処理を施すピーク保持／
時間減衰手段と、このピーク保持／時間減衰手段から出
力される対数データをアドレスとして入力し非線形の利
得特性に従って前記ディジタル入力信号のレベルに応じ
た利得値を出力する利得テーブルと、この利得テーブル
から出力される利得値と前記入力ディジタル信号とを乗
算してディジタル出力信号を出力する乗算手段とを具備
したことを特徴とする。
【０００９】なお、これらの信号処理装置において、前
記利得テーブルは、例えば前記利得特性を外部から書き
替え可能としたＲＡＭにより構成される。
記利得テーブルは、例えば前記利得特性を外部から書き
替え可能としたＲＡＭにより構成される。
【００１０】
【作用】この発明の第１のディジタル信号処理装置によ
れば、利得テーブルで利得特性を出力させるため、複雑
な利得特性も容易に実現でき、利得テーブルが対数表現
又は浮動小数点表現されたディジタル信号をアドレスと
して入力するものであるため、小規模な利得テーブルで
広いダイナミックレンジの信号を処理することができ
る。
れば、利得テーブルで利得特性を出力させるため、複雑
な利得特性も容易に実現でき、利得テーブルが対数表現
又は浮動小数点表現されたディジタル信号をアドレスと
して入力するものであるため、小規模な利得テーブルで
広いダイナミックレンジの信号を処理することができ
る。
【００１１】また、この発明の第２のディジタル信号処
理装置によれば、先の作用に加え、ピーク保持／時間減
衰手段によって入力信号の近似的なエンベロープ計算を
対数データの領域で実行することができるので、リニア
な領域では指数関数的に減衰させる演算であってもカウ
ンタ等のリニアな演算回路に置き換えることができ、回
路がより簡単になる。更に、この発明によれば、ピーク
保持／時間減衰手段により、入力信号の近似的なエンベ
ロープを求めているので、ディジタルフィルタ等を使用
した場合のような時間的な遅延が発生せず、リアルタイ
ムでの処理が可能になる。このため、特に音声信号や楽
音信号の合成処理等が容易になる。
理装置によれば、先の作用に加え、ピーク保持／時間減
衰手段によって入力信号の近似的なエンベロープ計算を
対数データの領域で実行することができるので、リニア
な領域では指数関数的に減衰させる演算であってもカウ
ンタ等のリニアな演算回路に置き換えることができ、回
路がより簡単になる。更に、この発明によれば、ピーク
保持／時間減衰手段により、入力信号の近似的なエンベ
ロープを求めているので、ディジタルフィルタ等を使用
した場合のような時間的な遅延が発生せず、リアルタイ
ムでの処理が可能になる。このため、特に音声信号や楽
音信号の合成処理等が容易になる。
【００１２】なお、これらのディジタル信号処理装置に
おいて、利得テーブルを外部から書き替え可能なＲＡＭ
で構成すれば、回路構成を全く変更せずに所望とする利
得特性を持つディジタル信号処理回路を必要応じて適宜
実現することができる。
おいて、利得テーブルを外部から書き替え可能なＲＡＭ
で構成すれば、回路構成を全く変更せずに所望とする利
得特性を持つディジタル信号処理回路を必要応じて適宜
実現することができる。
【００１３】
【実施例】以下、添付の図面を参照してこの発明の実施
例について説明する。図１はこの発明の一実施例に係る
ディジタル信号処理装置の構成を示すブロック図であ
る。この装置は、整流回路１、対数変換回路２、ピーク
ホールド／時間減衰回路３、ゲインテーブル４、乗算器
５及びタイミング発生回路６から構成されている。
例について説明する。図１はこの発明の一実施例に係る
ディジタル信号処理装置の構成を示すブロック図であ
る。この装置は、整流回路１、対数変換回路２、ピーク
ホールド／時間減衰回路３、ゲインテーブル４、乗算器
５及びタイミング発生回路６から構成されている。
【００１４】例えばサンプリング周波数４４．１ｋＨ
ｚ、データ語長１６ビット、２の補数コードからなる入
力データＤi は、整流回路１でその絶対値が求められ
る。この整流回路１は、例えば図２に示すように、１６
ビットの入力データＤi のうちの最上位ビット（ＭＳ
Ｂ）Ｄ15と他の各ビットＤ0 〜Ｄ14との排他的論理和を
出力する１５個のＥＸ−ＯＲゲート１０0 〜１０14から
構成され、入力データＤi が正の値である場合［ＭＳＢ
（Ｄ15）＝０の場合］には、Ｄ14〜Ｄ0 をそのまま出力
し、入力データＤi が負の値である場合［ＭＳＢ（Ｄ1
5）＝１の場合］には、Ｄ14〜Ｄ0 を反転させて出力
し、更にＭＳＢ（Ｄ15）を０に固定することにより、１
６ビットの絶対値データを生成する。
ｚ、データ語長１６ビット、２の補数コードからなる入
力データＤi は、整流回路１でその絶対値が求められ
る。この整流回路１は、例えば図２に示すように、１６
ビットの入力データＤi のうちの最上位ビット（ＭＳ
Ｂ）Ｄ15と他の各ビットＤ0 〜Ｄ14との排他的論理和を
出力する１５個のＥＸ−ＯＲゲート１０0 〜１０14から
構成され、入力データＤi が正の値である場合［ＭＳＢ
（Ｄ15）＝０の場合］には、Ｄ14〜Ｄ0 をそのまま出力
し、入力データＤi が負の値である場合［ＭＳＢ（Ｄ1
5）＝１の場合］には、Ｄ14〜Ｄ0 を反転させて出力
し、更にＭＳＢ（Ｄ15）を０に固定することにより、１
６ビットの絶対値データを生成する。
【００１５】整流回路１から出力される１６ビットのリ
ニアの絶対値データは、対数変換回路２に供給され、こ
こで８ビットの対数データに変換される。この対数変換
回路２は、例えば図３に示すように、４つのセレクタ２
１，２２，２３，２４と、３つのＯＲゲート２５，２
６，２７により構成されている。各セレクタ２１〜２４
は、ＳＢ＝１のときＹi ＝Ｂi 、ＳＢ＝０のときＹi ＝
Ａi となるような選択動作を行う。したがって、１段目
のセレクタ２１は、Ｄ14〜Ｄ7 の８ビットのいずれかに
ビット１が存在したら、出力Ｑ7 ＝１とすると共にＤ14
〜Ｄ3 を出力として選択し、Ｄ14〜Ｄ7 の８ビットのい
ずれにもビット１が存在しなかったら、出力Ｑ7 ＝０と
すると共にＤ6 〜Ｄ0 ，０，０，０，０を出力として選
択する。なお、このとき、ＭＳＢ（Ｄ15）は、０に固定
されているので、参照はしない。同様に、２段目のセレ
クタ２２は上位４ビットＹ11〜Ｙ8 にビット１が存在す
るかどうかによってＹ11〜Ｙ4 とＹ7 〜Ｙ0 のいずれか
一方を選択し、３段目のセレクタ２３は上位２ビットＹ
7 ，Ｙ6 にビット１が存在するかどうかによってＹ7〜
Ｙ2 とＹ5 〜Ｙ0 のいずれか一方を選択し、４段目のセ
レクタ２４は上位１ビットＹ5 が１かどうかによってＹ
5 〜Ｙ1 とＹ4 〜Ｙ0 のいずれか一方を選択する。
ニアの絶対値データは、対数変換回路２に供給され、こ
こで８ビットの対数データに変換される。この対数変換
回路２は、例えば図３に示すように、４つのセレクタ２
１，２２，２３，２４と、３つのＯＲゲート２５，２
６，２７により構成されている。各セレクタ２１〜２４
は、ＳＢ＝１のときＹi ＝Ｂi 、ＳＢ＝０のときＹi ＝
Ａi となるような選択動作を行う。したがって、１段目
のセレクタ２１は、Ｄ14〜Ｄ7 の８ビットのいずれかに
ビット１が存在したら、出力Ｑ7 ＝１とすると共にＤ14
〜Ｄ3 を出力として選択し、Ｄ14〜Ｄ7 の８ビットのい
ずれにもビット１が存在しなかったら、出力Ｑ7 ＝０と
すると共にＤ6 〜Ｄ0 ，０，０，０，０を出力として選
択する。なお、このとき、ＭＳＢ（Ｄ15）は、０に固定
されているので、参照はしない。同様に、２段目のセレ
クタ２２は上位４ビットＹ11〜Ｙ8 にビット１が存在す
るかどうかによってＹ11〜Ｙ4 とＹ7 〜Ｙ0 のいずれか
一方を選択し、３段目のセレクタ２３は上位２ビットＹ
7 ，Ｙ6 にビット１が存在するかどうかによってＹ7〜
Ｙ2 とＹ5 〜Ｙ0 のいずれか一方を選択し、４段目のセ
レクタ２４は上位１ビットＹ5 が１かどうかによってＹ
5 〜Ｙ1 とＹ4 〜Ｙ0 のいずれか一方を選択する。
【００１６】これにより、図４に示すように、１６ビッ
トのリニアデータが８ビットの対数データに変換され
る。出力データＱ7 〜Ｑ0 のうち、上位４ビットＱ7 〜
Ｑ4 は、入力データの上位２ビット目から数えてＸ番目
に１が現われたときのＸ−１の値の反転値となってお
り、下位４ビットＱ3 〜Ｑ0 は、入力データの上位ビッ
ト側から見て最初に１が現われたビットに続く４ビット
のデータを示している。このことは、見方を変えると、
１６ビットの固定小数点形式のリニアコードを８ビット
浮動小数点形式のコードに変換しているのとほぼ同一で
あり、出力の上位４ビットを指数部、下位４ビットを仮
数部と考えることもできる。しかし、リニアコードから
浮動小数点形式へのコード変換と対数コードへの変換は
僅かな誤差を無視すればほぼ同一であり、もし、入力が
初めから浮動小数点形式でコード化されていれば、対数
変換回路２は、符号を無視し仮数部の上位ビットを使う
だけで足りる。その意味で、この発明では、対数変換回
路を浮動小数点回路に置き換えても、その基本的な動作
は変わらない。
トのリニアデータが８ビットの対数データに変換され
る。出力データＱ7 〜Ｑ0 のうち、上位４ビットＱ7 〜
Ｑ4 は、入力データの上位２ビット目から数えてＸ番目
に１が現われたときのＸ−１の値の反転値となってお
り、下位４ビットＱ3 〜Ｑ0 は、入力データの上位ビッ
ト側から見て最初に１が現われたビットに続く４ビット
のデータを示している。このことは、見方を変えると、
１６ビットの固定小数点形式のリニアコードを８ビット
浮動小数点形式のコードに変換しているのとほぼ同一で
あり、出力の上位４ビットを指数部、下位４ビットを仮
数部と考えることもできる。しかし、リニアコードから
浮動小数点形式へのコード変換と対数コードへの変換は
僅かな誤差を無視すればほぼ同一であり、もし、入力が
初めから浮動小数点形式でコード化されていれば、対数
変換回路２は、符号を無視し仮数部の上位ビットを使う
だけで足りる。その意味で、この発明では、対数変換回
路を浮動小数点回路に置き換えても、その基本的な動作
は変わらない。
【００１７】なお、図４の入力データにおいて＊印は無
視されるビットであり、かっこの中は［７ＦＦＦ（１６
進）］を０ｄＢとしたときの相対対数レベルの理論値を
示している。また、出力コードのかっこの中は［ＦＦ
（１６進）］を０ｄＢとし、１ＬＳＢを−０．３７６ｄ
Ｂとみなしたときの計算値である。この図から明らかな
ように、入力に対して出力は０．５ｄＢ以下の誤差で対
数変換されており、実用上十分な結果となっている。
視されるビットであり、かっこの中は［７ＦＦＦ（１６
進）］を０ｄＢとしたときの相対対数レベルの理論値を
示している。また、出力コードのかっこの中は［ＦＦ
（１６進）］を０ｄＢとし、１ＬＳＢを−０．３７６ｄ
Ｂとみなしたときの計算値である。この図から明らかな
ように、入力に対して出力は０．５ｄＢ以下の誤差で対
数変換されており、実用上十分な結果となっている。
【００１８】次に、８ビットの対数コードは、ピークホ
ールド／時間減衰回路３に入力される。ピークホールド
／時間減衰回路３は、入力される瞬時対数データに対し
て、ピーク保持と時間的減衰処理を施すことにより、概
略的な対数エンベロープを求める回路である。まず、こ
の回路の基本的な動作を図５の波形図に基づき説明す
る。図５（ａ）に示す入力信号が整流回路１で（ｂ）の
ように整流され、更に対数変換されたのち、ピークホー
ルド／時間減衰回路３で（ｃ）に示すピークホールド／
時間減衰された近似的な対数エンベロープが求められ
る。図５における「追従区間」は入力されるサンプル値
のレベルの増大に伴って対数レベルコードが増加する区
間である。「ホールド区間」は信号のサンプル値は減少
又は低い値をとるが、出力は以前の値を保持し続ける区
間である。この時間は、外部から与えられるパラメータ
（ホールドタイムＴ１）によって決められる。「ホール
ド区間においては、入力が新たに保持レベルを超えない
限りデータが更新されないので、正弦波の谷の部分等が
マスクされる。また、入力が新たに保持レベルを超える
と、出力データが更新され、そこから再度「ホールド区
間」が始まる。したがって、上述の「追従区間」は、出
力データの更新が１サンプル毎に行われている区間であ
るともいえる。
ールド／時間減衰回路３に入力される。ピークホールド
／時間減衰回路３は、入力される瞬時対数データに対し
て、ピーク保持と時間的減衰処理を施すことにより、概
略的な対数エンベロープを求める回路である。まず、こ
の回路の基本的な動作を図５の波形図に基づき説明す
る。図５（ａ）に示す入力信号が整流回路１で（ｂ）の
ように整流され、更に対数変換されたのち、ピークホー
ルド／時間減衰回路３で（ｃ）に示すピークホールド／
時間減衰された近似的な対数エンベロープが求められ
る。図５における「追従区間」は入力されるサンプル値
のレベルの増大に伴って対数レベルコードが増加する区
間である。「ホールド区間」は信号のサンプル値は減少
又は低い値をとるが、出力は以前の値を保持し続ける区
間である。この時間は、外部から与えられるパラメータ
（ホールドタイムＴ１）によって決められる。「ホール
ド区間においては、入力が新たに保持レベルを超えない
限りデータが更新されないので、正弦波の谷の部分等が
マスクされる。また、入力が新たに保持レベルを超える
と、出力データが更新され、そこから再度「ホールド区
間」が始まる。したがって、上述の「追従区間」は、出
力データの更新が１サンプル毎に行われている区間であ
るともいえる。
【００１９】「ホールド区間」が終了すると、「自動減
衰区間」に入る。ここでは、この区間を「自動減衰区間
１」と「自動減衰区間２」の２つの区間に分けている。
両者は対数レベルコードが外部から与えられるパラメー
タ（減衰切換レベルＬ１）より大か小かで分けられ、そ
れぞれの区間で異なる減衰率Ｒ１，Ｒ２を持つ。これら
の減衰率Ｒ１，Ｒ２も外部から与えられるパラメータで
ある。このように、瞬時対数コードの正確なエンベロー
プではなく、減衰時定数等が調整された信号を使用する
ことにより、コンプレッサ／リミッタにおける、いわゆ
る息継ぎ現象（信号の変動に応じて小刻みに雑音や背景
音のレベルが変動し、息継ぎをするように感じられる不
快な現象）を効果的に抑制することができる。適切な
「ホールド区間」を持つことは、「息継ぎ現象」の防止
に有効であり、信号レベルに応じて減衰率を切換えるの
は、高い信号レベルでの圧縮動作と低い信号レベルでの
伸長動作とで聴感上適切な減衰率が異なるためである。
衰区間」に入る。ここでは、この区間を「自動減衰区間
１」と「自動減衰区間２」の２つの区間に分けている。
両者は対数レベルコードが外部から与えられるパラメー
タ（減衰切換レベルＬ１）より大か小かで分けられ、そ
れぞれの区間で異なる減衰率Ｒ１，Ｒ２を持つ。これら
の減衰率Ｒ１，Ｒ２も外部から与えられるパラメータで
ある。このように、瞬時対数コードの正確なエンベロー
プではなく、減衰時定数等が調整された信号を使用する
ことにより、コンプレッサ／リミッタにおける、いわゆ
る息継ぎ現象（信号の変動に応じて小刻みに雑音や背景
音のレベルが変動し、息継ぎをするように感じられる不
快な現象）を効果的に抑制することができる。適切な
「ホールド区間」を持つことは、「息継ぎ現象」の防止
に有効であり、信号レベルに応じて減衰率を切換えるの
は、高い信号レベルでの圧縮動作と低い信号レベルでの
伸長動作とで聴感上適切な減衰率が異なるためである。
【００２０】図６は、このピークホールド／時間減衰回
路３の具体的な構成例、図７は、タイミング図である。
瞬時対数データは、ダウンカウンタ３１に入力されると
共に、コンパレータ３２に入力される。ダウンカウンタ
３１は、新規入力された入力データが現在の出力データ
を超えたことを示すコンパレータ３２の出力に基づい
て、ＡＮＤゲート３３を通過するクロックＣＫ１に同期
して入力データをロードする。入力データが出力データ
よりも小さいときは、コンパレータ３２の出力が０とな
るので、ダウンカウンタ３１にはピーク値がホールドさ
れたままとなり、入力データは何の影響も与えない。
路３の具体的な構成例、図７は、タイミング図である。
瞬時対数データは、ダウンカウンタ３１に入力されると
共に、コンパレータ３２に入力される。ダウンカウンタ
３１は、新規入力された入力データが現在の出力データ
を超えたことを示すコンパレータ３２の出力に基づい
て、ＡＮＤゲート３３を通過するクロックＣＫ１に同期
して入力データをロードする。入力データが出力データ
よりも小さいときは、コンパレータ３２の出力が０とな
るので、ダウンカウンタ３１にはピーク値がホールドさ
れたままとなり、入力データは何の影響も与えない。
【００２１】一方、ダウンカウンタ３１に新しい入力デ
ータがロードされるのと同時にダウンカウンタ３４にも
予め設定されたホールド時間Ｔ１がロードされる。ダウ
ンカウンタ３４は、クロックＣＫ２をダウンカウント
し、ホールド時間Ｔ１だけカウントしたらＺ出力を１に
する。これにより、ＡＮＤゲート３５を介してクロック
ＣＫ１がダウンカウンタ３１のクロックとして入力され
る１つの条件が成立する。Ｚ出力は、ダウンカウンタ３
１が新規入力で更新されてからホールドタイムＴ１だけ
カウントダウンを禁止するための信号である。
ータがロードされるのと同時にダウンカウンタ３４にも
予め設定されたホールド時間Ｔ１がロードされる。ダウ
ンカウンタ３４は、クロックＣＫ２をダウンカウント
し、ホールド時間Ｔ１だけカウントしたらＺ出力を１に
する。これにより、ＡＮＤゲート３５を介してクロック
ＣＫ１がダウンカウンタ３１のクロックとして入力され
る１つの条件が成立する。Ｚ出力は、ダウンカウンタ３
１が新規入力で更新されてからホールドタイムＴ１だけ
カウントダウンを禁止するための信号である。
【００２２】クロックＣＫ１がダウンカウンタ３１に入
力されるもうひとつの条件は、分周器３８の出力であ
る。即ち、ダウンカウンタ３１の出力は、コンパレータ
３６において、減速切換レベルＬ１と比較される。その
比較出力は、セレクタ３７の切換入力信号ＳＢとなる。
セレクタ３７は、選択入力信号が０（出力＞Ｌ１）のと
きに減衰率Ｒ１を選択出力し、選択入力信号が１（出力
＜Ｌ１）のときに減衰率Ｒ２を選択出力する。セレクタ
３７の出力は、プログラマブル分周器３８の分周数Ｎと
して供給される。分周器３８は、クロックＣＫ１をＮ分
周し、Ｎクロックが入力される度に出力Ｃを１にする。
したがって、ＡＮＤゲート３５からは、減衰率Ｒ１又は
Ｒ２で決定される周期のダウンパルスがダウンカウンタ
３１に与えられ、ダウンカウンタ３１のダウンカウント
速度が２段階に変化するようになっている。
力されるもうひとつの条件は、分周器３８の出力であ
る。即ち、ダウンカウンタ３１の出力は、コンパレータ
３６において、減速切換レベルＬ１と比較される。その
比較出力は、セレクタ３７の切換入力信号ＳＢとなる。
セレクタ３７は、選択入力信号が０（出力＞Ｌ１）のと
きに減衰率Ｒ１を選択出力し、選択入力信号が１（出力
＜Ｌ１）のときに減衰率Ｒ２を選択出力する。セレクタ
３７の出力は、プログラマブル分周器３８の分周数Ｎと
して供給される。分周器３８は、クロックＣＫ１をＮ分
周し、Ｎクロックが入力される度に出力Ｃを１にする。
したがって、ＡＮＤゲート３５からは、減衰率Ｒ１又は
Ｒ２で決定される周期のダウンパルスがダウンカウンタ
３１に与えられ、ダウンカウンタ３１のダウンカウント
速度が２段階に変化するようになっている。
【００２３】ピークホールド／時間減衰回路３の出力
は、８ビットのレベルコードであり、この出力がゲイン
テーブル４のアドレスとして供給される。ゲインテーブ
ル４は、例えば２５６ワードのテーブルで、図８〜図１
０に示すようなテーブル値が記憶されている。この例は
図１６及び図１７に示した特性を得るための利得テーブ
ルで、乗算係数を１６ビットの整数値で与え、１６進数
で２００００（１０進数で１６３８４）を１．０００と
している。図８〜図１０において、各アドレスに対応す
るデータとして、１６進コード、実数値及びｄＢ表現さ
れた値をそれぞれ示している。
は、８ビットのレベルコードであり、この出力がゲイン
テーブル４のアドレスとして供給される。ゲインテーブ
ル４は、例えば２５６ワードのテーブルで、図８〜図１
０に示すようなテーブル値が記憶されている。この例は
図１６及び図１７に示した特性を得るための利得テーブ
ルで、乗算係数を１６ビットの整数値で与え、１６進数
で２００００（１０進数で１６３８４）を１．０００と
している。図８〜図１０において、各アドレスに対応す
るデータとして、１６進コード、実数値及びｄＢ表現さ
れた値をそれぞれ示している。
【００２４】このゲインテーブル４は、例えば図１１に
示すように、ＲＡＭ４１で構成し、図示しないマイクロ
コンピュータ等からセレクタ４２及びバッファ４３を介
してアドレス及びデータを夫々供給することによって事
前に所望する利得特性を書き込んでおき、動作時はセレ
クタ４２を介してピークホールド／時間減衰回路３の出
力をアドレスとしてＲＡＭ４１に供給し、ゲイン値をレ
ジスタ４４を介して読み出すようにしてもよい。この場
合、テーブルの内容を種々変えることにより、系の利得
特性を任意に設定することができる。
示すように、ＲＡＭ４１で構成し、図示しないマイクロ
コンピュータ等からセレクタ４２及びバッファ４３を介
してアドレス及びデータを夫々供給することによって事
前に所望する利得特性を書き込んでおき、動作時はセレ
クタ４２を介してピークホールド／時間減衰回路３の出
力をアドレスとしてＲＡＭ４１に供給し、ゲイン値をレ
ジスタ４４を介して読み出すようにしてもよい。この場
合、テーブルの内容を種々変えることにより、系の利得
特性を任意に設定することができる。
【００２５】また、図１２に示すように、ＲＯＭ５１に
予め複数の利得特性を書き込んでおき、図示しないマイ
クロコンピュータ等から上位２ビットのアドレス信号を
特性選択パラメータとして与えることにより、任意の利
得特性を選択するようにしてもよい。
予め複数の利得特性を書き込んでおき、図示しないマイ
クロコンピュータ等から上位２ビットのアドレス信号を
特性選択パラメータとして与えることにより、任意の利
得特性を選択するようにしてもよい。
【００２６】ゲインテーブル４からの利得値の出力は、
図５（ｄ）に示すように、ピークホールド／時間減衰回
路３の出力とほぼ一致したタイミングとなる。このゲイ
ンテーブル４からの例えば１６ビットの出力が乗算器５
で１６ビットの入力データＤi と乗算されることによ
り、図５（ｅ）に示すように、所望する利得特性で入力
信号のレベル値が圧縮／伸長された出力データＤo を得
ることができる。
図５（ｄ）に示すように、ピークホールド／時間減衰回
路３の出力とほぼ一致したタイミングとなる。このゲイ
ンテーブル４からの例えば１６ビットの出力が乗算器５
で１６ビットの入力データＤi と乗算されることによ
り、図５（ｅ）に示すように、所望する利得特性で入力
信号のレベル値が圧縮／伸長された出力データＤo を得
ることができる。
【００２７】なお、上記実施例では、入出力信号系統が
１チャネルの場合について説明したが、図１３に示すよ
うに、入出力信号系統が複数チャネルの場合には、信号
振幅の最も大きいチャネルの信号を基準として上述した
圧縮伸長処理を行えばよい。信号振幅の最大値の算出
は、リニア領域で行ってもよいが、語長が長いので、規
模が大きくなる。したがって、この実施例では、対数変
換後のデータで最大値検出を行うことにより、語長を短
くするようにしている。実際には、前述したピークホー
ルド／時間減衰回路３の中に最大値検出と同等の回路が
含まれているので、入力段へのセレクタ７の挿入と、タ
イミング発生回路８の若干の回路の修正によって複数チ
ャネルに対応することが可能である。
１チャネルの場合について説明したが、図１３に示すよ
うに、入出力信号系統が複数チャネルの場合には、信号
振幅の最も大きいチャネルの信号を基準として上述した
圧縮伸長処理を行えばよい。信号振幅の最大値の算出
は、リニア領域で行ってもよいが、語長が長いので、規
模が大きくなる。したがって、この実施例では、対数変
換後のデータで最大値検出を行うことにより、語長を短
くするようにしている。実際には、前述したピークホー
ルド／時間減衰回路３の中に最大値検出と同等の回路が
含まれているので、入力段へのセレクタ７の挿入と、タ
イミング発生回路８の若干の回路の修正によって複数チ
ャネルに対応することが可能である。
【００２８】図１４にこの回路の動作タイミング図を示
す。クロックパルスＣＫ２は、単チャネルの場合と同
様、１サンプリング周期に１回発生するが、クロックパ
ルスＣＫ１は、セレクタ７の切換えと同期してチャネル
の数だけ連続して発生するようにする。これにより、図
６のコンパレータ３２による比較動作が入力チャネルの
数だけ連続して実行され、最終的に直前のサンプル周期
でのダウンカウンタ３１の値及び全入力チャネルの対数
レベルのうちの最大値がダウンカウンタ３１に残る。そ
の他の動作は単チャネルの場合と殆ど同様である。な
お、最終段の乗算は１つの乗算器を併用するために、時
分割で実行するようにしてもよい。
す。クロックパルスＣＫ２は、単チャネルの場合と同
様、１サンプリング周期に１回発生するが、クロックパ
ルスＣＫ１は、セレクタ７の切換えと同期してチャネル
の数だけ連続して発生するようにする。これにより、図
６のコンパレータ３２による比較動作が入力チャネルの
数だけ連続して実行され、最終的に直前のサンプル周期
でのダウンカウンタ３１の値及び全入力チャネルの対数
レベルのうちの最大値がダウンカウンタ３１に残る。そ
の他の動作は単チャネルの場合と殆ど同様である。な
お、最終段の乗算は１つの乗算器を併用するために、時
分割で実行するようにしてもよい。
【００２９】これらの実施例によれば、近似的なエンベ
ロープ計算を対数コードの領域で実行しているので、リ
ニア領域での指数関数的減衰に相当する演算を単純なダ
ウンカウンタで実現することができる。また、対数レベ
ルのデータの語長は元のリニア領域での語長に比べて短
縮されているために、広いダイナミックレンジの信号に
対しても、リニア領域での信号でテーブルを参照する場
合に比べてはるかに小規模な利得テーブルで広範囲な特
性指定が可能である。
ロープ計算を対数コードの領域で実行しているので、リ
ニア領域での指数関数的減衰に相当する演算を単純なダ
ウンカウンタで実現することができる。また、対数レベ
ルのデータの語長は元のリニア領域での語長に比べて短
縮されているために、広いダイナミックレンジの信号に
対しても、リニア領域での信号でテーブルを参照する場
合に比べてはるかに小規模な利得テーブルで広範囲な特
性指定が可能である。
【００３０】次に、音響信号効果装置（イフェクタ）と
しての動作について説明する。イフェクタとして非線形
効果を出すためには、時間減衰の保持時間と減衰時間を
最小（０）にすることによって、あるいは時間原数回路
自体を省略することによって、毎サンプル単位で、瞬時
データの振幅に応じた利得を与えることができる。この
場合にも、リアルタイム処理が実現される。図１５にこ
のディジタル信号処理装置を楽器演奏時のイフェクタと
して使用する場合の特性例を示す。この装置によれば、
このようなイフェクタも、ゲインテーブル４の書き替え
と、ピークホールド／時間減衰回路３へのパラメータ変
更のみによって実現できる。
しての動作について説明する。イフェクタとして非線形
効果を出すためには、時間減衰の保持時間と減衰時間を
最小（０）にすることによって、あるいは時間原数回路
自体を省略することによって、毎サンプル単位で、瞬時
データの振幅に応じた利得を与えることができる。この
場合にも、リアルタイム処理が実現される。図１５にこ
のディジタル信号処理装置を楽器演奏時のイフェクタと
して使用する場合の特性例を示す。この装置によれば、
このようなイフェクタも、ゲインテーブル４の書き替え
と、ピークホールド／時間減衰回路３へのパラメータ変
更のみによって実現できる。
【００３１】
【発明の効果】以上述べたように、この発明によれば、
利得テーブルで利得特性を出力させるようにしたので、
複雑な利得特性も極めて容易に実現でき、また、利得テ
ーブルとして対数表現又は浮動小数点表現されたディジ
タル信号をアドレスとして入力するテーブルを使用しよ
うとしているので、小規模な利得テーブルで広いダイナ
ミックレンジの信号を処理することができるという効果
を奏する。
利得テーブルで利得特性を出力させるようにしたので、
複雑な利得特性も極めて容易に実現でき、また、利得テ
ーブルとして対数表現又は浮動小数点表現されたディジ
タル信号をアドレスとして入力するテーブルを使用しよ
うとしているので、小規模な利得テーブルで広いダイナ
ミックレンジの信号を処理することができるという効果
を奏する。
【図１】 この発明の実施例に係るディジタル信号処理
装置のブロック図である。
装置のブロック図である。
【図２】 同装置における整流回路のブロック図であ
る。
る。
【図３】 同装置における対数変換回路のブロック図で
ある。
ある。
【図４】 同対数変換回路の入出力データを示す図であ
る。
る。
【図５】 同装置の各部の信号を示す波形図である。
【図６】 同装置におけるピークホールド／時間減衰回
路のブロック図である。
路のブロック図である。
【図７】 同回路の動作を示すタイミングチャートであ
る。
る。
【図８】 同装置におけるゲインテーブルのテーブル値
を示す図である。
を示す図である。
【図９】 同テーブル値を示す図である。
【図１０】 同テーブル値を示す図である。
【図１１】 同ゲインテーブルの構成例を示すブロック
図である。
図である。
【図１２】 同ゲインテーブルの他の構成例を示すブロ
ック図である。
ック図である。
【図１３】 この発明の他の実施例に係るディジタル信
号処理回路の構成を示すブロック図である。
号処理回路の構成を示すブロック図である。
【図１４】 同装置におけるピークホールド／時間減衰
回路の動作を示すタイミングチャートである。
回路の動作を示すタイミングチャートである。
【図１５】 この発明の更に他の実施例に係るディジタ
ル信号処理回路の入出力特性図である。
ル信号処理回路の入出力特性図である。
【図１６】 非線形な利得特性を持つ場合の入出力特性
の一例を示す特性図である。
の一例を示す特性図である。
【図１７】 同入出力特性を得るための利得特性を示す
特性図である。
特性図である。
１…整流回路、２…対数変換回路、３…ピークホールド
／時間減衰回路、４…ゲインテーブル、５，５1 〜５N
…乗算器、６，８…タイミング発生回路、７，２１〜２
４，３７，４２…セレクタ、１０0 〜１０14…ＥＸ−Ｏ
Ｒゲート、２５〜２７…ＯＲゲート、３１，３４…ダウ
ンカウンタ、３２，３６…コンパレータ、３３，３５…
ＡＮＤゲート、３８…プログラマブル分周器、４１…Ｒ
ＡＭ、４３…バッファ、４４…レジスタ、５１…ＲＯ
Ｍ。
／時間減衰回路、４…ゲインテーブル、５，５1 〜５N
…乗算器、６，８…タイミング発生回路、７，２１〜２
４，３７，４２…セレクタ、１０0 〜１０14…ＥＸ−Ｏ
Ｒゲート、２５〜２７…ＯＲゲート、３１，３４…ダウ
ンカウンタ、３２，３６…コンパレータ、３３，３５…
ＡＮＤゲート、３８…プログラマブル分周器、４１…Ｒ
ＡＭ、４３…バッファ、４４…レジスタ、５１…ＲＯ
Ｍ。
Claims (3)
- 【請求項１】 ディジタル入力信号のレベル値を非線形
の利得特性に基づいて圧縮又は伸長してディジタル出力
信号を出力するディジタル信号処理装置において、 前記利得特性に従って前記ディジタル入力信号のレベル
値に応じた利得値を出力する利得テーブルと、 この利得テーブルから出力される利得値と前記入力ディ
ジタル信号とを乗算して前記ディジタル出力信号を出力
する乗算手段とを備え、 前記利得テーブルは対数表現又は浮動小数点表現された
ディジタル信号をアドレスとして入力し前記利得値をデ
ータとして出力するものであることを特徴とするディジ
タル信号処理装置。 - 【請求項２】 ディジタル入力信号を対数表現又は浮動
小数点表現された対数データに変換する対数変換手段
と、 この対数変換手段から出力される対数データに対してピ
ーク保持及び時間的な減衰処理を施すピーク保持／時間
減衰手段と、 このピーク保持／時間減衰手段から出力される対数デー
タをアドレスとして入力し非線形の利得特性に従って前
記ディジタル入力信号のレベルに応じた利得値を出力す
る利得テーブルと、 この利得テーブルから出力される利得値と前記入力ディ
ジタル信号とを乗算してディジタル出力信号を出力する
乗算手段とを具備したことを特徴とするディジタル信号
処理装置。 - 【請求項３】 前記利得テーブルは、前記利得特性を外
部から書き替え可能としたＲＡＭにより構成されている
ことを特徴とする請求項１又は２に記載のディジタル信
号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13949393A JP3293240B2 (ja) | 1993-05-18 | 1993-05-18 | ディジタル信号処理装置 |
| US08/245,206 US6084974A (en) | 1993-05-18 | 1994-05-17 | Digital signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13949393A JP3293240B2 (ja) | 1993-05-18 | 1993-05-18 | ディジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334459A true JPH06334459A (ja) | 1994-12-02 |
| JP3293240B2 JP3293240B2 (ja) | 2002-06-17 |
Family
ID=15246554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13949393A Expired - Fee Related JP3293240B2 (ja) | 1993-05-18 | 1993-05-18 | ディジタル信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6084974A (ja) |
| JP (1) | JP3293240B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0792016A1 (en) * | 1996-02-26 | 1997-08-27 | Samsung Electronics Co., Ltd. | Signal-processing preamplifier for optical disc system |
| WO2001023104A3 (en) * | 1999-09-29 | 2002-03-14 | 1 Ltd | Method and apparatus to direct sound using an array of output transducers |
| US7215788B2 (en) | 1995-03-31 | 2007-05-08 | 1 . . . Limited | Digital loudspeaker |
| US7286618B2 (en) | 2003-01-22 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Digital AGC circuit |
| US7319641B2 (en) | 2001-10-11 | 2008-01-15 | 1 . . . Limited | Signal processing device for acoustic transducer array |
| JP2008236585A (ja) * | 2007-03-23 | 2008-10-02 | Yamaha Corp | ダイナミクス制御装置 |
| JP2008244795A (ja) * | 2007-03-27 | 2008-10-09 | Nippon Telegr & Teleph Corp <Ntt> | ダイナミックレンジスケール回路 |
| US7515719B2 (en) | 2001-03-27 | 2009-04-07 | Cambridge Mechatronics Limited | Method and apparatus to create a sound field |
| JP2009141471A (ja) * | 2007-12-04 | 2009-06-25 | Yamaha Corp | 自動音量補正装置 |
| JP2009533003A (ja) * | 2006-04-04 | 2009-09-10 | クゥアルコム・インコーポレイテッド | オート・ゲイン・コントロール |
| JP2010500834A (ja) * | 2007-02-16 | 2010-01-07 | ボーズ・コーポレーション | キックゲート |
| US7749116B2 (en) | 2004-08-25 | 2010-07-06 | Frank Chang | Panel of a ball for a ball game, a ball, and methods of making the same |
| JP2011509010A (ja) * | 2007-12-21 | 2011-03-17 | エスアールエス・ラブス・インコーポレーテッド | オーディオ信号の知覚ラウドネスを調節するシステム |
| US9312829B2 (en) | 2012-04-12 | 2016-04-12 | Dts Llc | System for adjusting loudness of audio signals in real time |
| US9820044B2 (en) | 2009-08-11 | 2017-11-14 | Dts Llc | System for increasing perceived loudness of speakers |
| US11252507B2 (en) | 2018-03-23 | 2022-02-15 | Yamaha Corporation | Dynamics processing method and dynamics processing device |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930158A (en) * | 1997-07-02 | 1999-07-27 | Creative Technology, Ltd | Processor with instruction set for audio effects |
| GB9824776D0 (en) * | 1998-11-11 | 1999-01-06 | Kemp Michael J | Audio dynamic control effects synthesiser |
| US7242784B2 (en) * | 2001-09-04 | 2007-07-10 | Motorola Inc. | Dynamic gain control of audio in a communication device |
| GB0203895D0 (en) * | 2002-02-19 | 2002-04-03 | 1 Ltd | Compact surround-sound system |
| JP3800139B2 (ja) * | 2002-07-09 | 2006-07-26 | ヤマハ株式会社 | レベル調節方法、プログラムおよび音声信号装置 |
| GB0301093D0 (en) | 2003-01-17 | 2003-02-19 | 1 Ltd | Set-up method for array-type sound systems |
| GB0321676D0 (en) * | 2003-09-16 | 2003-10-15 | 1 Ltd | Digital loudspeaker |
| JP4913038B2 (ja) * | 2004-04-08 | 2012-04-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 音声レベル制御 |
| GB0415626D0 (en) * | 2004-07-13 | 2004-08-18 | 1 Ltd | Directional microphone |
| US20070269071A1 (en) * | 2004-08-10 | 2007-11-22 | 1...Limited | Non-Planar Transducer Arrays |
| GB0514361D0 (en) * | 2005-07-12 | 2005-08-17 | 1 Ltd | Compact surround sound effects system |
| TWI284278B (en) * | 2005-09-21 | 2007-07-21 | Inventec Appliances Corp | Audio control system and method |
| JP4972742B2 (ja) * | 2006-10-17 | 2012-07-11 | 国立大学法人九州工業大学 | 高域信号補間方法及び高域信号補間装置 |
| JP2008263583A (ja) * | 2007-03-16 | 2008-10-30 | Sony Corp | 低域増強方法、低域増強回路および音響再生システム |
| US8836553B2 (en) * | 2012-10-16 | 2014-09-16 | Broadcom Corporation | DSP reciever with high speed low BER ADC |
| WO2016071900A1 (en) * | 2014-11-06 | 2016-05-12 | SHEFER, Yafit | Device and method for dynamic range compression of sound |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL293818A (ja) * | 1962-06-07 | |||
| US3535550A (en) * | 1967-07-11 | 1970-10-20 | Bunker Ramo | Pulse normalizing expanding or compressing circuit |
| JPS57162813A (en) * | 1981-03-26 | 1982-10-06 | Dbx | Compander |
| NL8300468A (nl) * | 1983-02-08 | 1984-09-03 | Philips Nv | Digitale dynamiek omzetter. |
| US4696044A (en) * | 1986-09-29 | 1987-09-22 | Waller Jr James K | Dynamic noise reduction with logarithmic control |
| JPH03220912A (ja) * | 1990-01-26 | 1991-09-30 | Matsushita Electric Ind Co Ltd | 信号切り換え装置 |
| US5170437A (en) * | 1990-10-17 | 1992-12-08 | Audio Teknology, Inc. | Audio signal energy level detection method and apparatus |
| US5146504A (en) * | 1990-12-07 | 1992-09-08 | Motorola, Inc. | Speech selective automatic gain control |
| US5404315A (en) * | 1991-04-30 | 1995-04-04 | Sharp Kabushiki Kaisha | Automatic sound gain control device and a sound recording/reproducing device including arithmetic processor conducting a non-linear conversion |
-
1993
- 1993-05-18 JP JP13949393A patent/JP3293240B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-17 US US08/245,206 patent/US6084974A/en not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215788B2 (en) | 1995-03-31 | 2007-05-08 | 1 . . . Limited | Digital loudspeaker |
| EP0792016A1 (en) * | 1996-02-26 | 1997-08-27 | Samsung Electronics Co., Ltd. | Signal-processing preamplifier for optical disc system |
| US7577260B1 (en) | 1999-09-29 | 2009-08-18 | Cambridge Mechatronics Limited | Method and apparatus to direct sound |
| WO2001023104A3 (en) * | 1999-09-29 | 2002-03-14 | 1 Ltd | Method and apparatus to direct sound using an array of output transducers |
| US7515719B2 (en) | 2001-03-27 | 2009-04-07 | Cambridge Mechatronics Limited | Method and apparatus to create a sound field |
| US7319641B2 (en) | 2001-10-11 | 2008-01-15 | 1 . . . Limited | Signal processing device for acoustic transducer array |
| US7286618B2 (en) | 2003-01-22 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Digital AGC circuit |
| US7749116B2 (en) | 2004-08-25 | 2010-07-06 | Frank Chang | Panel of a ball for a ball game, a ball, and methods of making the same |
| JP2009533003A (ja) * | 2006-04-04 | 2009-09-10 | クゥアルコム・インコーポレイテッド | オート・ゲイン・コントロール |
| US8374359B2 (en) | 2007-02-16 | 2013-02-12 | Bose Corporation | Kick gate |
| JP2010500834A (ja) * | 2007-02-16 | 2010-01-07 | ボーズ・コーポレーション | キックゲート |
| JP4938084B2 (ja) * | 2007-02-16 | 2012-05-23 | ボーズ・コーポレーション | キックゲート |
| JP2008236585A (ja) * | 2007-03-23 | 2008-10-02 | Yamaha Corp | ダイナミクス制御装置 |
| JP2008244795A (ja) * | 2007-03-27 | 2008-10-09 | Nippon Telegr & Teleph Corp <Ntt> | ダイナミックレンジスケール回路 |
| JP2009141471A (ja) * | 2007-12-04 | 2009-06-25 | Yamaha Corp | 自動音量補正装置 |
| JP2011509010A (ja) * | 2007-12-21 | 2011-03-17 | エスアールエス・ラブス・インコーポレーテッド | オーディオ信号の知覚ラウドネスを調節するシステム |
| US9264836B2 (en) | 2007-12-21 | 2016-02-16 | Dts Llc | System for adjusting perceived loudness of audio signals |
| US9820044B2 (en) | 2009-08-11 | 2017-11-14 | Dts Llc | System for increasing perceived loudness of speakers |
| US10299040B2 (en) | 2009-08-11 | 2019-05-21 | Dts, Inc. | System for increasing perceived loudness of speakers |
| US9312829B2 (en) | 2012-04-12 | 2016-04-12 | Dts Llc | System for adjusting loudness of audio signals in real time |
| US9559656B2 (en) | 2012-04-12 | 2017-01-31 | Dts Llc | System for adjusting loudness of audio signals in real time |
| US11252507B2 (en) | 2018-03-23 | 2022-02-15 | Yamaha Corporation | Dynamics processing method and dynamics processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3293240B2 (ja) | 2002-06-17 |
| US6084974A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3293240B2 (ja) | ディジタル信号処理装置 | |
| US7602320B2 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
| CA1277921C (en) | Digital signal gain control circuitry for varying digital signals in substantially equal db steps | |
| US5502277A (en) | Filter device and electronic musical instrument using the filter device | |
| JP2000163252A (ja) | 対数および逆対数に対する近似を実行するディジタル信号処理回路、システムおよび方法 | |
| US5748747A (en) | Digital signal processor for adding harmonic content to digital audio signal | |
| JPS6243199B2 (ja) | ||
| US4287805A (en) | Digital envelope modulator for digital waveform | |
| US5581480A (en) | Method and apparatus for mixing multiple channels of sampled digital audio using a non-linear clipping function | |
| US4633500A (en) | Speech synthesizer | |
| JP3591451B2 (ja) | データ処理装置およびデータ処理方法 | |
| JPH0535277A (ja) | 電子楽器 | |
| JP3123052B2 (ja) | 音響信号コンプレッサ装置 | |
| KR0121172B1 (ko) | 음원데이타 발생시스템 | |
| EP0261954A2 (en) | Digital signal gain control circuitry | |
| JP2603071B2 (ja) | エンベロープ制御装置 | |
| JPS6063593A (ja) | 電子楽器における波形発生装置 | |
| JP3149459B2 (ja) | ディストーション回路 | |
| US5745743A (en) | Digital signal processor integrally incorporating a coefficient interpolator structured on a hardware basis | |
| JP2611242B2 (ja) | 振幅圧縮伸長回路 | |
| JPH0669741A (ja) | Ｄ／ａ変換処理方法 | |
| JP2900076B2 (ja) | 波形生成装置 | |
| JPH03217898A (ja) | エンベロープフォロア | |
| Klein et al. | Instantaneously companding digital signal processors | |
| JP2698843B2 (ja) | 電子楽器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |