JPH06334485A - ３段スイッチ装置 - Google Patents
３段スイッチ装置Info
- Publication number
- JPH06334485A JPH06334485A JP13923493A JP13923493A JPH06334485A JP H06334485 A JPH06334485 A JP H06334485A JP 13923493 A JP13923493 A JP 13923493A JP 13923493 A JP13923493 A JP 13923493A JP H06334485 A JPH06334485 A JP H06334485A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input
- output
- switches
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ３段スイッチ回路の２次スイッチ障害救済時
にブロッキングが発生せず、切戻し時の瞬断時間を短く
する。 【構成】 入力Ｎ，出力Ｎのマトリクス回路４およびこ
のマトリクス回路４の接続制御，障害検出を行う制御部
５から構成される。マトリクス回路４は入力ｎ，出力２
ｎの１次スイッチＮ／ｎ個１−１〜Ｎ／ｎ、入力Ｎ／
ｎ，出力Ｎ／ｎの２次スイッチ２ｎ個２−１〜２ｎ、入
力２ｎ，出力ｎの３次スイッチＮ／ｎ個３−１〜Ｎ／ｎ
からなるｃｌｏｓ構成のマトリクス回路であり、制御部
５に１次スイッチで分岐接続を行わせる機能を持たせ
る。
にブロッキングが発生せず、切戻し時の瞬断時間を短く
する。 【構成】 入力Ｎ，出力Ｎのマトリクス回路４およびこ
のマトリクス回路４の接続制御，障害検出を行う制御部
５から構成される。マトリクス回路４は入力ｎ，出力２
ｎの１次スイッチＮ／ｎ個１−１〜Ｎ／ｎ、入力Ｎ／
ｎ，出力Ｎ／ｎの２次スイッチ２ｎ個２−１〜２ｎ、入
力２ｎ，出力ｎの３次スイッチＮ／ｎ個３−１〜Ｎ／ｎ
からなるｃｌｏｓ構成のマトリクス回路であり、制御部
５に１次スイッチで分岐接続を行わせる機能を持たせ
る。
Description
【０００１】
【産業上の利用分野】本発明はクロスコネクト装置など
に使用される３段スイッチ装置に係り、特に２次スイッ
チの障害救済のための３段スイッチ装置に関するもので
ある。
に使用される３段スイッチ装置に係り、特に２次スイッ
チの障害救済のための３段スイッチ装置に関するもので
ある。
【０００２】
【従来の技術】従来の３段スイッチ装置は、図２に示す
ようにマトリクス回路１４が入力ｎ，出力２ｎ−１
（ｎ：整数）の１次スイッチ１−１〜１−（Ｎ／ｎ）の
Ｎ／ｎ個（Ｎ：整数）と入力Ｎ／ｎ，出力Ｎ／ｎの２次
スイッチ２−１〜２−２ｎ−１の２ｎ−１個および入力
２ｎ−１，出力Ｎ／ｎの３次スイッチ３−１〜３−（Ｎ
／ｎ）のＮ／ｎ個からなるクロス（ｃｌｏｓ）構成され
ており、このマトリクス回路１４を制御する制御部１５
から構成されている。そして、制御部１５では３段スイ
ッチ構成に伴うブロッキングを防止するために、１次ス
イッチでのブロードキャスト（分岐）接続は一切行わな
い制御を行っていた。
ようにマトリクス回路１４が入力ｎ，出力２ｎ−１
（ｎ：整数）の１次スイッチ１−１〜１−（Ｎ／ｎ）の
Ｎ／ｎ個（Ｎ：整数）と入力Ｎ／ｎ，出力Ｎ／ｎの２次
スイッチ２−１〜２−２ｎ−１の２ｎ−１個および入力
２ｎ−１，出力Ｎ／ｎの３次スイッチ３−１〜３−（Ｎ
／ｎ）のＮ／ｎ個からなるクロス（ｃｌｏｓ）構成され
ており、このマトリクス回路１４を制御する制御部１５
から構成されている。そして、制御部１５では３段スイ
ッチ構成に伴うブロッキングを防止するために、１次ス
イッチでのブロードキャスト（分岐）接続は一切行わな
い制御を行っていた。
【０００３】
【発明が解決しようとする課題】この従来の３段スイッ
チ装置では、２次スイッチで障害が発生した場合に他の
２次スイッチに空きがあれば障害となった接続（パス）
の救済が可能であるが、他の２次スイッチを使用してし
まうとブロッキングが発生する可能性が出てくるという
問題があった。本発明はかかる問題を解決するためにな
されたもので、３段スイッチ回路の２次スイッチ障害救
済時にブロッキングが発生せず、切戻し時の瞬断時間を
短くする３段スイッチ装置を得ることを目的とする。
チ装置では、２次スイッチで障害が発生した場合に他の
２次スイッチに空きがあれば障害となった接続（パス）
の救済が可能であるが、他の２次スイッチを使用してし
まうとブロッキングが発生する可能性が出てくるという
問題があった。本発明はかかる問題を解決するためにな
されたもので、３段スイッチ回路の２次スイッチ障害救
済時にブロッキングが発生せず、切戻し時の瞬断時間を
短くする３段スイッチ装置を得ることを目的とする。
【０００４】
【課題を解決するための手段】本発明の３段スイッチ装
置は、入力Ｎ，出力Ｎ（Ｎ：整数）のマトリクス回路お
よびこの入力Ｎ，出力Ｎのマトリクス回路の接続制御，
障害検出を行う制御部から構成され、上記入力Ｎ，出力
Ｎのマトリクス回路は入力ｎ，出力２ｎ（ｎ：整数）の
１次スイッチＮ／ｎ個と入力Ｎ／ｎ，出力Ｎ／ｎの２次
スイッチ２ｎ個および入力２ｎ，出力ｎの３次スイッチ
Ｎ／ｎ個からなるクロス構成のマトリクス回路であり、
上記制御部に上記１次スイッチで分岐接続を行わせる機
能を持つようにしたものである。
置は、入力Ｎ，出力Ｎ（Ｎ：整数）のマトリクス回路お
よびこの入力Ｎ，出力Ｎのマトリクス回路の接続制御，
障害検出を行う制御部から構成され、上記入力Ｎ，出力
Ｎのマトリクス回路は入力ｎ，出力２ｎ（ｎ：整数）の
１次スイッチＮ／ｎ個と入力Ｎ／ｎ，出力Ｎ／ｎの２次
スイッチ２ｎ個および入力２ｎ，出力ｎの３次スイッチ
Ｎ／ｎ個からなるクロス構成のマトリクス回路であり、
上記制御部に上記１次スイッチで分岐接続を行わせる機
能を持つようにしたものである。
【０００５】
【作用】本発明においては、２次スイッチを２ｎ個持つ
ことにより、１個の２次スイッチを冗長的に使用する。
ことにより、１個の２次スイッチを冗長的に使用する。
【０００６】
【実施例】つぎに本発明について図面を参照して説明す
る。図１は本発明による３段スイッチ装置の一実施例を
示す系統図である。この図１において、１−１〜１−
（Ｎ／ｎ）は入力ｎ，出力２ｎのＮ／ｎ個の１次スイッ
チ、２−１〜２−２ｎは入力Ｎ／ｎ，出力Ｎ／ｎの２ｎ
個の２次スイッチ、３−１〜３−（Ｎ／ｎ）は入力２
ｎ，出力ｎのＮ／ｎ個の３次スイッチである。４はこれ
ら入力ｎ，出力２ｎの１次スイッチ１−１〜１−（Ｎ／
ｎ）と入力Ｎ／ｎ，出力Ｎ／ｎの２次スイッチ２−１〜
２−２ｎおよび入力２ｎ，出力ｎの３次スイッチ３−１
〜３−（Ｎ／ｎ）からなるクロス（ｃｌｏｓ）構成のマ
トリクス回路（入力Ｎ，出力Ｎのマトリクス回路）であ
る。
る。図１は本発明による３段スイッチ装置の一実施例を
示す系統図である。この図１において、１−１〜１−
（Ｎ／ｎ）は入力ｎ，出力２ｎのＮ／ｎ個の１次スイッ
チ、２−１〜２−２ｎは入力Ｎ／ｎ，出力Ｎ／ｎの２ｎ
個の２次スイッチ、３−１〜３−（Ｎ／ｎ）は入力２
ｎ，出力ｎのＮ／ｎ個の３次スイッチである。４はこれ
ら入力ｎ，出力２ｎの１次スイッチ１−１〜１−（Ｎ／
ｎ）と入力Ｎ／ｎ，出力Ｎ／ｎの２次スイッチ２−１〜
２−２ｎおよび入力２ｎ，出力ｎの３次スイッチ３−１
〜３−（Ｎ／ｎ）からなるクロス（ｃｌｏｓ）構成のマ
トリクス回路（入力Ｎ，出力Ｎのマトリクス回路）であ
る。
【０００７】そして、このマトリクス回路４は入力ｎ，
出力２ｎの１次スイッチ１−１〜１−（Ｎ／ｎ）と入力
Ｎ／ｎ，出力Ｎ／ｎの２次スイッチ２−１〜２−２ｎと
入力２ｎ，出力ｎの３次スイッチ３−１〜３−（Ｎ／
ｎ）から構成され、１次スイッチ，２次スイッチ，３次
スイッチはｃｌｏｓ接続されている。５はこの入力Ｎ，
出力Ｎのマトリクス回路４の接続制御，障害検出を行う
制御部で、この制御部５に１次スイッチでブロードキャ
スト（分岐）接続を行わせる機能を持たせている。
出力２ｎの１次スイッチ１−１〜１−（Ｎ／ｎ）と入力
Ｎ／ｎ，出力Ｎ／ｎの２次スイッチ２−１〜２−２ｎと
入力２ｎ，出力ｎの３次スイッチ３−１〜３−（Ｎ／
ｎ）から構成され、１次スイッチ，２次スイッチ，３次
スイッチはｃｌｏｓ接続されている。５はこの入力Ｎ，
出力Ｎのマトリクス回路４の接続制御，障害検出を行う
制御部で、この制御部５に１次スイッチでブロードキャ
スト（分岐）接続を行わせる機能を持たせている。
【０００８】つぎにこの図１に示す実施例の動作を説明
する。まず、図１に示す入力ａと出力ｂの接続が１次ス
イッチｉ，２次スイッチｊ，３次スイッチｋを介して接
続されているときに２次スイッチｊで障害が発生する
と、制御部５は１次スイッチｉで入力ａに対するブロー
ドキャストを行い、ｂ1の接続，２次スイッチ２ｎでｂ2
の接続、３次スイッチｋでａ3 の接続を開放しｂ3 の
接続を行うことにより、２次スイッチｊの障害を救済す
る。つぎに、制御部５は２次スイッチ２−２ｎを２次ス
イッチの障害救済が必要な場合のみ使用する。
する。まず、図１に示す入力ａと出力ｂの接続が１次ス
イッチｉ，２次スイッチｊ，３次スイッチｋを介して接
続されているときに２次スイッチｊで障害が発生する
と、制御部５は１次スイッチｉで入力ａに対するブロー
ドキャストを行い、ｂ1の接続，２次スイッチ２ｎでｂ2
の接続、３次スイッチｋでａ3 の接続を開放しｂ3 の
接続を行うことにより、２次スイッチｊの障害を救済す
る。つぎに、制御部５は２次スイッチ２−２ｎを２次ス
イッチの障害救済が必要な場合のみ使用する。
【０００９】
【発明の効果】以上説明したように本発明の３段スイッ
チ装置は、２次スイッチを２ｎ個持つことにより、１個
の２次スイッチを冗長的に使用するようにしたので、２
次スイッチに障害が発生し、その救済を行ってもブロッ
キングが発生することはないという効果を有する。ま
た、図１において、２次スイッチｊの障害が復旧した場
合には３次スイッチｋでｂ3 の接続をａ3 に変更するこ
とで、元の接続に戻すことができるため、短時間の瞬断
で元の接続に戻すことができる効果がある。
チ装置は、２次スイッチを２ｎ個持つことにより、１個
の２次スイッチを冗長的に使用するようにしたので、２
次スイッチに障害が発生し、その救済を行ってもブロッ
キングが発生することはないという効果を有する。ま
た、図１において、２次スイッチｊの障害が復旧した場
合には３次スイッチｋでｂ3 の接続をａ3 に変更するこ
とで、元の接続に戻すことができるため、短時間の瞬断
で元の接続に戻すことができる効果がある。
【図１】本発明による３段スイッチ装置の一実施例を示
す系統図である。
す系統図である。
【図２】従来の３段スイッチ装置の一例を示す系統図で
ある。
ある。
１−１〜１−（Ｎ／ｎ） １次スイッチ ２−１〜２−２ｎ ２次スイッチ ３−１〜３−（Ｎ／ｎ） ３次スイッチ ４ マトリクス回路 ５ 制御部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【課題を解決するための手段】本発明の３段スイッチ装
置は、入力Ｎ，出力Ｎ（Ｎ：整数）のマトリクス回路お
よびこの入力Ｎ，出力Ｎのマトリクス回路の接続制御，
障害検出を行う制御部から構成され、上記入力Ｎ，出力
Ｎのマトリクス回路は入力ｎ，出力２ｎ（ｎ：整数）の
１次スイッチＮ／ｎ個と入力Ｎ／ｎ，出力Ｎ／ｎの２次
スイッチ２ｎ個および入力２ｎ，出力ｎの３次スイッチ
Ｎ／ｎ個からなるクロス構成のマトリクス回路であり、
上記制御部に上記１次スイッチで分岐接続を行わせる機
能を持つようにしたものである。また、制御部は、２次
スイッチのいずれかで障害が発生したとき、２次スイッ
チの所定の１つを使用して、障害が発生した２次スイッ
チの回路をこの所定の２次スイッチの回路に切り替える
ようにしたものである。
置は、入力Ｎ，出力Ｎ（Ｎ：整数）のマトリクス回路お
よびこの入力Ｎ，出力Ｎのマトリクス回路の接続制御，
障害検出を行う制御部から構成され、上記入力Ｎ，出力
Ｎのマトリクス回路は入力ｎ，出力２ｎ（ｎ：整数）の
１次スイッチＮ／ｎ個と入力Ｎ／ｎ，出力Ｎ／ｎの２次
スイッチ２ｎ個および入力２ｎ，出力ｎの３次スイッチ
Ｎ／ｎ個からなるクロス構成のマトリクス回路であり、
上記制御部に上記１次スイッチで分岐接続を行わせる機
能を持つようにしたものである。また、制御部は、２次
スイッチのいずれかで障害が発生したとき、２次スイッ
チの所定の１つを使用して、障害が発生した２次スイッ
チの回路をこの所定の２次スイッチの回路に切り替える
ようにしたものである。
Claims (1)
- 【請求項１】 入力Ｎ，出力Ｎ（Ｎ：整数）のマトリク
ス回路およびこの入力Ｎ，出力Ｎのマトリクス回路の接
続制御，障害検出を行う制御部から構成され、前記入力
Ｎ，出力Ｎのマトリクス回路は入力ｎ，出力２ｎ（ｎ：
整数）の１次スイッチＮ／ｎ個と入力Ｎ／ｎ，出力Ｎ／
ｎの２次スイッチ２ｎ個および入力２ｎ，出力ｎの３次
スイッチＮ／ｎ個からなるクロス構成のマトリクス回路
であり、前記制御部に前記１次スイッチで分岐接続を行
わせる機能を持つようにしたことを特徴とする３段スイ
ッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139234A JP2737600B2 (ja) | 1993-05-19 | 1993-05-19 | ３段スイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5139234A JP2737600B2 (ja) | 1993-05-19 | 1993-05-19 | ３段スイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334485A true JPH06334485A (ja) | 1994-12-02 |
| JP2737600B2 JP2737600B2 (ja) | 1998-04-08 |
Family
ID=15240605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5139234A Expired - Lifetime JP2737600B2 (ja) | 1993-05-19 | 1993-05-19 | ３段スイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737600B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003009194A (ja) * | 2001-06-25 | 2003-01-10 | Kddi Corp | 光クロスコネクト装置並びにその制御装置及び方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595490A (en) * | 1979-01-12 | 1980-07-19 | Nec Corp | System switching system for exchange |
| JPH0296495A (ja) * | 1988-10-03 | 1990-04-09 | Nec Corp | ３段スイッチの拡張方法 |
| JPH03274819A (ja) * | 1990-03-23 | 1991-12-05 | Nec Corp | 装置内信号経路切替方法 |
-
1993
- 1993-05-19 JP JP5139234A patent/JP2737600B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595490A (en) * | 1979-01-12 | 1980-07-19 | Nec Corp | System switching system for exchange |
| JPH0296495A (ja) * | 1988-10-03 | 1990-04-09 | Nec Corp | ３段スイッチの拡張方法 |
| JPH03274819A (ja) * | 1990-03-23 | 1991-12-05 | Nec Corp | 装置内信号経路切替方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003009194A (ja) * | 2001-06-25 | 2003-01-10 | Kddi Corp | 光クロスコネクト装置並びにその制御装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2737600B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Armstrong | A general method of applying error correction to synchronous digital systems | |
| JP2849819B2 (ja) | 交換機 | |
| JP2745566B2 (ja) | ３段スイッチの拡張方法 | |
| CN108494395B (zh) | 一种三重化冗余系统的do模块及其输出表决电路 | |
| JPH06334485A (ja) | ３段スイッチ装置 | |
| JPS5946022B2 (ja) | デ−タ処理装置 | |
| JP4182621B2 (ja) | 制御信号の入力回路 | |
| JPS61269493A (ja) | 多段リンク接続網 | |
| JPH04160949A (ja) | 交換装置 | |
| JPH0373621A (ja) | 回線切替制御方式 | |
| JPH07321629A (ja) | 半導体装置 | |
| JP2643578B2 (ja) | 自己診断回路 | |
| JP2730522B2 (ja) | ユニット切換装置およびユニット切換方法 | |
| JPS5935242A (ja) | 切替制御方式 | |
| JPS63212209A (ja) | 電力合成増幅器 | |
| JPH036741A (ja) | 二重化システムのデータ出力装置 | |
| JPH04156642A (ja) | 切り替え制御回路 | |
| JPH06327055A (ja) | 制御方式 | |
| JPS60259026A (ja) | Ｎ：１の現用予備装置における自動切替方法 | |
| JPS60246455A (ja) | インタフエ−スのバツクアツプシステム | |
| JPH0685714A (ja) | 回線切替方法 | |
| JPH04267623A (ja) | 非閉塞型３段スイッチ | |
| JPH0748716B2 (ja) | ヒットレス回線切替回路 | |
| JPH1013308A (ja) | Ｎ：１冗長構成システム | |
| JPH03126114A (ja) | 無瞬断切替制御回路 |