JPH0633703Y2 - ディエンファシス回路 - Google Patents
ディエンファシス回路Info
- Publication number
- JPH0633703Y2 JPH0633703Y2 JP15990887U JP15990887U JPH0633703Y2 JP H0633703 Y2 JPH0633703 Y2 JP H0633703Y2 JP 15990887 U JP15990887 U JP 15990887U JP 15990887 U JP15990887 U JP 15990887U JP H0633703 Y2 JPH0633703 Y2 JP H0633703Y2
- Authority
- JP
- Japan
- Prior art keywords
- emphasis
- capacitor
- circuit
- resistor
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はFM伝送に使用されるエンファシス回路のうち受
信側で使用されるディエンファシス回路に関する。
信側で使用されるディエンファシス回路に関する。
エンファシス回路はFM伝送における、信号対雑音比の改
善のために使用される。一般にエンファシス回路の特性
はＴマイクロセカンドという表し方で規定される。更
に、衛星を使用した国際間通信においてはCCITT勧告
（J.17）で規定されたエンファシス回路が使用されてい
る。近年、衛星通信は国際間通信のみならず、地域通信
にも使用されてきている。このために種々のエンファシ
ス特性に簡単に変更できることが望まれる。
善のために使用される。一般にエンファシス回路の特性
はＴマイクロセカンドという表し方で規定される。更
に、衛星を使用した国際間通信においてはCCITT勧告
（J.17）で規定されたエンファシス回路が使用されてい
る。近年、衛星通信は国際間通信のみならず、地域通信
にも使用されてきている。このために種々のエンファシ
ス特性に簡単に変更できることが望まれる。
このＴマイクロセカンド、及びCCITT勧告J.17の夫々の
エンファシスの特性を第２図及び第３図により説明す
る。
エンファシスの特性を第２図及び第３図により説明す
る。
第２図は１個の演算増幅器３、２個の抵抗器R1，R2及び
１個のコンデンサＣにより構成したＴマイクロセカンド
のディエンファシス回路である。この回路の利得周波数
特性は下式で表される。
１個のコンデンサＣにより構成したＴマイクロセカンド
のディエンファシス回路である。この回路の利得周波数
特性は下式で表される。
クロスオーバ周波数（ｘ）にて、|G|＝１であるか
ら、 第３図は１個の演算増幅器3,3個の抵抗器R1，R2，R7及
び１個のコンデンサＣで構成されたCCITT勧告J.17によ
る特性のディエンファシス回路である。この回路の利得
周波数特性は下式で表される。
ら、 第３図は１個の演算増幅器3,3個の抵抗器R1，R2，R7及
び１個のコンデンサＣで構成されたCCITT勧告J.17によ
る特性のディエンファシス回路である。この回路の利得
周波数特性は下式で表される。
一方、CCITT勧告J.17によるディエンファシス特性は、
次式で規定されている。なお、クロスオーバ周波数は1.
42KHzである。
次式で規定されている。なお、クロスオーバ周波数は1.
42KHzである。
したがって、 Ｃ（R2＋R7）＝1/3000 上の３式より、 R1＝9.932×10-5/C R2＝2.948×10-4/C R7＝3.849×10-5/C したがって、これらを第４図及び第５図に示す従来の回
路例に適用した場合を示す。なお、ここでは３種類のデ
ィエンファシス特性に設定することができる例を示して
いる。
路例に適用した場合を示す。なお、ここでは３種類のデ
ィエンファシス特性に設定することができる例を示して
いる。
先ず第４図の回路例について説明する。
この回路例では、演算増幅器３に対して抵抗R1，R2，
R4，R6，R7及びコンデンサC1，C2，C3を切替接続できる
ように構成している。そして、端子11,12間を接続した
時はCCITT勧告J.17のディエンファシス特性が得られ
る。また、端子13,14間を接続した時はT1マイクロセカ
ンド特性となり、端子15,16間を接続した時はT2マイク
ロセカンド特性となる。
R4，R6，R7及びコンデンサC1，C2，C3を切替接続できる
ように構成している。そして、端子11,12間を接続した
時はCCITT勧告J.17のディエンファシス特性が得られ
る。また、端子13,14間を接続した時はT1マイクロセカ
ンド特性となり、端子15,16間を接続した時はT2マイク
ロセカンド特性となる。
したがって、上述した計算式を第４図に適用すると、各
定数は１つの定数を適当に定めると順次算出できる。例
えば、コンデンサC1の静電容量を適当な値に決めると、
各定数は以下の式で求めることができる。
定数は１つの定数を適当に定めると順次算出できる。例
えば、コンデンサC1の静電容量を適当な値に決めると、
各定数は以下の式で求めることができる。
R1＝9.932×10-5／C1 R7＝3.849×10-5／C1 R2＝2.948×10-4／C1 R4＝T1／C2 R6＝T2／C3 これらの式から判るようにクロスオーバ周波数における
各ディエンファシスの利得を１に揃えるには、各抵抗の
抵抗値は勿論、各コンデンサの静電容量も夫々異なる値
に設定する必要がある。ディエンファシス特性は、送信
側の変調信号を忠実に復元させるために高い精度が要求
される。したがって、各抵抗器，コンデンサは抵抗値，
静電容量値が計算値を同一となるよう高い精度のものが
要求される。精度の高いコンデンサは高価である。しか
も、各コンデンサの静電容量は互いに関連した値である
ため、夫々１個のコンデンサで希望の値に設定できずに
複数のコンデンサが必要となる可能性が高い。
各ディエンファシスの利得を１に揃えるには、各抵抗の
抵抗値は勿論、各コンデンサの静電容量も夫々異なる値
に設定する必要がある。ディエンファシス特性は、送信
側の変調信号を忠実に復元させるために高い精度が要求
される。したがって、各抵抗器，コンデンサは抵抗値，
静電容量値が計算値を同一となるよう高い精度のものが
要求される。精度の高いコンデンサは高価である。しか
も、各コンデンサの静電容量は互いに関連した値である
ため、夫々１個のコンデンサで希望の値に設定できずに
複数のコンデンサが必要となる可能性が高い。
次に、第５図の回路例について説明する。この回路例で
は、演算増幅器３に対して抵抗R2，R4，R6，R7，R11，R
12，R13及びコンデンサＣを切替スイッチ21a〜21cで連
動して切替接続できるように構成している。そして、こ
こでは、基本となる第２図並びに第３図のディエンファ
シス回路のコンデンサの静電容量は一定値に固定し、各
抵抗器の抵抗値を切替スイッチにより変化して各種ディ
エンファシス特性を切替えるようにしている。この場合
の各定数はコンデンサＣの静電容量を適当に定めれば各
抵抗器の抵抗値は、以下の式で求めることができる。
は、演算増幅器３に対して抵抗R2，R4，R6，R7，R11，R
12，R13及びコンデンサＣを切替スイッチ21a〜21cで連
動して切替接続できるように構成している。そして、こ
こでは、基本となる第２図並びに第３図のディエンファ
シス回路のコンデンサの静電容量は一定値に固定し、各
抵抗器の抵抗値を切替スイッチにより変化して各種ディ
エンファシス特性を切替えるようにしている。この場合
の各定数はコンデンサＣの静電容量を適当に定めれば各
抵抗器の抵抗値は、以下の式で求めることができる。
R4＝T1/C R7＝3.849×10-5/C R6＝T2/C R2＝2.948×10-4/C R11＝9.932×10-5/C このディエンファシス回路は、１個のコンデンサで実現
でき、かつコンデンサの静電容量を任意に設定できる。
しかしながら、ディエンファシス特性を切替える時には
各抵抗器の抵抗値を全て変化しなければならないため、
多連の切替スイッチを必要とする。
でき、かつコンデンサの静電容量を任意に設定できる。
しかしながら、ディエンファシス特性を切替える時には
各抵抗器の抵抗値を全て変化しなければならないため、
多連の切替スイッチを必要とする。
従来のディエンファシス回路は、各ディエンファシスを
構成するコンデンサの静電容量値が互いに関連するの
で、複数の高価な精度の高いコンデンサを必要とした
り、あるいはコンデンサ１個で各種のディエンファシス
特性を実現するには各ディエンファシス回路を構成する
各抵抗器の抵抗値を変化させる必要があるので多連の切
替スイッチが必要とされて切替が複雑になるという問題
がある。
構成するコンデンサの静電容量値が互いに関連するの
で、複数の高価な精度の高いコンデンサを必要とした
り、あるいはコンデンサ１個で各種のディエンファシス
特性を実現するには各ディエンファシス回路を構成する
各抵抗器の抵抗値を変化させる必要があるので多連の切
替スイッチが必要とされて切替が複雑になるという問題
がある。
本考案は、容易にディエンファシス特性を変更でき、し
かも高価な精度の高いコンデンサの数を減らして安価に
構成することを可能とするディエンファシス回路を提供
することを目的としている。
かも高価な精度の高いコンデンサの数を減らして安価に
構成することを可能とするディエンファシス回路を提供
することを目的としている。
本考案のディエンファシス回路は、演算増幅器と、この
演算増幅器の反転入力端子と出力端子との間に直列接続
した抵抗及びコンデンサと、信号入力端子と前記出力端
子との間に並列接続したそれぞれ偶数個の直列接続した
抵抗からなるｎ列（ｎは２以上の自然数）の抵抗列と、
このｎ列の抵抗列の夫々の中間接続点に設けたｎ個の端
子と、前記反転入力端子及び前記抵抗とコンデンサの接
続点に設けて前記ｎ個の端子と対をなすｎ個の端子とを
備え、これらｎ個の端子対を選択的に接続可能な構成と
している。
演算増幅器の反転入力端子と出力端子との間に直列接続
した抵抗及びコンデンサと、信号入力端子と前記出力端
子との間に並列接続したそれぞれ偶数個の直列接続した
抵抗からなるｎ列（ｎは２以上の自然数）の抵抗列と、
このｎ列の抵抗列の夫々の中間接続点に設けたｎ個の端
子と、前記反転入力端子及び前記抵抗とコンデンサの接
続点に設けて前記ｎ個の端子と対をなすｎ個の端子とを
備え、これらｎ個の端子対を選択的に接続可能な構成と
している。
次に、本考案を図面を参照して説明する。
第１図は本考案の一実施例のディエンファシス回路の回
路図であり、ここでは３種のディエンファシス特性が得
られる例を示している。
路図であり、ここでは３種のディエンファシス特性が得
られる例を示している。
即ち、非反転入力端子をグランドに接続した演算増幅器
３を有しており、この演算増幅器３の反転入力端子に
は、抵抗R7の一端を接続している。そして、この抵抗R7
の他端には前記演算増幅器３の出力端子に一端を接続し
たコンデンサＣの他端を接続している。また、信号入力
端子１と演算増幅器３の出力端子との間に並列接続した
３個の抵抗列R1及びR2，R3及びR4，R5及びR6と、この３
個の抵抗列の各中間接続点に設けた３個の端子11,13,15
と、前記演算増幅器３の反転入力端子あるいは前記抵抗
R7とコンデンサＣの接続点に設けた３個の端子12,14,16
とを備え、これらの対をなした３対の端子11及び12,13
及び14,15及び16を選択的に相互接続可能に構成してい
る。
３を有しており、この演算増幅器３の反転入力端子に
は、抵抗R7の一端を接続している。そして、この抵抗R7
の他端には前記演算増幅器３の出力端子に一端を接続し
たコンデンサＣの他端を接続している。また、信号入力
端子１と演算増幅器３の出力端子との間に並列接続した
３個の抵抗列R1及びR2，R3及びR4，R5及びR6と、この３
個の抵抗列の各中間接続点に設けた３個の端子11,13,15
と、前記演算増幅器３の反転入力端子あるいは前記抵抗
R7とコンデンサＣの接続点に設けた３個の端子12,14,16
とを備え、これらの対をなした３対の端子11及び12,13
及び14,15及び16を選択的に相互接続可能に構成してい
る。
この構成によれば、ディエンファシス特性はこれらの端
子の相互接続位置により決定される。
子の相互接続位置により決定される。
まず、端子11,12間を接続した場合、この腕は抵抗R1，R
2，R7とのコンデンサＣと演算増幅器３とで構成された
反転増幅器として動作する。この反転増幅器の利得G1は
次の式で表される。
2，R7とのコンデンサＣと演算増幅器３とで構成された
反転増幅器として動作する。この反転増幅器の利得G1は
次の式で表される。
一方、CCITT勧告J.17によるディエンファシス特性の理
論式は次式のとおりである。
論式は次式のとおりである。
よって、 Ｃ（R2＋R7）＝1/3000 R1（R2＋R7）／（R2・R7）＝2.9174 上の３式より R1＝9.932×10-5/C R2＝2.948×10-4/C R7＝3.849×10-5/C 次に端子13,14間を接続した時、この回路は抵抗器R3，R
4とコンデンサＣと演算増幅器３とで構成された反転増
幅器として動作する。この時の増幅器の利得G2は下式で
表される。すなわち、T1マイクロセカンドのディエンフ
ァシス特性を示す。
4とコンデンサＣと演算増幅器３とで構成された反転増
幅器として動作する。この時の増幅器の利得G2は下式で
表される。すなわち、T1マイクロセカンドのディエンフ
ァシス特性を示す。
クロスオーバー周波数（x1）の時｜G2｜＝１であるか
ら また、R4＝T1/C さらに、端子15,16間を接続した時、この回路は抵抗器R
5，R6とコンデンサＣと演算増幅器３とで構成された反
転増幅器として動作する。この増幅器の利得G3は下式で
表される。すなわち、T2マイクロセカンドのディエンフ
ァシス特性を示す。
ら また、R4＝T1/C さらに、端子15,16間を接続した時、この回路は抵抗器R
5，R6とコンデンサＣと演算増幅器３とで構成された反
転増幅器として動作する。この増幅器の利得G3は下式で
表される。すなわち、T2マイクロセカンドのディエンフ
ァシス特性を示す。
（T2＝CR6） クロスオーバー周波数（x2）の時｜G3｜＝１であるか
ら、 また、R6＝T2/C このように、コンデンサＣの静電容量を適当な値に設定
し、それぞれの抵抗器を各計算式から求めた値に設定す
れば、種々のディエンファシス特性を実現できる。
ら、 また、R6＝T2/C このように、コンデンサＣの静電容量を適当な値に設定
し、それぞれの抵抗器を各計算式から求めた値に設定す
れば、種々のディエンファシス特性を実現できる。
ここで、前記実施例は本考案の一実施例に過ぎず、接続
する抵抗器の個数を適宜変更することによりディエンフ
ァシス特性これよりも少なくあるいは多い数に切替える
構成にできるのは言うまでもない。
する抵抗器の個数を適宜変更することによりディエンフ
ァシス特性これよりも少なくあるいは多い数に切替える
構成にできるのは言うまでもない。
ここで、抵抗列の数及びこれに伴う端子対の数を任意の
数に設定することにより、任意種類の特性が得られるこ
とは言うまでもない。
数に設定することにより、任意種類の特性が得られるこ
とは言うまでもない。
以上説明したように本考案は、信号入力端子と演算増幅
器の出力端子との間に並列接続したそれぞれ偶数個の抵
抗からなるｎ列の抵抗列の夫々の中間接続点のいずれか
１つと、演算増幅器の反転入力端子、或いはこの反転入
力端子と入力端子との間に接続された抵抗とコンデンサ
の接続点のいずれか１つとを選択的に接続してｎ種のデ
ィエンファシス特性を得るように構成しているので、ｎ
個の端子間の接続箇所を変更するだけで容易にディエン
ファシス特性を変更でき、しかも高価な精度の高いコン
デンサの使用も１個ですみ安価に構成できる効果があ
る。
器の出力端子との間に並列接続したそれぞれ偶数個の抵
抗からなるｎ列の抵抗列の夫々の中間接続点のいずれか
１つと、演算増幅器の反転入力端子、或いはこの反転入
力端子と入力端子との間に接続された抵抗とコンデンサ
の接続点のいずれか１つとを選択的に接続してｎ種のデ
ィエンファシス特性を得るように構成しているので、ｎ
個の端子間の接続箇所を変更するだけで容易にディエン
ファシス特性を変更でき、しかも高価な精度の高いコン
デンサの使用も１個ですみ安価に構成できる効果があ
る。
第１図は本考案の一実施例の回路図、第２図及び第３図
はディエンファシス回路の基本回路の一例の回路図、第
４図，第５図は従来例の回路図である。 １……回路入力端子、２……回路出力端子、３……演算
増幅器、11〜16……端子、21a〜21c……切替スイッチ、
R1〜R13……抵抗、C,C1〜C3……コンデンサ。
はディエンファシス回路の基本回路の一例の回路図、第
４図，第５図は従来例の回路図である。 １……回路入力端子、２……回路出力端子、３……演算
増幅器、11〜16……端子、21a〜21c……切替スイッチ、
R1〜R13……抵抗、C,C1〜C3……コンデンサ。
Claims (1)
- 【請求項１】演算増幅器と、この演算増幅器の反転入力
端子と出力端子との間に直列接続した抵抗及びコンデン
サと、信号入力端子と前記出力端子との間に並列接続し
た夫々偶数個の直列接続した抵抗からなるｎ列（ｎは２
以上の自然数）の抵抗列と、このｎ列の抵抗列の夫々の
中間接続点に設けたｎ個の端子と、前記反転入力端子及
び前記抵抗とコンデンサの接続点に設けて前記ｎ個の端
子と対をなすｎ個の端子とを備え、これらｎ個の端子対
を選択的に接続可能に構成したことを特徴とするディエ
ンファシス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15990887U JPH0633703Y2 (ja) | 1987-10-21 | 1987-10-21 | ディエンファシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15990887U JPH0633703Y2 (ja) | 1987-10-21 | 1987-10-21 | ディエンファシス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0165518U JPH0165518U (ja) | 1989-04-26 |
| JPH0633703Y2 true JPH0633703Y2 (ja) | 1994-08-31 |
Family
ID=31441524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15990887U Expired - Lifetime JPH0633703Y2 (ja) | 1987-10-21 | 1987-10-21 | ディエンファシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633703Y2 (ja) |
-
1987
- 1987-10-21 JP JP15990887U patent/JPH0633703Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0165518U (ja) | 1989-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828644B2 (ja) | アクテイブ型位相等化器 | |
| JPH0633703Y2 (ja) | ディエンファシス回路 | |
| JPS5811124B2 (ja) | 周波数特性調整回路 | |
| RU1579418C (ru) | Полосовой пьезоэлектрический фильтр | |
| JPS6313572B2 (ja) | ||
| JPH0352045Y2 (ja) | ||
| US3983504A (en) | Active filter | |
| JPH0513049Y2 (ja) | ||
| US4223272A (en) | Four-terminal network of adjustable transfer function | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| SE435121B (sv) | Lagpassfilter for telefoniendamal | |
| JPS5834813Y2 (ja) | 多周波「ろ」波器 | |
| JPH02266601A (ja) | 差動増幅回路 | |
| CA1062780A (en) | Network with a single amplifier for simulating an fdnr circuit | |
| JPS6218089B2 (ja) | ||
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JPH0419851Y2 (ja) | ||
| JPS646586Y2 (ja) | ||
| JPS5850312Y2 (ja) | 可変減衰装置 | |
| GB2160043A (en) | Audio frequency oscillator | |
| JPH0349468Y2 (ja) | ||
| JPH0324812B2 (ja) | ||
| JPH0137004B2 (ja) | ||
| JPS6056327B2 (ja) | ト−ンコントロ−ル回路 |