JPH06338511A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06338511A JPH06338511A JP5129443A JP12944393A JPH06338511A JP H06338511 A JPH06338511 A JP H06338511A JP 5129443 A JP5129443 A JP 5129443A JP 12944393 A JP12944393 A JP 12944393A JP H06338511 A JPH06338511 A JP H06338511A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- breakdown voltage
- guard ring
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 高温逆バイアス（ＢＴ）試験においても耐圧
の劣化を生じ難い、高信頼性を有する高耐圧Ｐ基板型半
導体装置を提供する。 【構成】 Ｐ型の半導体基板１の表面にＮ型の素子拡散
領域及び該素子拡散領域の周囲の前記Ｐ型基板表面に該
素子拡散領域を取囲むＮ型のガードリング領域５を備え
た半導体装置において、前記ガードリング領域５上の酸
化膜６には開口部１６と、該開口部１６を介して前記ガ
ードリング領域５に接触する金属電極１７とが配設さ
れ、該金属電極１７は前記酸化膜６上を前記ベース領域
２側に延在している。
の劣化を生じ難い、高信頼性を有する高耐圧Ｐ基板型半
導体装置を提供する。 【構成】 Ｐ型の半導体基板１の表面にＮ型の素子拡散
領域及び該素子拡散領域の周囲の前記Ｐ型基板表面に該
素子拡散領域を取囲むＮ型のガードリング領域５を備え
た半導体装置において、前記ガードリング領域５上の酸
化膜６には開口部１６と、該開口部１６を介して前記ガ
ードリング領域５に接触する金属電極１７とが配設さ
れ、該金属電極１７は前記酸化膜６上を前記ベース領域
２側に延在している。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
ＰＮＰ型の高耐圧プレーナトランジスタ等の高耐圧Ｐ基
板型半導体装置に関する。
ＰＮＰ型の高耐圧プレーナトランジスタ等の高耐圧Ｐ基
板型半導体装置に関する。
【０００２】
【従来の技術】従来の高耐圧プレーナトランジスタの構
造の一例が、例えば特公平１−３９６５８号公報に開示
されている。図４は、係る公報に開示されたＮＰＮ型の
高耐圧プレーナトランジスタの構造を示す（Ａ）は断面
図であり、（Ｂ）は平面図である。
造の一例が、例えば特公平１−３９６５８号公報に開示
されている。図４は、係る公報に開示されたＮＰＮ型の
高耐圧プレーナトランジスタの構造を示す（Ａ）は断面
図であり、（Ｂ）は平面図である。
【０００３】Ｎ型のシリコン半導体基板１にはＰ型のベ
ース領域２及びベース領域２を取り囲むようにガードリ
ング領域５が形成されている。Ｐ型のベース領域２に
は、Ｎ + 型のエミッタ領域３が設けられ、エミッタ領域
３はエミッタ電極９とオーミック接触している。ベース
領域２はアルミ蒸着膜からなるベース電極８とオーミッ
ク接触している。コレクタ領域４の表面には、酸化膜６
が成長されており、コレクタ領域４の酸化膜６上にはシ
リコン窒化膜７が被着されている。シリコン窒化膜の表
面はＣＶＤ酸化膜で被覆されている。チップの表面に
は、Ｎ+ 型のチャネルストップ領域１１が設けられ、ア
ルミ蒸着膜からなるシールド電極１０がチャネルストッ
プ領域１１にオーミック接触している。
ース領域２及びベース領域２を取り囲むようにガードリ
ング領域５が形成されている。Ｐ型のベース領域２に
は、Ｎ + 型のエミッタ領域３が設けられ、エミッタ領域
３はエミッタ電極９とオーミック接触している。ベース
領域２はアルミ蒸着膜からなるベース電極８とオーミッ
ク接触している。コレクタ領域４の表面には、酸化膜６
が成長されており、コレクタ領域４の酸化膜６上にはシ
リコン窒化膜７が被着されている。シリコン窒化膜の表
面はＣＶＤ酸化膜で被覆されている。チップの表面に
は、Ｎ+ 型のチャネルストップ領域１１が設けられ、ア
ルミ蒸着膜からなるシールド電極１０がチャネルストッ
プ領域１１にオーミック接触している。
【０００４】係る構成においてガードリング領域５は、
逆バイアス時の空乏層を均等に広がらせて高耐圧を得る
ためのものである。コレクタ領域４上の酸化膜６に設け
られたシリコン窒化膜７は、その緻密性から酸化膜６の
ピンホールによるＮ+ 型不純物の拡散を完全に防止する
ためのものである。又、シリコン窒化膜７により、Ｎａ
+ イオン等の汚染による界面の不安定性を抑えられ、空
乏層の均一な広がりを実現できる。従って、コレクタ・
ベース間耐圧およびリーク電流の劣化を防止でき、高耐
圧プレーナ型トランジスタを安定に量産できる。
逆バイアス時の空乏層を均等に広がらせて高耐圧を得る
ためのものである。コレクタ領域４上の酸化膜６に設け
られたシリコン窒化膜７は、その緻密性から酸化膜６の
ピンホールによるＮ+ 型不純物の拡散を完全に防止する
ためのものである。又、シリコン窒化膜７により、Ｎａ
+ イオン等の汚染による界面の不安定性を抑えられ、空
乏層の均一な広がりを実現できる。従って、コレクタ・
ベース間耐圧およびリーク電流の劣化を防止でき、高耐
圧プレーナ型トランジスタを安定に量産できる。
【０００５】
【発明が解決しようとする課題】ＮＰＮ型の高耐圧プレ
ーナトランジスタは、上述の構造で良好な高耐圧特性が
得られる。しかしながら、ＰＮＰ型のトランジスタで
は、上述の構造を適用しても必ずしも良好な高耐圧特性
が得られない。製造直後の測定では設計値どおりの耐圧
が得られるものの、経時変化を確認するための試験、例
えば高温逆バイアス試験（ＢＴ）を行うと、耐圧の劣化
が著しく、信頼性に乏しいものとなる。これは、ＰＮＰ
型トランジスタの場合には、Ｐ型のコレクタ領域４の表
面にＮａ+ イオン等の可動イオンによって反転層が生
じ、この反転層が可動イオンの移動により状態が変化す
るためと考えられる。反転層は、逆バイアス時の空乏層
を過剰に広げる作用を有し、反転層の状態が変化すれば
当然空乏層の広がりにも影響を与える。
ーナトランジスタは、上述の構造で良好な高耐圧特性が
得られる。しかしながら、ＰＮＰ型のトランジスタで
は、上述の構造を適用しても必ずしも良好な高耐圧特性
が得られない。製造直後の測定では設計値どおりの耐圧
が得られるものの、経時変化を確認するための試験、例
えば高温逆バイアス試験（ＢＴ）を行うと、耐圧の劣化
が著しく、信頼性に乏しいものとなる。これは、ＰＮＰ
型トランジスタの場合には、Ｐ型のコレクタ領域４の表
面にＮａ+ イオン等の可動イオンによって反転層が生
じ、この反転層が可動イオンの移動により状態が変化す
るためと考えられる。反転層は、逆バイアス時の空乏層
を過剰に広げる作用を有し、反転層の状態が変化すれば
当然空乏層の広がりにも影響を与える。
【０００６】図３は、高温逆バイアス（ＢＴ）試験にお
ける可動イオンと反転層の移動を示す説明図である。高
温逆バイアス試験は、ＰＮＰトランジスタのコレクタ電
極１２に（−）電圧を、ベース電極８に（＋）電圧を印
加して、高温中に放置する試験である。
ける可動イオンと反転層の移動を示す説明図である。高
温逆バイアス試験は、ＰＮＰトランジスタのコレクタ電
極１２に（−）電圧を、ベース電極８に（＋）電圧を印
加して、高温中に放置する試験である。
【０００７】ところで、トランジスタのベース・コレク
タ間耐圧ＶCBO は、ＣＢ接合の拡散深さ、ガードリング
との距離および本数などで値が設計されている。即ち、
トランジスタの耐圧はＣＢ接合からコレクタ側へ広がる
空乏層の降伏電圧で決まり、その降伏電圧は電界集中が
生じる空乏層の湾曲部分で概ねその値が決まる。ＣＢ接
合のみの降伏電圧が例えば４００Ｖしかなく、このデバ
イスでそれ以上の耐圧を得るときは、逆バイアス電圧が
前記降伏電圧を越える直前に空乏層がガードリング５と
コレクタ４との空乏層に連結するような位置にガードリ
ング５を配置する設計とする。前記空乏層を連結するこ
とにより空乏層をコレクタ側へ一層広げることができ、
前記湾曲を緩和できるので前記ＣＢ接合だけの降伏電圧
より高い耐圧を得ることができる。より大きな耐圧を得
るときは、同様にガードリング５の本数を増加すること
になる。
タ間耐圧ＶCBO は、ＣＢ接合の拡散深さ、ガードリング
との距離および本数などで値が設計されている。即ち、
トランジスタの耐圧はＣＢ接合からコレクタ側へ広がる
空乏層の降伏電圧で決まり、その降伏電圧は電界集中が
生じる空乏層の湾曲部分で概ねその値が決まる。ＣＢ接
合のみの降伏電圧が例えば４００Ｖしかなく、このデバ
イスでそれ以上の耐圧を得るときは、逆バイアス電圧が
前記降伏電圧を越える直前に空乏層がガードリング５と
コレクタ４との空乏層に連結するような位置にガードリ
ング５を配置する設計とする。前記空乏層を連結するこ
とにより空乏層をコレクタ側へ一層広げることができ、
前記湾曲を緩和できるので前記ＣＢ接合だけの降伏電圧
より高い耐圧を得ることができる。より大きな耐圧を得
るときは、同様にガードリング５の本数を増加すること
になる。
【０００８】図３（Ａ）は、高温逆バイアス試験の初期
段階を示す。Ｎa+ 、Ｃa+ 等の可動イオン１３は酸化膜
６中に均等に存在する。コレクタ領域４の表面が理想状
態であると仮定すると、このトランジスタは上記設計値
通りの耐圧を得ることができる。
段階を示す。Ｎa+ 、Ｃa+ 等の可動イオン１３は酸化膜
６中に均等に存在する。コレクタ領域４の表面が理想状
態であると仮定すると、このトランジスタは上記設計値
通りの耐圧を得ることができる。
【０００９】しかしながら、高温逆バイアス（ＢＴ）試
験が進行すると、図３（Ｂ）に示すように、可動イオン
１３は、酸化膜６中において、コレクタ領域４との界面
側に移動してくる。これは、コククタ領域４が（−）側
にバイアスされているため、正電荷であるＮａ+ 、Ｋａ
+ イオン等の可動イオン１３がコレクタ領域４側に引き
寄せられるためである。可動イオン１３のコレクタ領域
４側への垂直方向の移動に伴い、コレクタ領域４に対す
る正電荷の影響が強くなるので、コレクタ領域４表面に
電子が引き寄せられてＮ型の反転層が形成される。Ｎ型
反転層は空乏層を広げる作用を有するので、ＣＢ接合か
ら広がる逆バイアス時の空乏層を過剰に広げることにな
る。このことは、ＣＢ接合からコレクタ領域４側に広が
った空乏層が設計値より低い電圧で隣りのガードリング
領域５の空乏層と連結することを意味し、最終的な耐圧
は空乏層がチャネルストップ領域１１まで達した時の空
乏層が持つ降伏電圧であるから、空乏層が過剰に拡がる
ことはトランジスタの耐圧が劣化することを意味する。
従って、例えば（Ａ）の理想状態で、コクレタ・ベース
間のＶCB耐圧が９００Ｖ程度あったものが、（Ｂ）の段
階では、ＶCB耐圧が６００Ｖ程度に低下する。
験が進行すると、図３（Ｂ）に示すように、可動イオン
１３は、酸化膜６中において、コレクタ領域４との界面
側に移動してくる。これは、コククタ領域４が（−）側
にバイアスされているため、正電荷であるＮａ+ 、Ｋａ
+ イオン等の可動イオン１３がコレクタ領域４側に引き
寄せられるためである。可動イオン１３のコレクタ領域
４側への垂直方向の移動に伴い、コレクタ領域４に対す
る正電荷の影響が強くなるので、コレクタ領域４表面に
電子が引き寄せられてＮ型の反転層が形成される。Ｎ型
反転層は空乏層を広げる作用を有するので、ＣＢ接合か
ら広がる逆バイアス時の空乏層を過剰に広げることにな
る。このことは、ＣＢ接合からコレクタ領域４側に広が
った空乏層が設計値より低い電圧で隣りのガードリング
領域５の空乏層と連結することを意味し、最終的な耐圧
は空乏層がチャネルストップ領域１１まで達した時の空
乏層が持つ降伏電圧であるから、空乏層が過剰に拡がる
ことはトランジスタの耐圧が劣化することを意味する。
従って、例えば（Ａ）の理想状態で、コクレタ・ベース
間のＶCB耐圧が９００Ｖ程度あったものが、（Ｂ）の段
階では、ＶCB耐圧が６００Ｖ程度に低下する。
【００１０】更に高温逆バイアス（ＢＴ）試験が進行す
ると、図３（Ｃ）に示すように、可動イオン１３は酸化
膜６中をチップ周辺部のシールド電極１０に向かって移
動する。これは、シールド電極１０側にコレクタ電極１
２と同様な（−）電圧が与えられるためである。図示す
るように、可動イオン１３がシールド電極１０側の酸化
膜６中に集中してくると、それだけ正電荷の影響が強く
なるので、Ｎ型の反転層１４の状態、特に空乏層に影響
を与えることができる強さが増大する。尚、図３（Ｂ）
（Ｃ）において、反転層１４を示す点線は反転層の広が
りを示すものではなく、前記空乏層に与えることのでき
る”影響力の強さ”を感覚的に表したものである。例え
ば初段のガードリング領域５で１００Ｖ、次段で１００
Ｖ、次段からチャネル領域１１までの距離で３００Ｖの
耐圧を分担させるというように、通常はチップの最外周
部が耐圧の分担比率が高い。その分担比率の最も高い領
域に対して反転層１４の影響力が最も大きくなるので、
トランジスタ自体の耐圧が著しく劣化する。例えば、Ｖ
CB耐圧は（Ｂ）において６００Ｖ程度に劣化したもの
が、（Ｃ）の段階においては、更に４５０Ｖ程度に劣化
する。
ると、図３（Ｃ）に示すように、可動イオン１３は酸化
膜６中をチップ周辺部のシールド電極１０に向かって移
動する。これは、シールド電極１０側にコレクタ電極１
２と同様な（−）電圧が与えられるためである。図示す
るように、可動イオン１３がシールド電極１０側の酸化
膜６中に集中してくると、それだけ正電荷の影響が強く
なるので、Ｎ型の反転層１４の状態、特に空乏層に影響
を与えることができる強さが増大する。尚、図３（Ｂ）
（Ｃ）において、反転層１４を示す点線は反転層の広が
りを示すものではなく、前記空乏層に与えることのでき
る”影響力の強さ”を感覚的に表したものである。例え
ば初段のガードリング領域５で１００Ｖ、次段で１００
Ｖ、次段からチャネル領域１１までの距離で３００Ｖの
耐圧を分担させるというように、通常はチップの最外周
部が耐圧の分担比率が高い。その分担比率の最も高い領
域に対して反転層１４の影響力が最も大きくなるので、
トランジスタ自体の耐圧が著しく劣化する。例えば、Ｖ
CB耐圧は（Ｂ）において６００Ｖ程度に劣化したもの
が、（Ｃ）の段階においては、更に４５０Ｖ程度に劣化
する。
【００１１】本発明は、係る従来技術の問題点に鑑み、
高温逆バイアス（ＢＴ）試験においても耐圧の劣化を生
じ難い、高信頼性を有する高耐圧Ｐ基板型半導体装置を
提供することを目的とする。
高温逆バイアス（ＢＴ）試験においても耐圧の劣化を生
じ難い、高信頼性を有する高耐圧Ｐ基板型半導体装置を
提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
Ｐ型の半導体基板にＰＮ接合を形成するＮ型の素子拡散
領域および該素子拡散領域の周囲の基板表面に該素子拡
散領域を取囲むＮ型のガードリング領域を備えた半導体
装置において、前記ガードリング領域上の酸化膜には開
口部と、該開口部を介して前記ガードリング領域に接触
する金属電極とが配設され、該金属電極は前記酸化膜上
を前記素子拡散領域側に延在していることを特徴とす
る。
Ｐ型の半導体基板にＰＮ接合を形成するＮ型の素子拡散
領域および該素子拡散領域の周囲の基板表面に該素子拡
散領域を取囲むＮ型のガードリング領域を備えた半導体
装置において、前記ガードリング領域上の酸化膜には開
口部と、該開口部を介して前記ガードリング領域に接触
する金属電極とが配設され、該金属電極は前記酸化膜上
を前記素子拡散領域側に延在していることを特徴とす
る。
【００１３】
【作用】ガードリング領域に接触する金属電極が前記酸
化膜上を素子拡散領域側に延在していることから、金属
電極で覆われている部分の酸化膜中では、その電位分布
が金属電極の電位と略同一の均一の電位となり、電界が
極めて小さくなる。このため、高温逆バイアス試験にお
いて、酸化膜中の正電荷の可動イオンには酸化膜中を移
動する力が作用せず、可動イオンは初期位置に静止した
ままとなる。このため、高温逆バイアス試験により、酸
化膜中を可動イオンが移動することにより、ガードリン
グ領域近傍の基板表面の反転層が変化し、耐圧が劣化す
るという前述の問題を防止することができる。
化膜上を素子拡散領域側に延在していることから、金属
電極で覆われている部分の酸化膜中では、その電位分布
が金属電極の電位と略同一の均一の電位となり、電界が
極めて小さくなる。このため、高温逆バイアス試験にお
いて、酸化膜中の正電荷の可動イオンには酸化膜中を移
動する力が作用せず、可動イオンは初期位置に静止した
ままとなる。このため、高温逆バイアス試験により、酸
化膜中を可動イオンが移動することにより、ガードリン
グ領域近傍の基板表面の反転層が変化し、耐圧が劣化す
るという前述の問題を防止することができる。
【００１４】
【実施例】以下、本発明をＰＮＰトランジスタに適用し
た場合の実施例を添付図１乃至図２を参照しながら説明
する。
た場合の実施例を添付図１乃至図２を参照しながら説明
する。
【００１５】図１は本発明の第１の実施例のＰＮＰ型高
耐圧プレーナトランジスタの断面図であり、図２はその
チップの１／４の平面図である。このＰＮＰ型高耐圧プ
レーナトランジスタは、Ｐ+ 型の半導体基板１にＰ- 型
のコレクタ領域４及びＮ型のベース領域２を備え、ベー
ス領域にＰ+ 型のエミッタ領域３が拡散により形成され
ている。ベース領域２の周囲のＰ- 型のコレクタ領域４
には、１乃至数本のＮ型のガードリング領域５を備えて
いる。ベース領域２の周囲のコレクタ領域４の上は、シ
リコン酸化膜、シリコン窒化膜７、シリコン酸化膜で覆
われている。シリコン窒化膜７は、ベース拡散直後に形
成され、本工程以降に酸化膜に新たな可動イオンが進入
することを防止する。エミッタ電極９、ベース電極８、
コレクタ電極１２等の構成は、図４の従来の技術で説明
した構成と同様であり、同一部分には同一の符号を付し
てその説明を省略する。
耐圧プレーナトランジスタの断面図であり、図２はその
チップの１／４の平面図である。このＰＮＰ型高耐圧プ
レーナトランジスタは、Ｐ+ 型の半導体基板１にＰ- 型
のコレクタ領域４及びＮ型のベース領域２を備え、ベー
ス領域にＰ+ 型のエミッタ領域３が拡散により形成され
ている。ベース領域２の周囲のＰ- 型のコレクタ領域４
には、１乃至数本のＮ型のガードリング領域５を備えて
いる。ベース領域２の周囲のコレクタ領域４の上は、シ
リコン酸化膜、シリコン窒化膜７、シリコン酸化膜で覆
われている。シリコン窒化膜７は、ベース拡散直後に形
成され、本工程以降に酸化膜に新たな可動イオンが進入
することを防止する。エミッタ電極９、ベース電極８、
コレクタ電極１２等の構成は、図４の従来の技術で説明
した構成と同様であり、同一部分には同一の符号を付し
てその説明を省略する。
【００１６】該ＰＮＰトランジスタのベース領域２はコ
レクタ領域４の表面から拡散により形成されており、拡
散に伴う横方向拡散によってコレクタ・ベース間のＰＮ
接合はある曲率を持って湾曲する。この曲率によりガー
ドリング領域５がない状態でのＣＢ接合の耐圧（雪崩降
伏電圧）が概ね決定される。従って、前記ベース領域２
の拡散深さは前記ＣＢ接合の耐圧の目標値に応じた拡散
深さで設計され、例えばベース領域の拡散深さを１２μ
とすれば前記ＣＢ接合耐圧を４００Ｖ程度にできる。
レクタ領域４の表面から拡散により形成されており、拡
散に伴う横方向拡散によってコレクタ・ベース間のＰＮ
接合はある曲率を持って湾曲する。この曲率によりガー
ドリング領域５がない状態でのＣＢ接合の耐圧（雪崩降
伏電圧）が概ね決定される。従って、前記ベース領域２
の拡散深さは前記ＣＢ接合の耐圧の目標値に応じた拡散
深さで設計され、例えばベース領域の拡散深さを１２μ
とすれば前記ＣＢ接合耐圧を４００Ｖ程度にできる。
【００１７】一方、ガードリング領域５はＣＢ接合に４
００Ｖより少し低い逆バイアス電圧を印加した時に空乏
層が達する位置に配置してある。これによって、ＣＢ接
合の空乏層が降伏する直前に空乏層を外側へ拡大し、曲
率を緩和することによって耐圧を向上している。向上で
きる耐圧の値はガードリング領域５の拡散深さと幅に関
与する。ベース領域２とガードリング領域５との間隔を
約２５μとし、その幅を約３５μで形成すれば、前記Ｃ
Ｂ接合の耐圧を約１００Ｖ向上できる。同様にして次段
のガードリング領域５を間隔３５μ、幅３５μで形成し
てさらに約１００Ｖ増大させ、最終的にガードリング領
域５からチャネル領域１までの距離を約１５０μとして
さらに３００Ｖ向上させる。従って、最終的にこのトラ
ンジスタの耐圧ＶCBO は９００Ｖに設計される。
００Ｖより少し低い逆バイアス電圧を印加した時に空乏
層が達する位置に配置してある。これによって、ＣＢ接
合の空乏層が降伏する直前に空乏層を外側へ拡大し、曲
率を緩和することによって耐圧を向上している。向上で
きる耐圧の値はガードリング領域５の拡散深さと幅に関
与する。ベース領域２とガードリング領域５との間隔を
約２５μとし、その幅を約３５μで形成すれば、前記Ｃ
Ｂ接合の耐圧を約１００Ｖ向上できる。同様にして次段
のガードリング領域５を間隔３５μ、幅３５μで形成し
てさらに約１００Ｖ増大させ、最終的にガードリング領
域５からチャネル領域１までの距離を約１５０μとして
さらに３００Ｖ向上させる。従って、最終的にこのトラ
ンジスタの耐圧ＶCBO は９００Ｖに設計される。
【００１８】コレクタ領域４の表面の酸化膜６にはアル
ミ蒸着膜からなる金属電極１７が配設され、金属電極１
７は酸化膜６のガードリング領域上に設けられた開口部
１６を介してガードリング領域５の表面に全周、１ヶ所
または数ヶ所で接触している。金属電極１７は、図１及
び図２に示すように酸化膜６上をベース領域３側に延在
している。即ち、金属電極１７はコレクタ領域４上の酸
化膜６をガードリング領域５と共に包み込むように覆っ
ている。
ミ蒸着膜からなる金属電極１７が配設され、金属電極１
７は酸化膜６のガードリング領域上に設けられた開口部
１６を介してガードリング領域５の表面に全周、１ヶ所
または数ヶ所で接触している。金属電極１７は、図１及
び図２に示すように酸化膜６上をベース領域３側に延在
している。即ち、金属電極１７はコレクタ領域４上の酸
化膜６をガードリング領域５と共に包み込むように覆っ
ている。
【００１９】コレクタ領域４上の酸化膜６の大部分はベ
ース領域側に延在する金属電極１７とガードリング領域
５とにより覆われているため、酸化膜中の電位分布が金
属電極１７の電位と略同一となり、酸化膜６中において
は電界が極めて小さくなる。高温逆バイアス試験におい
ては、ベース電極８に（＋）電圧が、コレクタ電極１２
に（−）電圧が与えられ、コレクタ・ベース間及びコレ
クタ・ガードリング間のＰＮ接合が逆バイアスとなる。
この時、コレクタ領域４は（−）電位となるが、酸化膜
６中にはベース領域側に延在する金属電極１７により電
界がほとんど発生しない。このため、正電荷を有する可
動イオンには、図３（Ｂ）に示すようにコレクタ領域側
へ、そして図３（Ｃ）に示すようにチップ周辺部に移動
させる力が作用しない。
ース領域側に延在する金属電極１７とガードリング領域
５とにより覆われているため、酸化膜中の電位分布が金
属電極１７の電位と略同一となり、酸化膜６中において
は電界が極めて小さくなる。高温逆バイアス試験におい
ては、ベース電極８に（＋）電圧が、コレクタ電極１２
に（−）電圧が与えられ、コレクタ・ベース間及びコレ
クタ・ガードリング間のＰＮ接合が逆バイアスとなる。
この時、コレクタ領域４は（−）電位となるが、酸化膜
６中にはベース領域側に延在する金属電極１７により電
界がほとんど発生しない。このため、正電荷を有する可
動イオンには、図３（Ｂ）に示すようにコレクタ領域側
へ、そして図３（Ｃ）に示すようにチップ周辺部に移動
させる力が作用しない。
【００２０】従って、本実施例のトランジスタでは高温
逆バイアス時においても、前述の図３（Ｂ）に示すよう
なコレクタ領域界面への可動イオンの移動、或いは図３
（Ｃ）に示すようなチップ周辺部への可動イオンの移動
という問題が発生しない。従って、各ガードリング領域
５の周辺には反転層が発生せず理想状態にできるか、ま
たは発生してもその初期状態を保つことができる。コレ
クタ領域４の界面における反転層の状態が図３（Ｂ）の
状態以上に変化しないことから、空乏層が過剰に拡大
し、経時変化による耐圧の著しい劣化を引き起こすとい
う問題が生じない。
逆バイアス時においても、前述の図３（Ｂ）に示すよう
なコレクタ領域界面への可動イオンの移動、或いは図３
（Ｃ）に示すようなチップ周辺部への可動イオンの移動
という問題が発生しない。従って、各ガードリング領域
５の周辺には反転層が発生せず理想状態にできるか、ま
たは発生してもその初期状態を保つことができる。コレ
クタ領域４の界面における反転層の状態が図３（Ｂ）の
状態以上に変化しないことから、空乏層が過剰に拡大
し、経時変化による耐圧の著しい劣化を引き起こすとい
う問題が生じない。
【００２１】本実施例のトランジスタの製造工程は、通
常のＰＮＰ型プレーナトランジスタの製造工程と同じで
ある。基板表面を被覆する酸化膜をパターニングして開
口部を形成し、この開口部を通してリンを拡散すること
によりベース領域とガードリング領域５を形成する。全
面にシリコン窒化膜をＣＶＤ堆積し、これをパターニン
グしてシリコン窒化膜７を形成する。この時ガードリン
グ領域５の上部も除去する。全面をＣＶＤ酸化膜で被覆
し、ベース領域２表面の酸化膜に再度拡散用の開口部を
設けてエミッタ拡散を行う。ベース電極８等のコンタク
ト開口部形成のときにガードリング領域５上の酸化膜６
に開口部１６を設ける。そして、ガードリング領域と接
触しベース領域側に延在する金属電極１７は、エミッタ
電極９、ベース電極８、シールド電極１０と同時にアル
ミ蒸着膜の被着及びホトリソグラフィにより形成するこ
とができる。したがって、本実施例のトランジスタは従
来の工程を全く変更することなしに、単にマスクパター
ンを変更するのみで製造することができる。
常のＰＮＰ型プレーナトランジスタの製造工程と同じで
ある。基板表面を被覆する酸化膜をパターニングして開
口部を形成し、この開口部を通してリンを拡散すること
によりベース領域とガードリング領域５を形成する。全
面にシリコン窒化膜をＣＶＤ堆積し、これをパターニン
グしてシリコン窒化膜７を形成する。この時ガードリン
グ領域５の上部も除去する。全面をＣＶＤ酸化膜で被覆
し、ベース領域２表面の酸化膜に再度拡散用の開口部を
設けてエミッタ拡散を行う。ベース電極８等のコンタク
ト開口部形成のときにガードリング領域５上の酸化膜６
に開口部１６を設ける。そして、ガードリング領域と接
触しベース領域側に延在する金属電極１７は、エミッタ
電極９、ベース電極８、シールド電極１０と同時にアル
ミ蒸着膜の被着及びホトリソグラフィにより形成するこ
とができる。したがって、本実施例のトランジスタは従
来の工程を全く変更することなしに、単にマスクパター
ンを変更するのみで製造することができる。
【００２２】以上の実施例はＰＮＰ型トランジスタにつ
いて述べてきたが、ダイオード、パワーＭＯＳＦＥＴ、
ＩＧＢＴなどの、基板がＰ型となりガードリング領域を
有するデバイスにも適用可能である。例えばダイオード
の場合は、Ｐ型基板表面にベース領域と同様にカソード
領域を形成し、基板をアノードとして構成するもので、
カソード領域周辺のガードリング部分の構成は図１また
は図２と同等である。パワーＭＯＳＦＥＴに前記第１の
実施例を適用した場合は、図５に示すように、基板１０
１を共通ドレインとし、基板表面にＭＯＳ素子を形成す
るためのＮ型ベース領域１０２、Ｐ+ 型ソース領域１０
３を形成し、ベース領域１０２のチャネル領域１０４の
上にゲート酸化膜１０５を介してポリシリコンゲート電
極１０６を配置し、ベース領域１０２とソース領域１０
３との両方にコンタクトするＡ１ソース電極を形成した
ものである。そして、ベース領域１０２の周囲にＮ型ガ
ードリング領域５を形成し、シリコン窒化膜７を設け、
ガードリング領域５の上に素子領域側に延在したＡ１電
極１７を配置する。ＩＧＢＴの場合は、基板がＰ+／Ｎ+
／Ｎ型構造となり、Ｎ型層の表面にＭＯＳ素子が作り込
まれる。いずれにしろ異なるのは素子構造の部分であ
り、空乏層が拡がるＰＮ接合周囲に設けたガードリング
領域５とガードリング領域５の上の膜構造は同一であ
る。
いて述べてきたが、ダイオード、パワーＭＯＳＦＥＴ、
ＩＧＢＴなどの、基板がＰ型となりガードリング領域を
有するデバイスにも適用可能である。例えばダイオード
の場合は、Ｐ型基板表面にベース領域と同様にカソード
領域を形成し、基板をアノードとして構成するもので、
カソード領域周辺のガードリング部分の構成は図１また
は図２と同等である。パワーＭＯＳＦＥＴに前記第１の
実施例を適用した場合は、図５に示すように、基板１０
１を共通ドレインとし、基板表面にＭＯＳ素子を形成す
るためのＮ型ベース領域１０２、Ｐ+ 型ソース領域１０
３を形成し、ベース領域１０２のチャネル領域１０４の
上にゲート酸化膜１０５を介してポリシリコンゲート電
極１０６を配置し、ベース領域１０２とソース領域１０
３との両方にコンタクトするＡ１ソース電極を形成した
ものである。そして、ベース領域１０２の周囲にＮ型ガ
ードリング領域５を形成し、シリコン窒化膜７を設け、
ガードリング領域５の上に素子領域側に延在したＡ１電
極１７を配置する。ＩＧＢＴの場合は、基板がＰ+／Ｎ+
／Ｎ型構造となり、Ｎ型層の表面にＭＯＳ素子が作り込
まれる。いずれにしろ異なるのは素子構造の部分であ
り、空乏層が拡がるＰＮ接合周囲に設けたガードリング
領域５とガードリング領域５の上の膜構造は同一であ
る。
【００２３】
【発明の効果】以上に説明したように、本発明はＰ基板
型高耐圧素子のガードリング上に酸化膜を分断し素子領
域側に延在する金属電極により酸化膜を覆うものであ
る。これにより、酸化膜中では電界が生じないので、高
温逆バイアス試験における酸化膜中の可動イオンのコレ
クタ領域側への、或いはチップ周辺部への移動を防止で
き、反転層の変化による耐圧の著しい劣化を防止するこ
とができる。したがって、耐圧の劣化という問題を生じ
ない、高信頼性のＰ基板型半導体装置を提供することが
できる。
型高耐圧素子のガードリング上に酸化膜を分断し素子領
域側に延在する金属電極により酸化膜を覆うものであ
る。これにより、酸化膜中では電界が生じないので、高
温逆バイアス試験における酸化膜中の可動イオンのコレ
クタ領域側への、或いはチップ周辺部への移動を防止で
き、反転層の変化による耐圧の著しい劣化を防止するこ
とができる。したがって、耐圧の劣化という問題を生じ
ない、高信頼性のＰ基板型半導体装置を提供することが
できる。
【図１】本発明の一実施例のＰＮＰ型高耐圧プレーナト
ランジスタの断面図。
ランジスタの断面図。
【図２】本発明の一実施例のＰＮＰ型高耐圧プレーナト
ランジスタのチップの１／４の平面図。
ランジスタのチップの１／４の平面図。
【図３】高温逆バイアス（ＢＴ）試験における可動イオ
ンと反転層の移動を示す説明図。
ンと反転層の移動を示す説明図。
【図４】従来のＮＰＮ型高耐圧トランジスタの（Ａ）断
面図、（Ｂ）平面図。
面図、（Ｂ）平面図。
【図５】本発明を適用したパワーＭＯＳＦＥＴを示す断
面図。
面図。
Claims (1)
- 【請求項１】 Ｐ型の半導体基板の表面にＮ型の素子拡
散領域及び該素子拡散領域の周囲の前記Ｐ型基板表面に
該素子拡散領域を取囲むＮ型のガードリング領域を備え
た半導体装置において、前記ガードリング領域上の酸化
膜には開口部と、該開口部を介して前記ガードリング領
域に接触する金属電極とが配設され、該金属電極は前記
酸化膜上を前記素子拡散領域側に延在していることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5129443A JPH06338511A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5129443A JPH06338511A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338511A true JPH06338511A (ja) | 1994-12-06 |
Family
ID=15009601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5129443A Pending JPH06338511A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338511A (ja) |
-
1993
- 1993-05-31 JP JP5129443A patent/JPH06338511A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6306728B1 (en) | Stable high voltage semiconductor device structure | |
| US6190948B1 (en) | Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
| US5136349A (en) | Closed cell transistor with built-in voltage clamp | |
| US5489799A (en) | Integrated edge structure for high voltage semiconductor devices and related manufacturing processs | |
| US6538280B2 (en) | Trenched semiconductor device and method of fabricating the same | |
| JP2766239B2 (ja) | 高耐圧半導体装置 | |
| US20030057478A1 (en) | Mos-gated power semiconductor device | |
| US7101739B2 (en) | Method for forming a schottky diode on a silicon carbide substrate | |
| JPS6410105B2 (ja) | ||
| US5545915A (en) | Semiconductor device having field limiting ring and a process therefor | |
| JP2000508122A (ja) | 半導体デバイス | |
| KR100432835B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US4966858A (en) | Method of fabricating a lateral semiconductor structure including field plates for self-alignment | |
| US5970344A (en) | Method of manufacturing semiconductor device having gate electrodes formed in trench structure before formation of source layers | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| US4107719A (en) | Inverse planar transistor | |
| US6127709A (en) | Guard ring structure for semiconductor devices and process for manufacture thereof | |
| JP2020170859A (ja) | 半導体装置 | |
| KR100392699B1 (ko) | 반도체장치및그의제조방법 | |
| JPH06338514A (ja) | 半導体装置 | |
| JPH06338511A (ja) | 半導体装置 | |
| JPH06338512A (ja) | 半導体装置 | |
| JPH08306911A (ja) | 半導体装置とその製造方法 | |
| JPH01238174A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH06338508A (ja) | 半導体装置 |