JPH06338512A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06338512A JPH06338512A JP5129445A JP12944593A JPH06338512A JP H06338512 A JPH06338512 A JP H06338512A JP 5129445 A JP5129445 A JP 5129445A JP 12944593 A JP12944593 A JP 12944593A JP H06338512 A JPH06338512 A JP H06338512A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- breakdown voltage
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 高温逆バイアス（ＢＴ）試験においても耐圧
の劣化を生じ難い、高信頼性を有するＰ基板型高耐圧半
導体装置を提供する。 【構成】 Ｐ型の半導体基板１にＮ型のベース領域２及
び該ベース領域２の周囲のコレクタ領域４に該ベース領
域２を取囲むＮ型のガードリング領域５を備えた半導体
装置において、前記コレクタ領域４の表面に直接接触す
るシリコン窒化膜１５と、該シリコン窒化膜上１５に配
置された多結晶シリコン膜１６とを備える。
の劣化を生じ難い、高信頼性を有するＰ基板型高耐圧半
導体装置を提供する。 【構成】 Ｐ型の半導体基板１にＮ型のベース領域２及
び該ベース領域２の周囲のコレクタ領域４に該ベース領
域２を取囲むＮ型のガードリング領域５を備えた半導体
装置において、前記コレクタ領域４の表面に直接接触す
るシリコン窒化膜１５と、該シリコン窒化膜上１５に配
置された多結晶シリコン膜１６とを備える。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
ＰＮＰ型の高耐圧プレーナトランジスタ等のＰ基板型高
耐圧半導体装置に関する。
ＰＮＰ型の高耐圧プレーナトランジスタ等のＰ基板型高
耐圧半導体装置に関する。
【０００２】
【従来の技術】従来の高耐圧プレーナトランジスタの構
造の一例が、例えば特公平１−３９６５８号公報に開示
されている。図５は、係る公報に開示されたＮＰＮ型の
高耐圧プレーナトランジスタの構造を示す（Ａ）は断面
図であり、（Ｂ）は平面図である。
造の一例が、例えば特公平１−３９６５８号公報に開示
されている。図５は、係る公報に開示されたＮＰＮ型の
高耐圧プレーナトランジスタの構造を示す（Ａ）は断面
図であり、（Ｂ）は平面図である。
【０００３】Ｎ型のシリコン半導体基板１にはＰ型のベ
ース領域２及びベース領域２を取り囲むようにガードリ
ング領域５が形成されている。Ｐ型のベース領域２に
は、Ｎ + 型のエミッタ領域３が設けられ、エミッタ領域
３はエミッタ電極９とオーミック接触している。ベース
領域２はアルミ蒸着膜からなるベース電極８とオーミッ
ク接触している。コレクタ領域４の表面には、酸化膜６
が成長されており、コレクタ領域４の酸化膜６上にはシ
リコン窒化膜７が被着されている。チップの周辺には、
Ｎ+ 型のチャネルストップ領域１１が設けられ、アルミ
蒸着膜からなるシールド電極１０がチャネルストップ領
域１１にオーミック接触している。
ース領域２及びベース領域２を取り囲むようにガードリ
ング領域５が形成されている。Ｐ型のベース領域２に
は、Ｎ + 型のエミッタ領域３が設けられ、エミッタ領域
３はエミッタ電極９とオーミック接触している。ベース
領域２はアルミ蒸着膜からなるベース電極８とオーミッ
ク接触している。コレクタ領域４の表面には、酸化膜６
が成長されており、コレクタ領域４の酸化膜６上にはシ
リコン窒化膜７が被着されている。チップの周辺には、
Ｎ+ 型のチャネルストップ領域１１が設けられ、アルミ
蒸着膜からなるシールド電極１０がチャネルストップ領
域１１にオーミック接触している。
【０００４】係る構成においてガードリング領域５は、
逆バイアス時の空乏層を均等に広がらせて高耐圧を得る
ためのものである。コレクタ領域４上の酸化膜６に設け
られたシリコン窒化膜７は、その緻密性から酸化膜６の
ピンホールによるＮ+ 型不純物の拡散を完全に防止する
ためのものである。又、シリコン窒化膜７により、Ｎａ
+ イオン等の汚染による界面の不安定性を抑えられ、空
乏層の均一な広がりを実現できる。従って、コレクタ・
ベース間耐圧およびリーク電流の劣化を防止でき、高耐
圧プレーナ型トランジスタを安定に量産できる。
逆バイアス時の空乏層を均等に広がらせて高耐圧を得る
ためのものである。コレクタ領域４上の酸化膜６に設け
られたシリコン窒化膜７は、その緻密性から酸化膜６の
ピンホールによるＮ+ 型不純物の拡散を完全に防止する
ためのものである。又、シリコン窒化膜７により、Ｎａ
+ イオン等の汚染による界面の不安定性を抑えられ、空
乏層の均一な広がりを実現できる。従って、コレクタ・
ベース間耐圧およびリーク電流の劣化を防止でき、高耐
圧プレーナ型トランジスタを安定に量産できる。
【０００５】
【発明が解決しようとする課題】ＮＰＮ型の高耐圧プレ
ーナトランジスタは、上述の構造で良好な高耐圧特性が
得られる。しかしながら、ＰＮＰ型のトランジスタで
は、上述の構造を適用しても必ずしも良好な高耐圧特性
が得られない。製造直後の測定では設計値どおりの耐圧
が得られるものの、経時変化を確認するための試験、例
えば高温逆バイアス試験（ＢＴ）を行うと、耐圧の劣化
が著しく、信頼性に乏しいものとなる。これは、ＰＮＰ
型トランジスタの場合には、Ｐ型のコレクタ領域４の表
面にＮａ+ イオン等の可動イオンにより反転層が生じ、
この反転層が可動イオンの移動により状態が変化するた
めと考えられる。反転層は、逆バイアス時の空乏層を過
剰に広げる作用を有し、反転層の状態が変化すれば当然
空乏層の広がりにも影響を与える。
ーナトランジスタは、上述の構造で良好な高耐圧特性が
得られる。しかしながら、ＰＮＰ型のトランジスタで
は、上述の構造を適用しても必ずしも良好な高耐圧特性
が得られない。製造直後の測定では設計値どおりの耐圧
が得られるものの、経時変化を確認するための試験、例
えば高温逆バイアス試験（ＢＴ）を行うと、耐圧の劣化
が著しく、信頼性に乏しいものとなる。これは、ＰＮＰ
型トランジスタの場合には、Ｐ型のコレクタ領域４の表
面にＮａ+ イオン等の可動イオンにより反転層が生じ、
この反転層が可動イオンの移動により状態が変化するた
めと考えられる。反転層は、逆バイアス時の空乏層を過
剰に広げる作用を有し、反転層の状態が変化すれば当然
空乏層の広がりにも影響を与える。
【０００６】図４は、高温逆バイアス（ＢＴ）試験にお
ける可動イオンと反転層の移動を示す説明図である。高
温逆バイアス試験は、ＰＮＰトランジスタのコレクタ電
極１２に（−）電圧を、ベース電極８に（＋）電圧を印
加して、高温中に放置する試験である。
ける可動イオンと反転層の移動を示す説明図である。高
温逆バイアス試験は、ＰＮＰトランジスタのコレクタ電
極１２に（−）電圧を、ベース電極８に（＋）電圧を印
加して、高温中に放置する試験である。
【０００７】ところで、トランジスタのベース・コレク
タ間耐圧ＶCBO は、ＣＢ接合の拡散深さ、ガードリング
との距離および本数などで値が設計されている。即ち、
トランジスタの耐圧はＣＢ接合からコレクタ側へ広がる
空乏層の降伏電圧で決まり、その降伏電圧は電界集中が
生じる空乏層の湾曲部分で概ねその値が決まる。ＣＢ接
合のみの降伏電圧が例えば４００Ｖしかなく、このデバ
イスでそれ以上の耐圧を得るときは、逆バイアス電圧が
前記降伏電圧を越える直前に空乏層がガードリング５と
コレクタ４との空乏層に連結するような位置にガードリ
ング５を配置する設計とする。前記空乏層を連結するこ
とにより空乏層をコレクタ側へ一層広げることができ、
前記湾曲を緩和できるので前記ＣＢ接合だけの降伏電圧
より高い耐圧を得ることができる。より大きな耐圧を得
るときは、同様にガードリング５の本数を増加すること
になる。
タ間耐圧ＶCBO は、ＣＢ接合の拡散深さ、ガードリング
との距離および本数などで値が設計されている。即ち、
トランジスタの耐圧はＣＢ接合からコレクタ側へ広がる
空乏層の降伏電圧で決まり、その降伏電圧は電界集中が
生じる空乏層の湾曲部分で概ねその値が決まる。ＣＢ接
合のみの降伏電圧が例えば４００Ｖしかなく、このデバ
イスでそれ以上の耐圧を得るときは、逆バイアス電圧が
前記降伏電圧を越える直前に空乏層がガードリング５と
コレクタ４との空乏層に連結するような位置にガードリ
ング５を配置する設計とする。前記空乏層を連結するこ
とにより空乏層をコレクタ側へ一層広げることができ、
前記湾曲を緩和できるので前記ＣＢ接合だけの降伏電圧
より高い耐圧を得ることができる。より大きな耐圧を得
るときは、同様にガードリング５の本数を増加すること
になる。
【０００８】図４（Ａ）は、高温逆バイアス試験の初期
段階を示す。Ｎａ+、Ｃａ+等の可動イオン１３は酸化膜
中６に均等に存在する。コレクタ領域４の表面が理想状
態であると仮定すると、このトランジスタは上記設計値
どおりの耐圧を得ることができる。
段階を示す。Ｎａ+、Ｃａ+等の可動イオン１３は酸化膜
中６に均等に存在する。コレクタ領域４の表面が理想状
態であると仮定すると、このトランジスタは上記設計値
どおりの耐圧を得ることができる。
【０００９】しかしながら、高温逆バイアス（ＢＴ）試
験が進行すると、図４（Ｂ）に示すように、可動イオン
１３は、酸化膜６中において、コレクタ領域４との界面
側に移動してくる。これは、コレクタ領域４が（−）側
にバイアスされているため、正電荷であるＮａ+ 、Ｋａ
+ イオン等の可動イオン１３がコレクタ領域４側に引き
寄せられるためである。可動イオン１３のコレクタ領域
側への垂直方向の移動に伴い、コレクタ領域４に対する
正電荷の影響が強くなるので、コレクタ領域４表面に電
子が引き寄せられてＮ型の反転層が形成される。Ｎ型反
転層は空乏層を広げる作用を有するので、ＣＢ接合から
広がる逆バイアス時の空乏層を過剰に広げることにな
る。このことは、ＣＢ接合からコレクタ領域４側に広が
った空乏層が設計値より低い電圧で隣りのガードリング
領域５の空乏層と連結することを意味し、最終的な耐圧
は空乏層がチャネルストップ領域１１まで達した時の空
乏層が持つ降伏電圧であるから、空乏層が過剰に拡がる
ことはトランジスタの耐圧が劣化することを意味する。
従って、例えば（Ａ）の理想状態で、コレクタ・ベース
間のＶＣＢ耐圧が９００Ｖ程度であったものが、（Ｂ）
の段階では、ＶＣＢ耐圧が６００Ｖ程度に低下する。
験が進行すると、図４（Ｂ）に示すように、可動イオン
１３は、酸化膜６中において、コレクタ領域４との界面
側に移動してくる。これは、コレクタ領域４が（−）側
にバイアスされているため、正電荷であるＮａ+ 、Ｋａ
+ イオン等の可動イオン１３がコレクタ領域４側に引き
寄せられるためである。可動イオン１３のコレクタ領域
側への垂直方向の移動に伴い、コレクタ領域４に対する
正電荷の影響が強くなるので、コレクタ領域４表面に電
子が引き寄せられてＮ型の反転層が形成される。Ｎ型反
転層は空乏層を広げる作用を有するので、ＣＢ接合から
広がる逆バイアス時の空乏層を過剰に広げることにな
る。このことは、ＣＢ接合からコレクタ領域４側に広が
った空乏層が設計値より低い電圧で隣りのガードリング
領域５の空乏層と連結することを意味し、最終的な耐圧
は空乏層がチャネルストップ領域１１まで達した時の空
乏層が持つ降伏電圧であるから、空乏層が過剰に拡がる
ことはトランジスタの耐圧が劣化することを意味する。
従って、例えば（Ａ）の理想状態で、コレクタ・ベース
間のＶＣＢ耐圧が９００Ｖ程度であったものが、（Ｂ）
の段階では、ＶＣＢ耐圧が６００Ｖ程度に低下する。
【００１０】更に高温逆バイアス（ＢＴ）試験が進行す
ると、図４（Ｃ）に示すように、可動イオン１３は酸化
膜６中をチップ周辺部のシールド電極１０に向かって移
動する。これは、シールド電極１０側にコレクタ電極１
２と同様な（−）電圧が与えられるためである。図示す
るように、可動イオン１３がシールド電極１０側の酸化
膜６中に集中してくると、それだけ正電荷の影響が強く
なるので、Ｎ型の反転層１４の状態、特に空乏層に影響
を与えることができる強さが増大する。尚、図４（Ｂ）
（Ｃ）において、反転層１４を示す点線は反転層の広が
りを示すものではなく、前記空乏層に与えることのでき
る”影響力の強さ”を感覚的に表したものである。例え
ば初段のガードリング領域５で１００Ｖ、次段で１００
Ｖ、次段からチャネル領域１１までの距離で３００Ｖの
耐圧を分担させるというように、通常はチップの最外周
部が耐圧の分担比率が高い。その分担比率の最も高い領
域に対して反転層１４の影響力が最も大きくなるので、
トランジスタ自体の耐圧が著しく劣化する。例えば、Ｖ
CB耐圧は（Ｂ）において６００Ｖ程度に劣化したもの
が、（Ｃ）の段階においては、更に４５０Ｖ程度に劣化
する。
ると、図４（Ｃ）に示すように、可動イオン１３は酸化
膜６中をチップ周辺部のシールド電極１０に向かって移
動する。これは、シールド電極１０側にコレクタ電極１
２と同様な（−）電圧が与えられるためである。図示す
るように、可動イオン１３がシールド電極１０側の酸化
膜６中に集中してくると、それだけ正電荷の影響が強く
なるので、Ｎ型の反転層１４の状態、特に空乏層に影響
を与えることができる強さが増大する。尚、図４（Ｂ）
（Ｃ）において、反転層１４を示す点線は反転層の広が
りを示すものではなく、前記空乏層に与えることのでき
る”影響力の強さ”を感覚的に表したものである。例え
ば初段のガードリング領域５で１００Ｖ、次段で１００
Ｖ、次段からチャネル領域１１までの距離で３００Ｖの
耐圧を分担させるというように、通常はチップの最外周
部が耐圧の分担比率が高い。その分担比率の最も高い領
域に対して反転層１４の影響力が最も大きくなるので、
トランジスタ自体の耐圧が著しく劣化する。例えば、Ｖ
CB耐圧は（Ｂ）において６００Ｖ程度に劣化したもの
が、（Ｃ）の段階においては、更に４５０Ｖ程度に劣化
する。
【００１１】本発明は、係る従来技術の問題点に鑑み、
高温逆バイアス（ＢＴ）試験においても耐圧の劣化を生
じ難い、高信頼性を有する高耐圧Ｐ基板型半導体装置を
提供することを目的とする。
高温逆バイアス（ＢＴ）試験においても耐圧の劣化を生
じ難い、高信頼性を有する高耐圧Ｐ基板型半導体装置を
提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
Ｐ型の半導体基板にＰＮ接合を形成するＮ型の素子拡散
領域および該素子拡散領域の周囲の基板表面に該素子拡
散領域を囲むＮ型のガードリング領域を備えた半導体装
置において、前記素子拡散領域の周囲のＰ型基板表面に
直接接触するシリコン窒化膜と、該シリコン窒化膜上に
配置された多結晶シリコン膜とを備えることを特徴とす
る。
Ｐ型の半導体基板にＰＮ接合を形成するＮ型の素子拡散
領域および該素子拡散領域の周囲の基板表面に該素子拡
散領域を囲むＮ型のガードリング領域を備えた半導体装
置において、前記素子拡散領域の周囲のＰ型基板表面に
直接接触するシリコン窒化膜と、該シリコン窒化膜上に
配置された多結晶シリコン膜とを備えることを特徴とす
る。
【００１３】
【作用】シリコン窒化膜は、電子をトラップする性質を
有しているので、酸化膜と半導体基板のコレクタ領域と
の界面における可動イオンの影響を直接軽減することが
できる。シリコン窒化膜上に配置された多結晶シリコン
膜は、スペーサとしての役割を果たし、可動イオンのコ
レクタ領域近傍に移動することを防止することができ
る。係る構造により可動イオンによる反転層は発生せ
ず、高温逆バイアス試験等においても空乏層の広がり方
が変化することはない。従って、高温逆バイアス試験に
おいて高耐圧特性が劣化するという問題を生じない。
有しているので、酸化膜と半導体基板のコレクタ領域と
の界面における可動イオンの影響を直接軽減することが
できる。シリコン窒化膜上に配置された多結晶シリコン
膜は、スペーサとしての役割を果たし、可動イオンのコ
レクタ領域近傍に移動することを防止することができ
る。係る構造により可動イオンによる反転層は発生せ
ず、高温逆バイアス試験等においても空乏層の広がり方
が変化することはない。従って、高温逆バイアス試験に
おいて高耐圧特性が劣化するという問題を生じない。
【００１４】
【実施例】以下、本発明をＰＮＰトランジスタに適用し
た場合の第１の実施例、第２の実施例を添付図１乃至図
３を参照しながら説明する。
た場合の第１の実施例、第２の実施例を添付図１乃至図
３を参照しながら説明する。
【００１５】図１は本発明の第１の実施例のＰＮＰ型高
耐圧プレーナトランジスタの断面図であり、図２はその
チップの１／４の平面図である。このＰＮＰ型高耐圧プ
レーナトランジスタは、Ｐ+ 型の半導体基板１にＰ- 型
のコレクタ領域４及びＮ型のベース領域２を備え、ベー
ス領域にＰ+ 型のエミッタ領域３が拡散により形成され
ている。ベース領域２の周囲のＰ- 型のコレクタ領域４
には、１乃至数本のＮ型のガードリング領域５を備えて
いる。
耐圧プレーナトランジスタの断面図であり、図２はその
チップの１／４の平面図である。このＰＮＰ型高耐圧プ
レーナトランジスタは、Ｐ+ 型の半導体基板１にＰ- 型
のコレクタ領域４及びＮ型のベース領域２を備え、ベー
ス領域にＰ+ 型のエミッタ領域３が拡散により形成され
ている。ベース領域２の周囲のＰ- 型のコレクタ領域４
には、１乃至数本のＮ型のガードリング領域５を備えて
いる。
【００１６】該ＰＮＰトランジスタのベース領域２はコ
レクタ領域４の表面から拡散により形成されており、拡
散に伴う横方向拡散によってコレクタ・ベース間のＰＮ
接合はある曲率を持って湾曲する。この曲率によりガー
ドリング領域５がない状態でのＣＢ接合の耐圧（雪崩降
伏電圧）が概ね決定される。従って、前記ベース領域２
の拡散深さは前記ＣＢ接合の耐圧の目標値に応じた拡散
深さで設計され、例えばベース領域の拡散深さを１２μ
とすれば前記ＣＢ接合耐圧を４００Ｖ程度にできる。
レクタ領域４の表面から拡散により形成されており、拡
散に伴う横方向拡散によってコレクタ・ベース間のＰＮ
接合はある曲率を持って湾曲する。この曲率によりガー
ドリング領域５がない状態でのＣＢ接合の耐圧（雪崩降
伏電圧）が概ね決定される。従って、前記ベース領域２
の拡散深さは前記ＣＢ接合の耐圧の目標値に応じた拡散
深さで設計され、例えばベース領域の拡散深さを１２μ
とすれば前記ＣＢ接合耐圧を４００Ｖ程度にできる。
【００１７】一方、ガードリング領域５はＣＢ接合に４
００Ｖより少し低い逆バイアス電圧を印加した時に空乏
層が達する位置に配置してある。これによって、ＣＢ接
合の空乏層が降伏する直前に空乏層を外側へ拡大し、曲
率を緩和することによって耐圧を向上している。向上で
きる耐圧の値はガードリング領域５の拡散深さと幅に関
与する。ベース領域２とガードリング領域５との間隔を
約２５μとし、その幅を約３５μで形成すれば、前記Ｃ
Ｂ接合の耐圧を約１００Ｖ向上できる。同様にして次段
のガードリング領域５を間隔３５μ、幅３５μで形成し
てさらに約１００Ｖ増大させ、最終的にガードリング領
域５からチャネル領域１１までの距離を約１５０μとし
てさらに３００Ｖ向上させる。従って、最終的にこのト
ランジスタの耐圧ＶCBO は９００Ｖに設計される。
００Ｖより少し低い逆バイアス電圧を印加した時に空乏
層が達する位置に配置してある。これによって、ＣＢ接
合の空乏層が降伏する直前に空乏層を外側へ拡大し、曲
率を緩和することによって耐圧を向上している。向上で
きる耐圧の値はガードリング領域５の拡散深さと幅に関
与する。ベース領域２とガードリング領域５との間隔を
約２５μとし、その幅を約３５μで形成すれば、前記Ｃ
Ｂ接合の耐圧を約１００Ｖ向上できる。同様にして次段
のガードリング領域５を間隔３５μ、幅３５μで形成し
てさらに約１００Ｖ増大させ、最終的にガードリング領
域５からチャネル領域１１までの距離を約１５０μとし
てさらに３００Ｖ向上させる。従って、最終的にこのト
ランジスタの耐圧ＶCBO は９００Ｖに設計される。
【００１８】エミッタ電極９、ベース電極８、コレクタ
電極１２等の構成は、図５の従来の技術で説明した構成
と同様であり、同一部分には同一の符号を付してその説
明を省略する。
電極１２等の構成は、図５の従来の技術で説明した構成
と同様であり、同一部分には同一の符号を付してその説
明を省略する。
【００１９】ベース領域・ガードリング領域間のコレク
タ領域４の表面には、コレクタ領域４に直接接触するシ
リコン窒化膜１５を備えている。同様に、ガードリング
領域・ガードリング領域間のコレクタ領域４の表面に直
接接触するシリコン窒化（Ｓｉ3Ｎ4）膜１５を備えてい
る。これらのシリコン窒化膜１５上にはそれぞれ多結晶
シリコン膜１６が配置されている。即ち図２に示すよう
に、ベース領域２を取り囲むＰ- 型のコレクタ領域４の
表面はすべてシリコン窒化膜１５及び多結晶シリコン膜
１６の二層膜に覆われている。
タ領域４の表面には、コレクタ領域４に直接接触するシ
リコン窒化膜１５を備えている。同様に、ガードリング
領域・ガードリング領域間のコレクタ領域４の表面に直
接接触するシリコン窒化（Ｓｉ3Ｎ4）膜１５を備えてい
る。これらのシリコン窒化膜１５上にはそれぞれ多結晶
シリコン膜１６が配置されている。即ち図２に示すよう
に、ベース領域２を取り囲むＰ- 型のコレクタ領域４の
表面はすべてシリコン窒化膜１５及び多結晶シリコン膜
１６の二層膜に覆われている。
【００２０】シリコン窒化膜１５は電子をトラップする
性質を有しているので、Ｐ- 型のコレクタ領域の表面に
おいて、半導体基板１中の電子をトラップして表面の電
子濃度を下げる。よってＮ型反転しにくくなる。多結晶
シリコン膜１６は、スペーサーとしての役割をはたし、
薄いシリコン窒化膜の厚みを補う役割を果している。従
って、酸化膜６中の正電荷を有する可動イオンは多結晶
シリコン膜１６及びシリコン窒化膜１５によりコレクタ
領域４の界面に影響を及ぼすことができず、コレクタ領
域４の表面には図４に示すようなＮ型の反転層は発生し
ない。
性質を有しているので、Ｐ- 型のコレクタ領域の表面に
おいて、半導体基板１中の電子をトラップして表面の電
子濃度を下げる。よってＮ型反転しにくくなる。多結晶
シリコン膜１６は、スペーサーとしての役割をはたし、
薄いシリコン窒化膜の厚みを補う役割を果している。従
って、酸化膜６中の正電荷を有する可動イオンは多結晶
シリコン膜１６及びシリコン窒化膜１５によりコレクタ
領域４の界面に影響を及ぼすことができず、コレクタ領
域４の表面には図４に示すようなＮ型の反転層は発生し
ない。
【００２１】本実施例のトランジスタでは高温逆バイア
ス試験においても、前述の図４（Ｂ）、（Ｃ）に示すよ
うな酸化膜中の可動イオンのコレクタ領域界面への移動
が、多結晶シリコン膜１６及びシリコン窒化膜１５によ
って妨げられる。従って、図４（Ｂ）、（Ｃ）に示すよ
うな可動イオンの移動にともない反転層の状態（強さ）
が変化して空乏層が過剰に拡大し、耐圧の著しい劣化を
引き起こすという問題が生じない。
ス試験においても、前述の図４（Ｂ）、（Ｃ）に示すよ
うな酸化膜中の可動イオンのコレクタ領域界面への移動
が、多結晶シリコン膜１６及びシリコン窒化膜１５によ
って妨げられる。従って、図４（Ｂ）、（Ｃ）に示すよ
うな可動イオンの移動にともない反転層の状態（強さ）
が変化して空乏層が過剰に拡大し、耐圧の著しい劣化を
引き起こすという問題が生じない。
【００２２】図３は、本発明の第２の実施例のＰＮＰ型
高耐圧プレーナトランジスタの断面図である。本実施例
においては、シリコン窒化膜１５上に配置された多結晶
シリコン膜１６上に、更にシリコン窒化膜１７を配置す
る。多結晶シリコン膜１６を挟み込む構造のシリコン窒
化膜１７は、緻密な膜であるので酸化膜中の可動イオン
の界面への影響をより軽減することができる。シリコン
窒化膜１５，１７は、その膜の性質上厚く成長させるこ
とが困難である。このため、厚く成長させることが容易
な多結晶シリコン膜１６がスペーサーとしての役割を果
たす。従って、このサンドイッチ構造は、シリコン窒化
膜１５からシリコン窒化膜１７までを全てシリコン窒化
膜で形成した場合の構造と等しい機能を持つ。係るサン
ドイッチ構造によって、第１の実施例と比較して、より
強固に酸化膜中の可動イオンをコレクタ領域近傍に近づ
けないという効果を奏する。
高耐圧プレーナトランジスタの断面図である。本実施例
においては、シリコン窒化膜１５上に配置された多結晶
シリコン膜１６上に、更にシリコン窒化膜１７を配置す
る。多結晶シリコン膜１６を挟み込む構造のシリコン窒
化膜１７は、緻密な膜であるので酸化膜中の可動イオン
の界面への影響をより軽減することができる。シリコン
窒化膜１５，１７は、その膜の性質上厚く成長させるこ
とが困難である。このため、厚く成長させることが容易
な多結晶シリコン膜１６がスペーサーとしての役割を果
たす。従って、このサンドイッチ構造は、シリコン窒化
膜１５からシリコン窒化膜１７までを全てシリコン窒化
膜で形成した場合の構造と等しい機能を持つ。係るサン
ドイッチ構造によって、第１の実施例と比較して、より
強固に酸化膜中の可動イオンをコレクタ領域近傍に近づ
けないという効果を奏する。
【００２３】本実施例のトランジスタの製造工程は、シ
リコン窒化膜１５、多結晶シリコン膜１６、或いはシリ
コン窒化膜１７の多層膜を形成する工程を除いて、通常
のＰＮＰ型高耐圧プレーナトランジスタの製造工程と同
じである。シリコン窒化膜１５と多結晶シリコン膜１６
の多層膜は、一例として、Ｐ+ 型のエミッタ領域等の形
成後、ベース・ガードリング間及びガードリング・ガー
ドリング間のコレクタ領域上の酸化膜をホトリソグラフ
ィにより開口する。そして、気相成長（ＣＶＤ）により
シリコン窒化膜、多結晶シリコン膜、或いは上面のシリ
コン窒化膜の２層乃至３層の多層膜を被着する。そして
図示するようなパターン形状１５，１６にホトリソグラ
フィにより形成する。全面をＣＶＤ酸化膜で被覆し、該
酸化膜に電極コンタクト孔を形成してベース、エミッタ
電極等を配置する。その後はシリコン窒化膜等のファイ
ナルパッシベーション被膜を形成して本実施例のトラン
ジスタが完成する。なお、シリコン窒化膜１５、多結晶
シリコン膜１６或いはシリコン窒化膜１７の形成は、ベ
ース領域等のＮ型領域の形成前に行っても良い。
リコン窒化膜１５、多結晶シリコン膜１６、或いはシリ
コン窒化膜１７の多層膜を形成する工程を除いて、通常
のＰＮＰ型高耐圧プレーナトランジスタの製造工程と同
じである。シリコン窒化膜１５と多結晶シリコン膜１６
の多層膜は、一例として、Ｐ+ 型のエミッタ領域等の形
成後、ベース・ガードリング間及びガードリング・ガー
ドリング間のコレクタ領域上の酸化膜をホトリソグラフ
ィにより開口する。そして、気相成長（ＣＶＤ）により
シリコン窒化膜、多結晶シリコン膜、或いは上面のシリ
コン窒化膜の２層乃至３層の多層膜を被着する。そして
図示するようなパターン形状１５，１６にホトリソグラ
フィにより形成する。全面をＣＶＤ酸化膜で被覆し、該
酸化膜に電極コンタクト孔を形成してベース、エミッタ
電極等を配置する。その後はシリコン窒化膜等のファイ
ナルパッシベーション被膜を形成して本実施例のトラン
ジスタが完成する。なお、シリコン窒化膜１５、多結晶
シリコン膜１６或いはシリコン窒化膜１７の形成は、ベ
ース領域等のＮ型領域の形成前に行っても良い。
【００２４】以上の実施例はＰＮＰ型トランジスタにつ
いて述べてきたが、ダイオード、パワーＭＯＳＦＥＴ、
ＩＧＢＴなどの、基本がＰ型となりガードリング領域を
有するデバイスにも適用可能である。例えばダイオード
の場合は、Ｐ型基板表面にベース領域と同様にカソード
領域を形成し、基板をアノードとして構成するもので、
カソード領域周辺のガードリング部分のＰ型不純物層１
６の構成は図１と同等である。
いて述べてきたが、ダイオード、パワーＭＯＳＦＥＴ、
ＩＧＢＴなどの、基本がＰ型となりガードリング領域を
有するデバイスにも適用可能である。例えばダイオード
の場合は、Ｐ型基板表面にベース領域と同様にカソード
領域を形成し、基板をアノードとして構成するもので、
カソード領域周辺のガードリング部分のＰ型不純物層１
６の構成は図１と同等である。
【００２５】パワーＭＯＳＦＥＴに前記第１の実施例を
適用した場合は、図６に示すように、基板１０１を共通
ドレインとし、基板表面にＭＯＳ素子を形成するための
Ｎ型ベース領域１０２、Ｐ＋型ソース領域１０３を形成
し、ベース領域１０２のチャネル領域１０４の上にゲー
ト酸化膜１０５を介してポリシリコンゲート電極１０６
を配置し、ベース領域１０２とソース領域１０３との両
方にコンタクトするＡ１ソース電極を形成したものであ
る。そして、ベース領域１０２の周囲にＮ型ガードリン
グ領域を形成し、本発明の特徴となるシリコン窒化膜１
５、多結晶シリコン膜１６或いはシリコン窒化膜１７を
設ける。ＩＧＢＴの場合は、基板がＰ＋／Ｎ＋／Ｎ型構
造となり、Ｎ型層の表面にＭＯＳ素子が作り込まれる。
いずれにしろ異なるのは素子構造の部分であり、空乏層
が拡がるＰＮ接合周囲に設けたガードリング領域５とＰ
型不純物層１６、ガードリング領域５の上の膜構造は同
一である
適用した場合は、図６に示すように、基板１０１を共通
ドレインとし、基板表面にＭＯＳ素子を形成するための
Ｎ型ベース領域１０２、Ｐ＋型ソース領域１０３を形成
し、ベース領域１０２のチャネル領域１０４の上にゲー
ト酸化膜１０５を介してポリシリコンゲート電極１０６
を配置し、ベース領域１０２とソース領域１０３との両
方にコンタクトするＡ１ソース電極を形成したものであ
る。そして、ベース領域１０２の周囲にＮ型ガードリン
グ領域を形成し、本発明の特徴となるシリコン窒化膜１
５、多結晶シリコン膜１６或いはシリコン窒化膜１７を
設ける。ＩＧＢＴの場合は、基板がＰ＋／Ｎ＋／Ｎ型構
造となり、Ｎ型層の表面にＭＯＳ素子が作り込まれる。
いずれにしろ異なるのは素子構造の部分であり、空乏層
が拡がるＰＮ接合周囲に設けたガードリング領域５とＰ
型不純物層１６、ガードリング領域５の上の膜構造は同
一である
【００２６】
【発明の効果】以上に説明したように、本発明はＰ基板
型高耐圧素子のガードリング上に酸化膜を分断するベー
ス領域の周囲のコレクタ領域の表面に直接接触するシリ
コン窒化膜と、シリコン窒化膜上に配置された多結晶シ
リコン膜を備えるものである。これにより、酸化膜中の
可動イオンの移動をコレクタ領域界面に近づけないよう
に阻止することができる。コレクタ領域表面には、反転
層が形成されず、耐圧の劣化という問題を生じない、高
信頼性のＰ基板型半導体装置を提供することができる。
型高耐圧素子のガードリング上に酸化膜を分断するベー
ス領域の周囲のコレクタ領域の表面に直接接触するシリ
コン窒化膜と、シリコン窒化膜上に配置された多結晶シ
リコン膜を備えるものである。これにより、酸化膜中の
可動イオンの移動をコレクタ領域界面に近づけないよう
に阻止することができる。コレクタ領域表面には、反転
層が形成されず、耐圧の劣化という問題を生じない、高
信頼性のＰ基板型半導体装置を提供することができる。
【図１】本発明の第１の実施例のＰＮＰ型高耐圧プレー
ナトランジスタの断面図。
ナトランジスタの断面図。
【図２】本発明の一実施例のＰＮＰ型高耐圧プレーナト
ランジスタのチップの１／４の平面図。
ランジスタのチップの１／４の平面図。
【図３】本発明の第２の実施例のＰＮＰ型高耐圧プレー
ナトランジスタの断面図
ナトランジスタの断面図
【図４】高温逆バイアス（ＢＴ）試験における可動イオ
ンと反転層の移動を示す説明図。
ンと反転層の移動を示す説明図。
【図５】従来のＮＰＮ型高耐圧プレーナトランジスタの
断面図。
断面図。
【図６】本発明を適用したパワーＭＯＳＦＥＴを示す断
面図。
面図。
Claims (2)
- 【請求項１】 Ｐ型の半導体基板にＮ型のベース領域及
び該ベース領域の周囲のコレクタ領域に該ベース領域を
取囲むＮ型のガードリング領域を備えた半導体装置にお
いて、前記コレクタ領域の表面に直接接触するシリコン
窒化膜と、該シリコン窒化膜上に配置された多結晶シリ
コン膜とを備えることを特徴とする半導体装置。 - 【請求項２】 前記シリコン窒化膜上に配置された多結
晶シリコン膜上には、更にシリコン窒化膜が配置されて
いることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5129445A JPH06338512A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5129445A JPH06338512A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338512A true JPH06338512A (ja) | 1994-12-06 |
Family
ID=15009654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5129445A Pending JPH06338512A (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338512A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052150A1 (en) * | 1998-04-03 | 1999-10-14 | Zetex Plc | Guard structure for bipolar semiconductor device |
| JP2002368120A (ja) * | 2001-06-12 | 2002-12-20 | Sony Corp | 半導体装置及びその製造方法 |
| US8390069B2 (en) | 2008-11-13 | 2013-03-05 | Mitsubishi Electric Corporation | Semiconductor device |
-
1993
- 1993-05-31 JP JP5129445A patent/JPH06338512A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052150A1 (en) * | 1998-04-03 | 1999-10-14 | Zetex Plc | Guard structure for bipolar semiconductor device |
| GB2340660A (en) * | 1998-04-03 | 2000-02-23 | Zetex Plc | Guard structure for bipolar semiconductor device |
| GB2340660B (en) * | 1998-04-03 | 2002-11-27 | Zetex Plc | Guard structure for bipolar semiconductor device |
| JP2002368120A (ja) * | 2001-06-12 | 2002-12-20 | Sony Corp | 半導体装置及びその製造方法 |
| US8390069B2 (en) | 2008-11-13 | 2013-03-05 | Mitsubishi Electric Corporation | Semiconductor device |
| US8853737B2 (en) | 2008-11-13 | 2014-10-07 | Mitsubishi Electric Company | Semiconductor device |
| US9276094B2 (en) | 2008-11-13 | 2016-03-01 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240243122A1 (en) | Mosfet device of silicon carbide having an integrated diode and manufacturing process thereof | |
| US6190948B1 (en) | Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
| US6306728B1 (en) | Stable high voltage semiconductor device structure | |
| US7052954B2 (en) | Method of fabricating a MOS structure with two conductive layers on the gate electrode | |
| US6538280B2 (en) | Trenched semiconductor device and method of fabricating the same | |
| US5100810A (en) | Manufacturing method of semiconductor devices | |
| US5086332A (en) | Planar semiconductor device having high breakdown voltage | |
| US5726088A (en) | Method of manufacturing a semiconductor device having a buried insulated gate | |
| US4394674A (en) | Insulated gate field effect transistor | |
| JPH09199707A (ja) | 高耐圧半導体装置 | |
| JPH0590593A (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| JP2000508122A (ja) | 半導体デバイス | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| JPH0661497A (ja) | 半導体装置およびその製造方法 | |
| JP2003142698A (ja) | 電力用半導体装置 | |
| JP3372176B2 (ja) | 半導体装置とその製造方法 | |
| JP3357804B2 (ja) | 半導体装置とその製造方法 | |
| JPH06338512A (ja) | 半導体装置 | |
| JP2024109061A (ja) | 改善された性能を有するシリコンカーバイドパワーｍｏｓｆｅｔデバイス及びその製造プロセス | |
| JPH08306911A (ja) | 半導体装置とその製造方法 | |
| JPH06338514A (ja) | 半導体装置 | |
| CN109980009A (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JPH06338511A (ja) | 半導体装置 | |
| JPH055373B2 (ja) |