JPH0634156B2 - 液晶セグメント駆動回路 - Google Patents
液晶セグメント駆動回路Info
- Publication number
- JPH0634156B2 JPH0634156B2 JP59259611A JP25961184A JPH0634156B2 JP H0634156 B2 JPH0634156 B2 JP H0634156B2 JP 59259611 A JP59259611 A JP 59259611A JP 25961184 A JP25961184 A JP 25961184A JP H0634156 B2 JPH0634156 B2 JP H0634156B2
- Authority
- JP
- Japan
- Prior art keywords
- shift
- liquid crystal
- shift register
- circuit
- segment drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、液晶用セグメントの駆動回路に関する。
従来技術 Ｃ−ＭＯＳ等で構成された液晶表示装置は、その低電力
性からハンドヘルドコンピュータの端末として注目され
ているが、表示容量の増大によって駆動部の電力消費が
増大しつつあり、液晶のもつ特徴を従来の駆動回路では
生かせなくなっている。
性からハンドヘルドコンピュータの端末として注目され
ているが、表示容量の増大によって駆動部の電力消費が
増大しつつあり、液晶のもつ特徴を従来の駆動回路では
生かせなくなっている。
第３図は、従来の液晶駆動回路の一ＩＣの例を示す図
で、図中、１はトランスミッションゲートで、液晶セグ
メントがｎ個の場合、例えば液晶セグメントが８０個の
場合８０本の出力信号線を有し、各セグメントに対して
２個つまり２×ｎ個のゲートを使用する。２はインバー
タ，３はメモリー，４はシフトレジスタで、これらイン
バータ２乃至シフトレジスタ４は夫々各セグメントに対
に１個つまりｎ個使用する。而して、上述のごときドッ
トマトリックス型液晶の駆動方法として、従来は、その
セグメント数に対応したメモリーと、シフトレジスタを
設け、１ライン分のデータをシフトレジスタにクロック
パルスに同期して与え、転送し、１ライン終了時にメモ
リにレジスタの内容を転送し、セグメント駆動信号を作
成していた。しかし、大容量マトリックスでは、セグメ
ント数Ｎが６４０本ともなり、つまり第３図に示したＩ
Ｃチップが６個ともなり、この６４０個のデータを、フ
レーム時間×デュティの時間内に転送する必要がある。
今、フレーム時間を１６ｍsec 、デュティを１／256 と
すると、シフトパルス幅が62.5μ sec／640 ＝０．０９
７μsec となり、１０ＭHz以上のシフトクロックで転送
する必要が有る。全シフトレジスタに、この10ＭHz以上
の入力信号を与える必要から、その信号シフトに要する
電力をＰ，シフトレジスタのクロック入力のゲート容量
をＣとすると、 Ｐ＝ＣＶ２ｆ×Ｎ の消費電力となり、セグメント数Ｎに比例し、更に周波
数ｆもＮに比例するため、Ｎ２に比例して消費電力が増
加してしまう。今、ｎ個の出力を持つセグメントドライ
バーでＮ本のセグメントを駆動する為にはＮ／ｎ個のド
ライバーが必要となり、それらをＮ／ｎ個（前記例では
６４０／８０＝８）シリースに接続して表示信号を転送
する為、シフトクロックが入力されるシフトレジスタの
数はＮ個となり、Ｎ２に比例して電力が増大する。
で、図中、１はトランスミッションゲートで、液晶セグ
メントがｎ個の場合、例えば液晶セグメントが８０個の
場合８０本の出力信号線を有し、各セグメントに対して
２個つまり２×ｎ個のゲートを使用する。２はインバー
タ，３はメモリー，４はシフトレジスタで、これらイン
バータ２乃至シフトレジスタ４は夫々各セグメントに対
に１個つまりｎ個使用する。而して、上述のごときドッ
トマトリックス型液晶の駆動方法として、従来は、その
セグメント数に対応したメモリーと、シフトレジスタを
設け、１ライン分のデータをシフトレジスタにクロック
パルスに同期して与え、転送し、１ライン終了時にメモ
リにレジスタの内容を転送し、セグメント駆動信号を作
成していた。しかし、大容量マトリックスでは、セグメ
ント数Ｎが６４０本ともなり、つまり第３図に示したＩ
Ｃチップが６個ともなり、この６４０個のデータを、フ
レーム時間×デュティの時間内に転送する必要がある。
今、フレーム時間を１６ｍsec 、デュティを１／256 と
すると、シフトパルス幅が62.5μ sec／640 ＝０．０９
７μsec となり、１０ＭHz以上のシフトクロックで転送
する必要が有る。全シフトレジスタに、この10ＭHz以上
の入力信号を与える必要から、その信号シフトに要する
電力をＰ，シフトレジスタのクロック入力のゲート容量
をＣとすると、 Ｐ＝ＣＶ２ｆ×Ｎ の消費電力となり、セグメント数Ｎに比例し、更に周波
数ｆもＮに比例するため、Ｎ２に比例して消費電力が増
加してしまう。今、ｎ個の出力を持つセグメントドライ
バーでＮ本のセグメントを駆動する為にはＮ／ｎ個のド
ライバーが必要となり、それらをＮ／ｎ個（前記例では
６４０／８０＝８）シリースに接続して表示信号を転送
する為、シフトクロックが入力されるシフトレジスタの
数はＮ個となり、Ｎ２に比例して電力が増大する。
目的 本発明は、上述のごとき実情に鑑みてなされたもので、
特に、液晶駆動回路の低消費電力化を図ることを目的と
してなされたものである。
特に、液晶駆動回路の低消費電力化を図ることを目的と
してなされたものである。
構成 本発明は、上記目的を達成するため、液晶セグメントに
対応して設けられたメモリと、該メモリに接続されたシ
フトレジスタとを設け、１ライン分のデータを該シフト
レジスタにシフトクロックに同期して与えて転送し、１
ライン終了時に前記メモリにシフトレジスタの内容を転
送して前記液晶セグメント駆動信号を生成する複数個の
液晶セグメント駆動ＩＣにおいて、前記シフトレジスタ
に接続されたシフトカウンタと、該シフトカウンタによ
りシフトクロックを計数し、該計数値に基づいてシフト
クロックが前記シフトレジスタに入力するのを阻止する
ゲート回路とを具備し、１つの液晶セグメント駆動ＩＣ
が駆動されている時には、他の液晶セグメント駆動ＩＣ
を駆動しないようにしたことを特徴としたものである。
以下、本発明の実施例に基づいて説明する。
対応して設けられたメモリと、該メモリに接続されたシ
フトレジスタとを設け、１ライン分のデータを該シフト
レジスタにシフトクロックに同期して与えて転送し、１
ライン終了時に前記メモリにシフトレジスタの内容を転
送して前記液晶セグメント駆動信号を生成する複数個の
液晶セグメント駆動ＩＣにおいて、前記シフトレジスタ
に接続されたシフトカウンタと、該シフトカウンタによ
りシフトクロックを計数し、該計数値に基づいてシフト
クロックが前記シフトレジスタに入力するのを阻止する
ゲート回路とを具備し、１つの液晶セグメント駆動ＩＣ
が駆動されている時には、他の液晶セグメント駆動ＩＣ
を駆動しないようにしたことを特徴としたものである。
以下、本発明の実施例に基づいて説明する。
本発明は、信号転送の為にだけ利用されるシフトレジス
タの利用を減らし、転送信号のオン，オフによるレジス
タの入力ゲートでの電力消費を減らす事にある。つま
り、表示信号のうち、その信号を必要とするレジスタの
み駆動し、他の必要としないレジスタにはシフト信号を
与えずそのゲートの消費電力を減らす事にある。
タの利用を減らし、転送信号のオン，オフによるレジス
タの入力ゲートでの電力消費を減らす事にある。つま
り、表示信号のうち、その信号を必要とするレジスタの
み駆動し、他の必要としないレジスタにはシフト信号を
与えずそのゲートの消費電力を減らす事にある。
第１図は、本発明の一実施例を説明するためのＩＣチッ
プの一例を示す電気回路図、第２図は、第１図に示した
ＩＣを複数個（前記の例では８個）継続した場合の例を
示す図で、第１図において、１０はトランスミッション
ゲート回路，１１はインバータ，１２はメモリ，１３は
シフトレジスタ，１４はシフトカウンタ，１５はゲート
回路，１６はＳ−Ｒフリップフロップ回路，１７はタイ
ミング発生回路で、斯様に構成されたＩＣが第２図に示
すように複数個縦続接続されている。而して、本発明に
おいては、シフトカウンタ１４により、シフトクロック
を計数し、出力セグメント数ｎになったところでシフト
クロック入力ゲート１５をとじる事によって、他の、つ
まり残りの（前記例の場合、７個）駆動回路へデータが
入力されている時は、不必要なシフトクロックがレジス
タ１３に入力されない様にし、レジスタのゲート容量に
よる電力消費を低減するようにしている。すなわち、本
発明においては、シフトレジスタ１３のゲートの消費電
力は、セグメント数がＮであっても、 Ｐ＝ｆＣＶ２×ｎ となり、従来のｎ／Ｎの消費電力とする事が出来る。Ｎ
／ｎ個のドライバーを接続した場合、第１番目の回路
（第２図の（Ｉ））のコントロールゲートをＨ（ハイレ
ベル）にしておくと、ストローブ入力Ｓｔにより全シフ
トレジスタからのデータは表示メモリにラッチされると
共に、タイミング発生回路により、カウンタ入力ゲート
にセットされたＦ／Ｆがリセットされる。この時、第１
番目のコントロールゲートは、Ｈになっている事から、
この回路のみゲートは開く様に、タイミング発生回路か
ら信号が出力される。しかし、第２の回路（II）には、
前記Ｆ／ＦのＬ（ローレベル）信号にコントロール信号
が接続されている為、ゲートが閉じる様なタイミング信
号が発生する。次に、シフトクロックにより第１の回路
（Ｉ）のみデータが転送され、カウンタがｎになると、
カウントアップ信号により前記Ｆ／Ｆをセットして、入
力ゲートが閉じられ、コントロール信号は“Ｈ”にな
り、次の回路にデータを転送する。次々に回路にデータ
が送られ、全てにおくられた所で、ストローブ信号によ
りレジスタの内容がメモリにラッチされ、第１番目の回
路に戻る。
プの一例を示す電気回路図、第２図は、第１図に示した
ＩＣを複数個（前記の例では８個）継続した場合の例を
示す図で、第１図において、１０はトランスミッション
ゲート回路，１１はインバータ，１２はメモリ，１３は
シフトレジスタ，１４はシフトカウンタ，１５はゲート
回路，１６はＳ−Ｒフリップフロップ回路，１７はタイ
ミング発生回路で、斯様に構成されたＩＣが第２図に示
すように複数個縦続接続されている。而して、本発明に
おいては、シフトカウンタ１４により、シフトクロック
を計数し、出力セグメント数ｎになったところでシフト
クロック入力ゲート１５をとじる事によって、他の、つ
まり残りの（前記例の場合、７個）駆動回路へデータが
入力されている時は、不必要なシフトクロックがレジス
タ１３に入力されない様にし、レジスタのゲート容量に
よる電力消費を低減するようにしている。すなわち、本
発明においては、シフトレジスタ１３のゲートの消費電
力は、セグメント数がＮであっても、 Ｐ＝ｆＣＶ２×ｎ となり、従来のｎ／Ｎの消費電力とする事が出来る。Ｎ
／ｎ個のドライバーを接続した場合、第１番目の回路
（第２図の（Ｉ））のコントロールゲートをＨ（ハイレ
ベル）にしておくと、ストローブ入力Ｓｔにより全シフ
トレジスタからのデータは表示メモリにラッチされると
共に、タイミング発生回路により、カウンタ入力ゲート
にセットされたＦ／Ｆがリセットされる。この時、第１
番目のコントロールゲートは、Ｈになっている事から、
この回路のみゲートは開く様に、タイミング発生回路か
ら信号が出力される。しかし、第２の回路（II）には、
前記Ｆ／ＦのＬ（ローレベル）信号にコントロール信号
が接続されている為、ゲートが閉じる様なタイミング信
号が発生する。次に、シフトクロックにより第１の回路
（Ｉ）のみデータが転送され、カウンタがｎになると、
カウントアップ信号により前記Ｆ／Ｆをセットして、入
力ゲートが閉じられ、コントロール信号は“Ｈ”にな
り、次の回路にデータを転送する。次々に回路にデータ
が送られ、全てにおくられた所で、ストローブ信号によ
りレジスタの内容がメモリにラッチされ、第１番目の回
路に戻る。
効果 以上の説明から明らかなように、本発明によると、消費
電力の少ない液晶セグメント駆動回路を提供することが
でき、液晶表示装置の利用効果を一段と向上させること
ができる。
電力の少ない液晶セグメント駆動回路を提供することが
でき、液晶表示装置の利用効果を一段と向上させること
ができる。
第１図は、本発明による一ＩＣ液晶セグメント駆動回路
の一実施例を説明するための電気的ブロック線図、第２
図は、第１図に示したＩＣを複数個縦続接続した場合の
電気的ブロック線図、第３図は、従来の液晶セグメント
駆動回路の一例を示す電気的ブロック線図である。 １０……トランスミッションゲート回路，１１……イン
バータ，１２……メモリ，１３……シフトレジスタ，１
４……シフトカウンタ，１５……ゲート回路，１６……
フリップフロップ回路，１７……タイミング発生回路。
の一実施例を説明するための電気的ブロック線図、第２
図は、第１図に示したＩＣを複数個縦続接続した場合の
電気的ブロック線図、第３図は、従来の液晶セグメント
駆動回路の一例を示す電気的ブロック線図である。 １０……トランスミッションゲート回路，１１……イン
バータ，１２……メモリ，１３……シフトレジスタ，１
４……シフトカウンタ，１５……ゲート回路，１６……
フリップフロップ回路，１７……タイミング発生回路。
Claims (1)
- 【請求項１】液晶セグメントに対応して設けられたメモ
リと、該メモリに接続されたシフトレジスタとを設け、
１ライン分のデータを該シフトレジスタにシフトクロッ
クに同期して与えて転送し、１ライン終了時に前記メモ
リにシフトレジスタの内容を転送して前記液晶セグメン
ト駆動信号を生成する複数個の液晶セグメント駆動ＩＣ
において、前記シフトレジスタに接続されたシフトカウ
ンタと、該シフトカウンタによりシフトクロックを計数
し、該計数値に基づいてシフトクロックが前記シフトレ
ジスタに入力するのを阻止するゲート回路とを具備し、
１つの液晶セグメント駆動ＩＣが駆動されている時に
は、他の液晶セグメント駆動ＩＣを駆動しないようにし
たことを特徴とする液晶セグメント駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59259611A JPH0634156B2 (ja) | 1984-12-07 | 1984-12-07 | 液晶セグメント駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59259611A JPH0634156B2 (ja) | 1984-12-07 | 1984-12-07 | 液晶セグメント駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137195A JPS61137195A (ja) | 1986-06-24 |
| JPH0634156B2 true JPH0634156B2 (ja) | 1994-05-02 |
Family
ID=17336487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59259611A Expired - Lifetime JPH0634156B2 (ja) | 1984-12-07 | 1984-12-07 | 液晶セグメント駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634156B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2741194B2 (ja) * | 1985-01-28 | 1998-04-15 | セイコーエプソン株式会社 | 液晶駆動回路 |
| JP2524165B2 (ja) * | 1987-07-24 | 1996-08-14 | セイコーエプソン株式会社 | 表示装置の信号側駆動回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144490A (en) * | 1980-04-14 | 1981-11-10 | Hitachi Ltd | Data memory |
| JPS5885996A (ja) * | 1981-11-18 | 1983-05-23 | Seiko Epson Corp | シフトレジスタ |
| JPS5930592A (ja) * | 1982-08-13 | 1984-02-18 | セイコーエプソン株式会社 | 液晶表示装置の駆動方法 |
| JPS59157897A (ja) * | 1983-02-28 | 1984-09-07 | Matsushita Electric Works Ltd | シフトレジスタ |
| JPS6150292A (ja) * | 1984-08-16 | 1986-03-12 | Matsushita Electric Ind Co Ltd | シフトレジスタ回路 |
-
1984
- 1984-12-07 JP JP59259611A patent/JPH0634156B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61137195A (ja) | 1986-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603466B1 (en) | Semiconductor device and display device module | |
| JPS61117599A (ja) | 映像表示装置のスイツチングパルス | |
| JPH0980382A (ja) | Ｌｃｄ駆動回路 | |
| KR20000035530A (ko) | 반도체장치의 시스템구성 및 그를 이용하는 액정 표시장치모듈 | |
| EP0504531B1 (en) | Scanning circuit | |
| JP3147973B2 (ja) | 駆動回路 | |
| GB2134686A (en) | Driver circuit for matrix type display device | |
| CN101312025B (zh) | 液晶显示器元件和其操作方法 | |
| JPH08137430A (ja) | 半導体集積回路 | |
| KR20040024915A (ko) | 액정표시장치 | |
| WO2020177688A1 (zh) | 时钟信号测试电路及其控制方法、显示面板及测试装置 | |
| JPH0634156B2 (ja) | 液晶セグメント駆動回路 | |
| JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
| JPS60174522A (ja) | 論理回路 | |
| JP3146959B2 (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| KR100431626B1 (ko) | 액정표시장치의게이트구동집적회로 | |
| JPS6142354B2 (ja) | ||
| JPS6239427Y2 (ja) | ||
| JP3101091B2 (ja) | イネーブル回路 | |
| JPS60150593U (ja) | 平面表示板駆動装置 | |
| JP2004177532A (ja) | カスケード接続回路およびその回路を備えた電子装置 | |
| JPS59146090A (ja) | Ｘ−ｙドツトマトリクス表示装置 | |
| JPH042969B2 (ja) | ||
| JPH0234395B2 (ja) | Ekishokudokaironohyojideetatensohoshiki | |
| JP2507630B2 (ja) | 多ビッド駆動半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |