JPH06342467A - メモリアクセス装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、アクセス方向を任意に指定すること
で、ある矩形内のデータに対して回転またはミラー操作
を行なうメモリアクセス機能を特徴とする。 【構成】水平総サイズレジスタ及び垂直総サイズレジス
タ４１，４２に設定される総メモリ領域のうち、アクセ
スを実行する転送元の矩形領域を示す水平サイズレジス
タ及び垂直サイズレジスタ４３，４４と、この矩形内で
アクセスを開始するビット位置を示すスタートポインタ
レジスタ及びアクセス方向を示す方向レジスタ４５，４
６と、複写先を示す複写先ポインタアドレスが設定され
るポインタレジスタ４７と、上記複写元矩形データを複
写先ポインタで示す矩形領域に複写する際、複写元矩形
に対し設定されるスタートポインタと方向データに従い
該当するビットを含むアドレスをビット単位でアクセス
し演算操作を施して複写を実行する矩形データ転送手段
４８〜５１とを具備することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ビット操作を行なう
メモリに使用して好適なメモリアクセス装置に関する。

【０００２】

【従来の技術】従来、コンピュータシステムにおいて、
内蔵のメモリをアクセスする場合、バイト単位、又はワ
ード単位等でアクセスを行なう。メモリをアクセスする
には、通常、下位メモリ番地から上位メモリ番地に向か
い、バイト単位もしくはワード単位でアクセス（読取
り、書込み）を行なう。

【０００３】メモリのある矩形領域をアクセスする場
合、横方向（連続アドレス順）に対しては容易にアクセ
ス可能であるが、縦方向にアクセスするときは、該当す
るビットを含むアドレスをバイト単位でアクセスし、ビ
ット操作（シフトあるいはマスク等）を行なって合成す
る必要があった。

【０００４】例えば、図４（ａ）に示すようなメモリ上
の矩形領域４Ａを同図（ｂ）に示すようにメモリ上の矩
形領域４Ｂに複写（コピー）する場合は、アドレスＡ１
−１，Ｂ１−１，Ａ１−２，Ｂ１−２，…の順にアクセ
スすることによって実現される。しかし、同図（ａ）に
示すような矩形領域４Ａを左方向に９０度回転した同図
（ｄ）に示すようなデータを得るためには、同図（ｃ）
に示すように、アドレスＡ１−３，Ａ２−３，Ａ３−
３，…の順でアクセスし、ビット操作を施しながら最下
位ビットを合成してコピーしなければならない。尚、図
中、符号４Ａは複写元矩形領域であり、ここでは横２４
ビット、縦２４ビットの領域を表している。１つの升目
は８ビットで構成され、左上をアドレスＡ１−１、右下
をアドレスＡ２４−３で示す。符号４Ｂは複写先矩形領
域であり、ここでは、矩形領域４Ａをそのままの状態で
複写した例を示している。符号４Ｃは複写先矩形領域で
あり、ここでは矩形領域４Ａを左方向に９０度回転した
状態で複写した例を示している。

【０００５】

【発明が解決しようとする課題】上述したように、従来
例に従えば、矩形領域をそのままの形でコピーすること
は容易であるが、回転またはミラー複写等を行なう場合
は、バイトもしくはワード単位でデータを読取り、シフ
トやマスク等のビット操作を実行し合成する処理が必要
となり、従って操作が繁雑化し、アクセスに多くの時間
がかかる等の問題があった。

【０００６】本発明は上記事情に鑑みなされたもので、
ある矩形領域に格納されたデータの回転、ミラー等の処
理が簡単なデータ設定操作のみで可能となり、操作の容
易化、並びに処理速度の高速化が図れるメモリアクセス
装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明のメモリアクセス
装置は、メモリをアクセスする際の総メモリ領域を示す
水平総サイズレジスタ及び垂直総サイズレジスタ（図２
符号４１，４２）と、上記水平及び垂直の各総サイズレ
ジスタに設定される総メモリ領域のうち、アクセスを実
行する転送元の矩形領域を示す水平サイズレジスタ及び
垂直サイズレジスタ（図２符号４３，４４）と、この矩
形内でアクセスを開始するビット位置を示すスタートポ
インタレジスタ及びアクセス方向が設定される方向レジ
スタ（図２符号４５，４６）と、複写先を示す複写先ポ
インタアドレスが設定されるポインタレジスタ（図２符
号４７）と、上記複写元矩形データを複写先ポインタで
示す矩形領域に複写する際、複写元矩形に対し設定され
るスタートポインタと方向データに従い該当するビット
を含むアドレスをビット単位でアクセスし演算操作を施
して複写を実行する矩形データ転送手段（図２符号４８
〜５１）とを具備することを特徴とする。

【０００８】

【作用】総水平サイズレジスタ（図２符号４１）、総垂
直サイズレジスタ（図２符号４２）に値を設定すること
によりメモリの幅（水平サイズ）と高さ（垂直サイズ）
が決まり、総メモリ領域の矩形（図３符号Ａ）が設定さ
れる。更に水平サイズレジスタ（図２符号４３）、垂直
サイズレジスタ（図２符号４４）に任意の値を設定する
ことにより複写元矩形の幅と高さが決まり、データ転送
すべき矩形領域（図３符号Ｂ）が設定される。ポインタ
レジスタ（図２符号４５）に複写元矩形（図３符号Ｂ）
のスタートアドレスを、方向設定レジスタ（図２符号４
６）に上下左右の方向を、複写先ポインタレジスタ（図
２符号４７）に複写先のスタートアドレスを設定するこ
とにより、矩形データ転送手段（図２符号４８〜５１）
の複写処理により複写先矩形（図３符号Ｃ）が生成され
る。この際の各スタートポインタが示すスタート位置を
図３（ｂ）にＢ−１〜Ｂ−４で示し、複写先矩形のバリ
エーションを図３（ｃ）にＣ０１〜Ｃ０８で示す。これ
により、ある矩形領域に格納されたデータの回転、ミラ
ー等が単にデータ設定操作のみで可能となり、操作の容
易化、及び処理速度の高速化が図れる。

【０００９】

【実施例】以下、図面を使用して本発明の実施例につい
て説明する。図１は本発明の実施例を示すブロック図で
ある。図に於いて、符号１はシステムの制御中枢となる
ＣＰＵである。符号２はシステムＲＡＭであり、プログ
ラム領域、ワーク領域が割り付けられる。

【００１０】符号３はメモリアクセスコントローラであ
り、機能的には矩形転送ハードウェア回路４（Ｂｉｔ−
ＢＬＴハードウェア）と、出力コントロール回路５（Ｐ
ＲＴ／ＣＲＴＣ）からなる。

【００１１】矩形転送ハードウェア回路４は、ビット操
作を行ない矩形領域のデータ転送を高速に実行処理する
描画回路であり、その内部の構成については図３を参照
して後述する。

【００１２】又、出力コントロール回路５は利用装置と
なる印刷装置（ＰＲＴ）もしくはＣＲＴディスプレイ等
の表示装置にデータを表示するためにアドレスを生成す
るメモリ参照回路である。

【００１３】符号６は表示もしくは印刷データがビット
マップ形式にて格納されるビットマップメモリである。
符号７はビットマップメモリ６に格納されたデータを印
刷するプリンタ、もしくは表示するＣＲＴディスプレイ
から成る利用装置（ＰＲＴ／ＣＲＴ）である。

【００１４】符号８はシステムバスであり、データ／ア
ドレス／コントロールの複数本の各ラインからなり、上
述した各コンポーネントブロック（１〜７）が共通に直
接又は間接接続される。

【００１５】図２はラスタオペレーション回路をなす図
１に示す矩形転送ハードウェア回路４の内部構成を示す
ブロック図である。図２に於いて、符号４１は総水平サ
イズレジスタ、符号４２は総垂直サイズレジスタであ
る。この総水平サイズレジスタ４１と総垂直サイズレジ
スタ４２には縦横の総メモリ領域が設定される。

【００１６】符号４３は水平サイズレジスタ、符号４４
は垂直サイズレジスタである。この水平サイズレジスタ
４３と垂直サイズレジスタ４４にはアクセスを行なう縦
横の矩形領域が設定される。

【００１７】符号４５はポインタレジスタ、符号４６は
方向設定レジスタである。ポインタレジスタ４５には水
平サイズレジスタ４３、及び垂直サイズレジスタ４４に
設定された矩形領域内のうち、アクセスを開始するスタ
ートアドレスが設定され、方向設定レジスタ４６にはア
クセス方向が設定される。

【００１８】符号４７は複写先ポインタレジスタであ
り、このレジスタ４７に複写先のスタートアドレスが設
定される。符号４８〜５１はそれぞれ複写元矩形に対し
設定されるスタートポインタ及び方向データに従い該当
するビットを含むアドレスをビット単位でアクセスし演
算操作を施して複写を実行する矩形データ転送手段の構
成要素である。

【００１９】符号４８はアドレス演算回路であり、一方
の入力端子に上記各レジスタ４１〜４７の出力のうちセ
レクタ回路４９で選択されたデータが供給され、他方の
入力端子にアドレス更新回路５０の出力が供給されて、
アドレス更新のためのアドレス演算を実行する。

【００２０】符号５１はデータ操作回路であり、ソース
データと上記アドレス演算回路４８により生成されるア
ドレスに相当するデータとのビット操作演算を行ない、
そのビット操作内容をアドレス演算回路４８によって指
示されるメモリアドレスに書き込む。

【００２１】図３は本発明の実施例の動作をメモリ上で
概念的に示す図である。図において、Ａは総メモリ領域
であり、総水平サイズレジスタ４１、総垂直サイズレジ
スタ４２に値を設定することによりメモリの幅（水平サ
イズ）と高さ（垂直サイズ）が決まり、全体の矩形が設
定される。符号Ｂは複写元矩形であり、水平サイズレジ
スタ４３、垂直サイズレジスタ４４に任意の値を設定す
ることにより幅と高さが決まり、データ転送すべき矩形
領域が設定されることになる。符号Ｃは複写先矩形であ
り、複写元矩形Ｂより等しいかまたは大きい領域を持つ
矩形を示す。ポインタレジスタ４５に複写元矩形Ｂのス
タートアドレスを、方向設定レジスタ４６に、上下左右
の方向を、複写先ポインタレジスタ４７に複写先のスタ
ートアドレスを設定することにより、複写先矩形Ｃが生
成される。図中、Ｂ−１〜Ｂ−４はスタートポインタ
を、Ｃ０１〜Ｃ０８は複写先矩形のバリエーションをそ
れぞれ示す。

【００２２】以下、本発明の実施例の動作について上記
各図を参照して説明する。図１に於いて、まず、ＣＰＵ
１は、システムＲＡＭ２に格納されたプログラムに従
い、データ生成を行ない、そのデータを図示しないパタ
ーンメモリ経由でドットパターンに変換し、同じくシス
テムＲＡＭ２に割り付けられるワークＲＡＭにその内容
を格納する。

【００２３】矩形転送ハードウェア回路４は、そのワー
クＲＡＭ内の内容に、複写、回転、ミラー等の操作を施
し、ワークＲＡＭの別領域に格納する。また、必要に応
じてそのデータをビットマップメモリ６に書き込み、出
力コントロール回路５を経由して読み出し、利用装置７
を介して所望の表示もしくは印刷結果を得る。

【００２４】図２、及び図３を参照して矩形転送ハード
ウェア回路４によるデータ操作について説明する。ま
ず、ＣＰＵ１は、図３（ａ）に示す総メモリ領域Ａを決
定することにより矩形の幅を決め、その領域Ａ内で複写
元矩形Ｂを指定する。また、同図（ｂ）に示すように、
複写元矩形Ｂに対してスタートポインタを指定すること
により、複写先矩形Ｃへ８通りのコピー（Ｃ１０〜０
８）が可能となる。

【００２５】例えば、図３（ｃ）に示すＣＯ２のように
コピーする場合は、ポインタレジスタ４５に“Ｂ−２”
を設定し、かつ方向設定レジスタ４６に“下”に設定す
る。そして複写先ポインタレジスタ４７に複写先の任意
アドレスを設定する。

【００２６】これにより、アドレス演算回路４８にてア
ドレス演算が行なわれ、ここで生成されるアドレスに対
するデータがアクセスされ、データ操作回路５１によっ
てビット操作が行なわれ、メモリへのデータ書き込み処
理が実行される。この操作をアドレス更新回路５０によ
り生成されるアドレス分（矩形領域Ｂ相当）だけ繰り返
し、コピー操作がなされる。

【００２７】図３（ｃ）において、ＣＯ１からＣＯ４で
示すパターンは回転となる。また、ＣＯ８のようにコピ
ーする場合は、スタートポインタを“Ｂ−４”に設定
し、かつ方向を“左”に設定する。ＣＯ５からＣＯ８の
パターンはミラーおよび回転となる。

【００２８】上記したように本発明の実施例によれば、
ある矩形領域内に書き込まれたデータの回転操作、ミラ
ー操作等が上記のような簡単な設定を行なうだけで可能
となり、操作の容易化、処理速度の高速化が図れる。

【００２９】上記した本発明の実施例による矩形データ
転送制御機構は、イメージ転送に用いて好適であるが、
これに限らず例えばプリンタの縦横変換に用いても同様
の効果が得られる。

【００３０】

【発明の効果】以上説明のように本発明によれば、ある
矩形領域内に書き込まれたデータの回転操作、ミラー操
作等が簡単な設定操作のみで可能となり、操作の容易
化、並びに処理速度の高速化が図れる。

【図面の簡単な説明】

【図１】本発明の実施例の構成を示すブロック図。

【図２】図１に示す矩形転送ハードウェア回路の内部構
成を示すブロック図。

【図３】上記実施例の動作を概念的に示す図。

【図４】従来技術による動作を概念的に示す図。

【符号の説明】

１…ＣＰＵ、２…システムＲＡＭ、３…メモリアクセス
コントローラ、４…矩形転送ハードウェア回路（Ｂｉｔ
−ＢＬＴハードウェア）、５…出力コントロール回路
（ＰＲＴ／ＣＲＴＣ）、４１…総水平サイズレジスタ、
４２…総垂直サイズレジスタ、４３…水平サイズレジス
タ、４４…垂直サイズレジスタ、４５…ポインタレジス
タ、４６…方向設定レジスタ、４７…複写先ポインタレ
ジスタ、４８…アドレス演算回路、４９…セレクタ、５
０…アドレス更新回路、５１…データ操作回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリと、メモリをアクセスする際の総
   メモリ領域を示す水平総サイズレジスタ及び垂直総サイ
   ズレジスタと、上記各総サイズレジスタに設定される総
   メモリ領域のうち、アクセスを実行する転送元の矩形領
   域を示す水平サイズレジスタ及び垂直サイズレジスタ
   と、この矩形内でアクセスを開始するビット位置を示す
   スタートポインタレジスタ、及びアクセス方向を示す方
   向レジスタと、複写先アドレスが設定される複写先ポイ
   ンタレジスタと、上記複写元矩形データを複写先ポイン
   タに従う矩形領域に複写する際、複写元矩形に対し設定
   されるスタートポインタ及び方向データに従い該当する
   ビットを含むアドレスをビット単位でアクセスし演算操
   作を施して複写を実行する矩形データ転送手段とを具備
   してなることを特徴とするメモリアクセス装置。
2. 【請求項２】 複写元矩形に対し、スタートポインタと
   アクセス方向を設定することにより、上記矩形データ転
   送手段を介して、回転又はミラー操作を含むビット処理
   を施す請求項１記載のメモリアクセス装置。