JPH0728991A

JPH0728991A - メモリを用いたデータ処理回路

Info

Publication number: JPH0728991A
Application number: JP5172774A
Authority: JP
Inventors: Toyoaki Sugaya; 豊明菅谷; Kenzo Nakanishi; 中西　　研三
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1993-07-13
Filing date: 1993-07-13
Publication date: 1995-01-31

Abstract

(57)【要約】【目的】小規模な回路で、自由度が高く（拡大，縮
小，鏡像変換．１８０°回転等を自在に行え）、かつ、
高速な画像処理を行える、メモリを用いたデータ処理回
路を実現することである。【構成】画像メモリ６に対する柔軟なアドレッシング
により、多様な画像処理を実現する。柔軟なアドレッシ
ングは、水平，垂直（主走査方向，副走査方向）それぞ
れが独立したアドレステーブルメモリ３，４を、アップ
ダウンカウンタでポイントして、アドレスを生成するこ
とにより、達成される。アドレステーブルは、アドレス
生成回路５により生成され、アドレステーブルメモリ
３，４にロードされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリを用いたデータ処
理回路に関し、特に、写真フィルムのトリミング装置等
において、原画像データに種々の処理を施し、画像の拡
大，縮小，回転等を自在に行うのに用いて好適なデータ
処理回路に関する。

【０００２】

【従来の技術】現像済みの写真フィルムの原画像をもと
にトリミングをして、好みの写真を得るためには、写真
プリント店などで店員にトリミング条件を指示し、店員
が店内の写真焼き付け機を使用するか、もしくは、基幹
ラボと呼ばれる地域を統合する写真処理工場に依頼して
専用の写真焼き付け機でトリミングを行うのが現状であ
る。

【０００３】

【発明が解決しようとする課題】これらの装置では、い
ずれも光学的にトリミングを行い、印画紙に焼き付けを
行うものであり、色や階調など調整範囲が限られてお
り、また、複数のフィルム画像の合成や文字の合成等を
行うにあたって、多くの手数が必要である。また、顧客
が自分で操作を行うわけではないので、顧客の意図通り
のプリントを得るのは困難である。

【０００４】また、顧客が自分で操作して拡大，縮小，
回転，トリミング等を行う装置も開発されてはいるが、
やはり、光学的に処理を行うタイプであり、したがっ
て、自由度の高い処理を行うことはできない。

【０００５】写真フィルムをスキャナでディジタル信号
に変換し、コンピュータ上で画像処理を行った後、カラ
ープリンタによりプリントを行えば、階調や色の調整，
複数の画像の合成，文字の合成等、自由度の高い処理を
容易に行うことができる。しかしながら、このようなシ
ステムでは、コンピュータ上でソフトウエアによって拡
大，縮小，回転等を行うために計算量が多く、長い処理
時間を必要とする。

【０００６】本発明者は、上述した現状を改善し、カメ
ラ店等に個別に小型のトリミング装置を設置し、顧客が
自分で望みの条件をキーボード等からインプットするこ
とにより、トリミングを行えるようにすることを検討
し、そして、実用に耐える小型，高速のトリミング装置
（以下、スタンドアロン型のトリミング装置という）の
実現について種々検討した。

【０００７】検討された装置の概略が図２５に示され
る。装置本体は、キーボード2000，スキャナ部2500，ト
リミング処理部3000，プリンタ4000からなり、ネガフィ
ルム1000を原画像として、所望のプリント5000を得るも
のである。

【０００８】そして、そのような種々の検討の結果、以
下の問題点が明らかとなった。スタンドアロン型のトリミング装置では、スループッ
ト向上のために高速な処理が要求される。この高速化に
対応し、かつ拡大，縮小，鏡像反転等を自在に行うため
には、大規模なハードウエアが必要となり、装置が大型
化する。

【０００９】ソフトウエアにより処理すれば、一応の
処理（それほど複雑でない処理）はできるようになるも
のの、時間がかかる。また、モアレ防止処理等の画像品
質向上のための処理を行うと、さらに時間がかかる。

【００１０】本発明は、このような考察に基づいてなさ
れたものであり、その目的は、小規模な回路で、自由度
が高く（拡大，縮小，鏡像変換，９０°回転等の処理を
行え）、かつ、高速な画像処理を可能とする、データ処
理回路を実現すること（ひいては、上述のスタンドアロ
ン型のトリミング装置を実現すること）にある。

【００１１】

【課題を解決するための手段】請求項１〜１１に記載の
構成を、以下、図面を用いて概説する。（１）請求項１，２，３（図１）図１のように、ビットマップ形式の画像メモリ６をアク
セスして、データのリード処理，あるいはライト処理を
行うに際し、アップダウンカウンタ（単純に１インクリ
メント，あるいはディクリメントしていくカウンタ）
１，２という極めて簡単なハードウエアと、アドレステ
ーブルメモリ３，４により構成されるアドレステーブル
（比較的簡単なソフトでテーブルデータを生成でき、デ
ータ生成に伴うソフトの負担が小さい）とを組み合わせ
た機構で、アクセスアドレスを生成する。

【００１２】テーブルメモリ３，４は、水平、垂直の各
方向毎に設けられており、それぞれ、ドットクロックに
同期してカウントアップ（ダウン）するドットカウンタ
１と、ラインクロック（メモリの１行分の画素の最初に
１個入力されるクロック）に同期してカウントアップ
（ダウン）するラインカウンタ２のカウント値によって
アドレッシングされて、画像メモリ６の、水平，垂直
（ｘ，ｙ）方向のアクセスアドレスを出力する。

【００１３】水平，垂直の各アドレステーブルメモリ
３，４は、図２（ａ）〜（ｄ）に例示されるように、カ
ウンタ１，２のカウント値に１対１に対応したレジスタ
形式のアドレステーブルを記憶するＲＡＭである。

【００１４】アドレステーブルのデータは、トリミング
等の条件入力の毎にアドレス生成手段５が、その条件に
応じて搭載するソフトウエアによって生成し、各アドレ
ステーブルメモリ３，４にロードする。

【００１５】このロード完了後、カウンタ１，２が所定
のカウント値からのカウントを開始し、このカウント値
によりアドレッシングされてアクセスアドレスがテーブ
ルメモリ３，４から出力され、画像メモリ６内の番地が
指定され、その指定された番地へのデータのリード／ラ
イトが行われる。

【００１６】（２）請求項４（図５）水平，垂直の２系統の処理経路の少なくとも１箇所に、
切替え回路Ａを挿入し、処理経路を交差させることを可
能とするものである。

【００１７】（３）請求項５，６（図９，図１０）図１に示されるカウンタとテーブルメモリを用いた第１
のアドレス生成回路６０（アドレスｘ，ｙを生成する）
に加え、演算処理回路７１，７２からなる第２のアドレ
ス生成回路７０（アドレスｘ´，ｙ´を生成する）を設
け、従来、困難とされていた回転処理を施したメモリア
クセス等も、高速に実行できるようにしたものである。

【００１８】（４）請求項７（図１１）本請求項の構成は、例えば、水平方向のアドレス生成に
関し、第１および第２のアドレステーブルメモリを設
け、それぞれに異なるデータをロードしておき、実際の
アドレス生成段階において、それらの第１および第２の
アドレステーブルメモリを交互に切り換えて使用するこ
とによって、意図的にデータをスクランブルさせる（周
期性をこわし、データを混ぜる）ことを可能としてい
る。

【００１９】（５）請求項８，９（図１５，図１７）前掲の構成では、画像メモリ６のアクセスの仕方を問題
としていたが、本請求項では、画像メモリ６からの出力
データに対しても処理を行うものである。すなわち、パ
イプライン的なデータ処理の流れが画像メモリ６へのア
クセス完了で途切れるのではなく、さらに、出力された
画像データの伝達経路にまで延長されていくと考え、そ
の経路中に処理ステージ（処理回路）を配置して所定の
処理を行い、それらの一連の処理全体で、所望の機能を
実現するものである。

【００２０】具体例としては、画像メモリ６から出力さ
れたデータに対してさらに、空間フィルタ１０によるフ
ィルタリングを行って、空間周波数を変化させる例（図
１５）がある。この場合、トリミング等の条件に応じ
て、空間フィルタ１０のフィルタ係数（フィルタの形
状）も、アドレステーブルメモリ３，４のテーブル内容
の書換えと同時に更新されるようになっている。

【００２１】空間フィルタを用いた処理としては、例え
ば、図１７のようなコンボリュージョン演算器１３０に
よる、スムージングやエッジ強調等の処理が考えられ
る。（６）請求項１０（図１８）図１１の構成（水平アドレステーブルを複数もち、交互
に切り換えて使用する構成）と、図１５の構成（画像メ
モリ６から出力されるデータに対して処理を行う空間フ
ィルタをもつ構成）とを組み合わせた例である。

【００２２】（７）請求項１１（図１９）メモリ間のデータ転送処理に、図１の基本型を利用した
ものである。すなわち、転送元である画像メモリ６ａと
転送先である画像メモリ６ｂのアクセスを、アドレステ
ーブルメモリ３００，４００と、３０１，４０１を用い
て行うものである。

【００２３】（８）請求項１２（図２２）本請求項の構成は、本発明が適用されるシステム（例え
ば、写真フィルムのトリミング装置）全体を統括的に制
御しているＣＰＵ７００と、このＣＰＵ７００により管
理される複数のメモリ（６ａ，６ｂ，５００）を用い
て、前掲のアドレステーブルメモリを利用したメモリ間
のデータ転送を行うものである。

【００２４】（９）請求項１３（図２５）前掲の技術思想を、写真フィルムのトリミング装置に適
用したものである。

【００２５】

【作用】

（１）請求項１，２，３（図１）メモリの記憶領域全部について、アクセスアドレスを
直接にソフトウエアによって求めるのではなく、かとい
って、アドレス回路を全部ハード化したわけでもない。
すなわち、効果的な最小限のソフト（アドレステーブ
ル，すなわち、そのアドレステーブルデータを生成する
ためのソフト）と、アップダウンカウンタという最小限
のハードとの組合せにより、柔軟な画像メモリへのアク
セスを可能としている。

【００２６】すなわち、画像メモリへのライトアクセ
スを例にとると、図２（ａ）〜（ｄ）右側に例示される
ように、テーブルメモリ３，４のデータを設定しておけ
ば（図中の各数字がアドレスを示す）、任意の番地への
通常のデータライトはもちろん、左右逆転の鏡像変換，
書込み位置変更，間引きによる１／２縮小等の処理を伴
ったデータライトが容易に行える。このようなライトを
行った後、データを読み出してそのままプリントすれ
ば、トリミングした画像が得られる。

【００２７】水平，垂直の各アドレステーブルデータ
の生成にあたっては、アドレス生成回路６におけるソフ
トにたよった処理が必要となるが、水平，垂直（ｘ，
ｙ）のアドレスをそれぞれを独立に計算すればよく、ソ
フトの負担は、従来に比べ軽く、柔軟なアドレス生成が
でき、かつ、高速化が可能である。

【００２８】そして、生成されたアドレスデータがテ
ーブルメモリ３，４にロードされた後は、カウンタによ
る順繰りのアドレッシングのみでよく、極めて高速な画
像メモリアクセスを実現できる。

【００２９】（２）請求項４（図５）水平，垂直の各経路を交差させることにより、図６に例
示されるように、画像の９０°回転や２７０°回転（す
なわち、そのような回転を伴う画像メモリへのアクセ
ス）が容易に行える。

【００３０】（３）請求項５，６（図９，図１０）本発明の本質的な特徴の一つは、メモリアクセスに必
要なアドレス変数（ｘ，ｙ）に対応した数の、独立した
信号処理経路がパラレルに形成され、各経路は相互に同
期がとれていて、かつ、パイプラインのように、現実に
データが流れていくようになっていることである。

【００３１】そこで、本請求項では、アドレス生成の
ために、そのパイプライン的な性質を利用する。すなわ
ち、第１のアドレス生成というステージの後段に、さら
に、第２のアドレス生成という新たなステージを直結
し、図１の基本構成によりアドレステーブル３，４から
出力されるアドレスデータに対して、さらに、演算処理
という新たな処理を施し、最終的なアクセスアドレスを
生成する。

【００３２】この場合、アドレステーブルメモリ３，
４のデータのロード（更新）と共に、演算処理回路７
１，７２の演算係数も適宜変化させることにより、柔軟
なデータ処理が実現される。

【００３３】そのようなテーブルメモリのデータの更
新や演算係数の更新処理は、それぞれ、図９に示される
ように、アドレス生成回路５や係数生成回路８０により
実行されるが、これらは基本的には、ソフトウエアによ
る処理である。この場合のソフトの負担について検討す
る。本構成によれば、回転等を伴う複雑なアドレス計算
を一度に全部実行するのではなく、基本的な第１のステ
ージと、応用的な第２のステージに分けて実行してお
り、ソフトは、それらの各ステージの処理に必要な係数
等のみをデータの転送に先立ってそれぞれ独立して計算
すればよく、データ転送中はソフトウエアによる計算は
不要である。

【００３４】また、各ステージの処理をパイプライン
中で次々と実行するため、コンピュータ分野におけるい
わゆる「パイプライン処理」と同様の多重の処理を行
え、高速化が可能である。

【００３５】（４）請求項７（図１１，図１４）本請求項の構成によれば、図１４の右下に示されるよう
な効果を得ることができる。すなわち、左上が原画像デ
ータであり（周期性をもつ）、そして、この原画像デー
タを、一つのアドレステーブルメモリのみを用いてメモ
リアクセスして1.5 倍の拡大処理を伴ってライトしてい
くと、左下の対比例のように、原画像の周期性と拡大処
理の周期性が干渉し、モアレが発生するなどして、画質
が劣化する。

【００３６】このような場合、アドレステーブルを切り
換えて、アクセスアドレスをばらつかせることにより、
画像の周期性を取り除き、モアレによる画質の劣化を抑
えることができる。

【００３７】（５）請求項８，９（図１５、図１７）画像メモリ６から出力されたデータに対し、さらに、フ
ィルタリング処理を行える。この構成は、特に、画像の
拡大，縮小を行った場合に、その倍率に応じてフィルタ
特性を変化させることにより、モアレ低減等を達成し、
画質を向上できるという点で、重要である。

【００３８】また、前述した画像メモリ６への柔軟なア
クセスと組み合わせて使用することによって、モアレ低
減の他、スムージングやエッジ強調等の画質向上のため
の処理を含めた多様な処理を容易に行える。

【００３９】（６）請求項１０（図１８）柔軟なメモリアクセスと、フィルタリング処理とを組み
合わせることによって、従来困難とされていた、モアレ
防止等の処理も含めた、多様な処理を行える。

【００４０】（７）請求項１１（図１９）本請求項の構成は、一つのメモリから読み出したデータ
を他のメモリに書き込むまで、一連のデータ処理の流れ
が続いていると考えて、前掲の技術思想を適用したもの
である。これにより、多様なメモリ間のデータ転送処理
を実現できる。

【００４１】（８）請求項１２（図２２）本請求項の構成によれば、局所的なメモリ間の転送のみ
ならず、システム全体としてのデータ転送にも本発明を
適用でき、利用形態を広げることができる。この場合、
システムの共通バスを使用するため、各メモリを結ぶ専
用のバスが不要となり、構成が簡素化される。

【００４２】（９）請求項１３（図２５）前掲の技術思想を適用することにより、従来、困難とい
われていた、スタンドアロン型の写真フィルムのトリミ
ング装置を実現できる。

【００４３】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。（実施例１）図３（ａ）は、図１に示される基本型の実
施例（具体例）の構成を示す図、同図（ｂ）は、その動
作例を示す、各部のタイミングチャートである。

【００４４】本実施例の装置は、インタフェース回路１
３を介してスキャナ１４やプリンタ１５と接続されて使
用される画像処理装置であり、その動作は、コントロー
ラ１０によって統括的に制御されている。

【００４５】アドレステーブルメモリ３，４は、ＳＲＡ
Ｍで構成され、外部から画像処理条件が入力されると、
コントローラ１０が水平／垂直のそれぞれの方向のアド
レスを算出し、アドレステーブルメモリ３，４に書込
む。その後、カウンタでこのテーブルをアドレッシング
して、アクセスアドレスを発生させ、画像メモリ６への
アクセスを行う。

【００４６】図４（ａ）は、図３におけるアドレステー
ブルメモリ３の周辺の回路の詳細例を示す図であり、同
図（ｂ）は、アドレステーブル３へのテーブル設定時
と、その設定されたテーブルを用いた実際のアクセス時
の、コントローラ１７の制御信号の状態等を表形式で示
す図である。

【００４７】（実施例２）図７は、前述の図５の構成
（応用型１）の実施例（具体例）の構成をを示す図であ
る。本実施例では、セレクタ４０〜４３を用いて、水平
カウンタ３０，垂直カウンタ３１に供給するドットクロ
ックとラインクロックとを切り換えることができるよう
になっている。

【００４８】図８（ａ）〜（ｃ）は、本実施例の効果を
説明するための図である。（ａ）の（ア）に示されるよ
うな画像を、図で示される方向にスキャナで読み込んだ
として、（イ）のようなアドレステーブル設定をし、画
像メモリ６に対して通常のライトアクセス（すなわち、
１画素毎に水平カウンタをカウントし、１ライン毎に垂
直カウンタをカウントする）を実行すると、（ウ）のよ
うな画像を書き込むことができる。

【００４９】これに対し、（ｂ）のような設定と、カウ
ンタの更新を実行すると、画像を９０°回転してライト
することができ、また、（ｃ）のような設定と、カウン
タの更新を実行すると、画像を２７０°回転してライト
することができる。

【００５０】（実施例３）図１０（ａ）は、図９の構成
の実施例（具体例）を示す図，同図（ｂ）は、本実施例
の効果を示す図，同図（ｃ）は、アドレステーブルの設
定内容を示す図である。

【００５１】本実施例は、従来、非常に困難とされてい
た、ｘ，ｙ軸を原点を中心として任意角度回転させて得
られる矩形領域（図１０（ｂ）において参照番号Ｋで示
される領域）への、高速アクセスを可能とする点で、極
めて重要な実施例である。図１０（ｂ）の矩形領域Ｋ
は、ｘ軸に対して、θ＝ｔａｎ^-1（−ａ／ｂ）なる、θ
だけ傾いた領域である。

【００５２】この矩形領域へ、ｘ０（＝ｃ）を原点とし
てアクセスを行うためには、図１０（ａ）の演算処理回
路９０に与える演算係数ａ、ｂ，ｃ，ｄ，ｅ（必要な場
合ｆ）を以下のようにする。ａ＝ｃｏｓθ，ｂ＝−ｓｉｎθ，ｃ＝ｘ０，ｄ＝ｓｉｎ
θ、ｅ＝ｃｏｓθ（但し、ａ＝ｅ，ｂ＝−ｄ）また、ｘ０＝ｃ＝０のときは、ｆを中心としてアクセス
を行う。このような直交座標系（ｘ，ｙ座標系）を回転
させた座標系へ演算処理によってアクセスする場合、そ
の演算結果の下位データをデータ丸めによって無視する
と、誤差を生じて算出した座標の値が重なったりして、
アクセスに乱れが生じることがある。したがって、矩形
領域の全ての画素にアクセスする場合、アドレステーブ
ルに設定する値の増分は十分に小さくし、よりきめの細
かいアクセスを実行する必要がある。

【００５３】（実施例４）図１２（ａ）は、図１１の実
施例（具体例の構成）を示す図，図１２（ｂ）はアドレ
ステーブルの設定例を示す図である。また、図１３は、
本実施例の動作例を示すタイミングチャートである。

【００５４】本実施例では、図１４の左上に示されるス
キャナで読み込んだ画像（転送元画像）を１．５倍に拡
大して画像メモリ６にライトする場合を想定している。
通常のライトでは、図１４の左下に示されるように、原
画像の周期性と拡大処理の周期性が干渉し、画質が劣化
してしまう。

【００５５】そこで、図１２（ａ）の構成では、セレク
タ１９により、水平アドレステーブルメモリ３ａ，３ｂ
を１画素毎に交互に切替えて使用し、画像をばらつかせ
ることによってその周期性を分散させ、モアレの発生を
抑制している。これによって、図１４の右下に示される
ように、見やすい画像を得ることができる。

【００５６】（実施例５）図１６（ａ）は、図１５の応
用型の実施例の構成を示す図，（ｂ）は本実施例の転送
元（ソース）と転送先（ディスティネーション）の画像
の関係を示す図，（ｃ）はテーブルの内容とコンボリュ
ージョン係数の例を示す図である。

【００５７】本実施例は、画像メモリ１５０（ソース）
と画像メモリ１６０（ディスティネーション）との間に
おける、１／２縮小の処理を伴うデータ転送の際、３×
３のコンボリュージョン演算器１３０によって転送デー
タをフィルタリングし、モアレを低減するものである。
但し、本実施例は、メモリ間のデータ転送に限られず、
一つのメモリにアクセスし、その結果として出力される
データに対する処理を行う形態にも、もちろん適用でき
る。

【００５８】コンボリュージョン演算器１３０は、カウ
ンタ１，２と同じく、ドットクロック，ラインクロック
に同期して動作し、データ転送処理の全体の処理の流れ
を乱すことなく（すなわち、パイプラインの乱れを生じ
させることなく）動作するため、実施が容易である。

【００５９】図１７は、コンボリュージョン演算器１３
０の内容を説明するための図である。図示されるよう
に、コンボリュージョン演算器１３０は、３段のフリッ
プフロップ１３１と、同数の係数保持レジスタ１３２
と、同数の乗算器１３３と、乗算結果の総和を演算する
回路１３４とからなる。

【００６０】本実施例によれば、画像の拡大，縮小の倍
率に応じて空間フィルタの周波数特性を変化させること
により、モアレを低減させ、画質向上を図ることができ
る。（実施例６）図２０は、メモリ間のデータ転送に本発明
を適用した形態のみを単独に示す図である。図２１
（ａ），（ｂ）はそれぞれ、本実施例における、２倍の
拡大，１／２の縮小を伴うデータ転送の場合の転送元
（ソース）と、転送先（ディスティネーション）の各条
件等を示す図である。

【００６１】（実施例７）図２３（ａ）は、図２２の応
用型７の実施例（具体例）の構成を示す図，（ｂ）は、
その動作例を示すタイミングチャートである。本実施例
では、システムの共通のバスに接続されているメモリを
用いるため、メモリ間を専用のバスで接続する必要がな
く、バスの配置が簡素化される。

【００６２】また、メモリとして画像データの一時保持
用のレジスタ５００を使用し、画像メモリ６ａ（６ｂ）
のデータを、一旦、このレジスタに格納し、再び、デー
タを読み出した画像メモリに戻すこともでき、このよう
にすれば、図２４に示すように、一つの画像内で、画像
位置を変更することもできる。

【００６３】また、画像メモリを２つ以上、使用する場
合、垂直（または水平）のアドレステーブルの上位ビッ
トで画像メモリの種別を示すようにすれば、ソース、デ
ィスティネーションを限定せずに、自由度の高い転送が
可能である。

【００６４】

【発明の効果】以上説明したように、本発明によれば、
小規模な回路で、自由度が高く（すなわち、書込み．読
出し位置が任意．縦横の独立の設定，拡大，縮小，鏡像
変換，１８０°回転，空間フィルタリング処理等が自
在）、かつ高速なデータ（画像データ）の処理を行うこ
とができる。

【００６５】これにより、スタンドアロン型の写真フィ
ルムのトリミング装置も、実現できる。

【図面の簡単な説明】

【図１】本発明の基本型の構成例を示す図である。

【図２】（ａ）〜（ｄ）は、図１の例の効果を説明する
ための図である。

【図３】（ａ）は、図１の基本型の実施例の構成を示す
図，（ｂ）は、その動作例を示すタイミングチャートで
ある。

【図４】（ａ）は、図３の構成における、アドレステー
ブルメモリ３の周辺回路の構成を示す図，（ｂ）は、テ
ーブル設定時とテーブルアクセス時における、制御信号
等の状態を示す図である。

【図５】本発明の、第１の応用型（応用型１）の構成を
示す図である。

【図６】（ａ），（ｂ）は、それぞれ、応用型１（図
５）の効果を示す図である。

【図７】応用型１（図５）の実施例（具体例）の構成を
示す図である。

【図８】（ａ）〜（ｃ）はそれぞれ、図７の実施例の効
果を示す図である。

【図９】本発明の第２の応用型（応用型２）の構成を示
す図である。

【図10】（ａ）は応用型２（図９）の実施例（具体例）
を示す図，（ｂ）は本実施例の効果を示す図，（ｃ）は
アドレステーブルの設定内容を示す図である。

【図１１】本発明の、第３の応用型（応用型３）の構成
を示す図である。

【図１２】（ａ）は応用型３（図１１）の実施例（具体
例）の構成を示す図，（ｂ）はアドレステーブルの内容
を示す図である。

【図１３】図１２（ａ）の実施例の動作例を示すタイミ
ングチャートである。

【図１４】図１２（ａ）の実施例の効果を説明するため
の図である。

【図１５】本発明の、第４の応用型（応用型４）の構成
を示す図である。

【図１６】（ａ）は、応用型４（図１５）の実施例（具
体例）の構成を示す図，（ｂ）は、本実施例の転送元
（ソース）と転送先（ディスティネーション）の画像の
関係を示す図，（ｃ）は、テーブルの内容とコンボリュ
ージョン係数の例を示す図である。

【図１７】図１６のコンボリュージョン演算器１３０の
構成を示す図である。

【図１８】本発明の、第５の応用型（応用型５）の構成
を示す図である。

【図１９】本発明の、第６の応用型（応用型６）の構成
を示す図である。

【図２０】応用型６（図１９）の実施例（具体例）の構
成を示す図である。

【図２１】（ａ），（ｂ）はそれぞれ、図２０の実施例
の効果を示す図である。

【図２２】本発明の、第７の応用型（応用型７）の構成
を示す図である。

【図２３】（ａ）は、応用型７の構成を示す図，（ｂ）
は、その動作例を示すタイミングチャートである。

【図２４】図２３の実施例の効果の例を示す図である。

【図２５】写真トリミング装置の構成の概略を示す図で
ある。

【符号の説明】

１ドットカウンタ２ラインカウンタ３水平アドレステーブルメモリ４垂直アドレステーブルメモリ５アドレス生成回路６画像メモリ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/00 ５５０Ｔ 8121−5ＧＨ０４Ｎ 1/21 7232−5Ｃ 1/387 4226−5Ｃ

Claims

【特許請求の範囲】

【請求項１】一つの番地が、第１の方向のアドレス
と、その第１の方向と交差する方向の第２のアドレスと
で決定される、アクセス対象であるメモリと、前記第１の方向のアクセスアドレスを記憶している第１
のアドレステーブルメモリと、前記第２の方向のアクセスアドレスを記憶している第２
のアドレステーブルメモリと、前記アクセス対象であるメモリの前記第１の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第１のアドレステーブルメモリをア
ドレッシングして、前記アクセス対象であるメモリの前
記第１の方向のアクセスアドレスを発生させる第１のカ
ウンタと、前記アクセス対象であるメモリの前記第２の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第２のアドレステーブルメモリをア
ドレッシングして、前記アクセス対象であるメモリの前
記第２の方向のアクセスアドレスを発生させる第２のカ
ウンタとを有する、メモリを用いたデータ処理回路。
【請求項２】第１のアドレステーブルメモリ，第２の
アドレステーブルメモリは共に、テーブルデータの書換
えが可能なＲＡＭからなる請求項１記載のメモリを用い
たデータ処理回路。
【請求項３】アクセス対象であるメモリは、画像デー
タの書込み／読出しが可能なビットマップ形式の画像メ
モリであり、第１のカウンタは画像の１画素に対応したドットクロッ
クによって動作し、第２のカウンタは画像の１ラインに対応したラインクロ
ックによって動作し、第１のアドレステーブルメモリには水平方向のアクセス
アドレスが記憶され、第２のアドレステーブルメモリには垂直方向のアクセス
アドレスが記憶されている、請求項１記載のメモリを用
いたデータ処理回路。
【請求項４】第１および第２のカウンタへの動作クロ
ックの入力から、これらのカウンタ出力による第１およ
び第２のアドレステーブルメモリのアドレッシングを経
て、これらのアドレステーブルメモリから出力される２
系統のアドレスデータによるアクセス対象であるメモリ
のアクセスに至るまでの２系統の経路の少なくとも１箇
所において、それらの２系統の経路の交差箇所が設けら
れ、その交差箇所の利用によって各経路の処理の流れを
相互に切替えることができるようになっている、請求項
１記載のメモリを用いたデータ処理回路。
【請求項５】一つの番地が、第１の方向のアドレス
と、その第１の方向と交差する方向の第２のアドレスと
で決定される、アクセス対象であるメモリと、前記第１の方向のアクセスアドレスを記憶している第１
のアドレステーブルメモリと、前記第２の方向のアクセスアドレスを記憶している第２
のアドレステーブルメモリと、前記アクセス対象であるメモリの前記第１の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第１のアドレステーブルメモリをア
ドレッシングして、前記第１の方向に関するアクセスア
ドレスを発生させる第１のカウンタと、前記アクセス対象であるメモリの前記第２の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第２のアドレステーブルメモリをア
ドレッシングして、前記第２の方向に関するアクセスア
ドレスを発生させる第２のカウンタと、前記第１および第２のアドレステーブルメモリのそれぞ
れに対応して設けられ、その前記第１および第２のアド
レステーブルメモリから出力される前記第１および第２
の方向に関するアクセスアドレスを受け、これらのアク
セスアドレスに対して演算処理を施し、これによって前
記アクセス対象であるメモリの実際のアクセスアドレス
を発生させる第１および第２の演算処理回路とを有す
る、メモリを用いたデータ処理回路。
【請求項６】第１および第２のアドレステーブルメモ
リは、テーブルデータの書換えが可能なＲＡＭからな
り、また、第１および第２の演算処理回路は、演算処理に用
いられる係数を任意に設定できる機能をもち、前記第１および第２のアドレステーブルメモリの内容の
書換えに対応して、前記第１および第２の演算処理回路
の演算の係数も更新する、請求項５記載のメモリを用い
たデータ処理回路。
【請求項７】一つの番地が、第１の方向のアドレス
と、その第１の方向と交差する方向の第２のアドレスと
で決定される、アクセス対象であるメモリと、前記第１の方向のアクセスアドレスを記憶している第１
のアドレステーブルメモリと、前記第２の方向のアクセスアドレスを記憶している第２
のアドレステーブルメモリと、前記第１のアドレステーブルメモリが記憶しているテー
ブルデータの内容とは異なる、他のテーブルデータを記
憶している第３のアドレステーブルメモリと、前記アクセス対象であるメモリの前記第１の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第１のアドレステーブルメモリと第
３のアドレステーブルメモリを、何らかの関連性をもっ
て交互にアドレッシングして、前記アクセス対象である
メモリの前記第１の方向のアクセスアドレスを発生させ
る第１のカウンタと、前記アクセス対象であるメモリの前記第２の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第２のアドレステーブルメモリをア
ドレッシングして、前記アクセス対象であるメモリの前
記第２の方向のアクセスアドレスを発生させる第２のカ
ウンタとを有する、メモリを用いたデータ処理回路。
【請求項８】一つの番地が、第１の方向のアドレス
と、その第１の方向と交差する方向の第２のアドレスと
で決定される、アクセス対象であるメモリと、前記第１の方向のアクセスアドレスを記憶している第１
のアドレステーブルメモリと、前記第２の方向のアクセスアドレスを記憶している第２
のアドレステーブルメモリと、前記アクセス対象であるメモリの前記第１の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第１のアドレステーブルメモリをア
ドレッシングして、前記アクセス対象であるメモリの前
記第１の方向のアクセスアドレスを発生させる第１のカ
ウンタと、前記アクセス対象であるメモリの前記第２の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第２のアドレステーブルメモリをア
ドレッシングして、前記アクセス対象であるメモリの前
記第２の方向のアクセスアドレスを発生させる第２のカ
ウンタと、前記アクセス対象であるメモリがアクセスされて出力さ
れるデータに対し、所定の処理を行う処理回路とを有す
る、メモリを用いたデータ処理回路。
【請求項９】処理回路は、アクセス対象のメモリから
出力されるデータに対してフィルタ処理を行って空間周
波数を変化させる空間フィルタである、請求項８記載の
メモリを用いたデータ処理回路。
【請求項１０】一つの番地が、第１の方向のアドレス
と、その第１の方向と交差する方向の第２のアドレスと
で決定される、アクセス対象であるメモリと、前記第１の方向のアクセスアドレスを記憶している第１
のアドレステーブルメモリと、前記第２の方向のアクセスアドレスを記憶している第２
のアドレステーブルメモリと、前記第１のアドレステーブルメモリが記憶しているテー
ブルデータの内容とは異なる、他のテーブルデータを記
憶している第３のアドレステーブルメモリと、前記アクセス対象であるメモリの前記第１の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第１のアドレステーブルメモリと第
３のアドレステーブルメモリとを何らかの関連性をもっ
て交互にアドレッシングして、前記アクセス対象である
メモリの前記第１の方向のアクセスアドレスを発生させ
る第１のカウンタと、前記アクセス対象であるメモリの前記第２の方向のアク
セスアドレスの変更毎にカウント値を更新し、そのカウ
ント値によって前記第２のアドレステーブルメモリをア
ドレッシングして、前記アクセス対象であるメモリの前
記第２の方向のアクセスアドレスを発生させる第２のカ
ウンタと、前記アクセス対象であるメモリがアクセスされて出力さ
れるデータに対し、フィルタ処理を行って空間周波数を
変化させる空間フィルタとを有する、メモリを用いたデ
ータ処理回路。
【請求項１１】一つの番地が、第１の方向のアドレス
と、その第１の方向と交差する方向の第２のアドレスと
で決定される、転送元のメモリと、この転送元のメモリについての前記第１の方向のアクセ
スアドレスを記憶している第１のアドレステーブルメモ
リと、転送元のメモリについての前記第２の方向のアクセスア
ドレスを記憶している第２のアドレステーブルメモリ
と、前記転送元のメモリと同様に、一つの番地が、前記第１
の方向のアドレスとこの第１の方向と交差する方向の第
２のアドレスとで決定される、転送先のメモリと、この転送先のメモリについての前記第１の方向のアクセ
スアドレスを記憶している第３のアドレステーブルメモ
リと、転送先のメモリについての前記第２の方向のアクセスア
ドレスを記憶している第４のアドレステーブルメモリ
と、転送元および転送先のメモリの前記第１の方向のアクセ
スアドレスの変更毎にカウント値を更新し、そのカウン
ト値によって前記第１および第３のアドレステーブルメ
モリをアドレッシングして、転送元ならびに転送先のメ
モリのそれぞれの前記第１の方向のアクセスアドレスを
発生させる第１のカウンタと、転送元および転送先のメモリの前記第２の方向のアクセ
スアドレスの変更毎にカウント値を更新し、そのカウン
ト値によって前記第２および第４のアドレステーブルメ
モリをアドレッシングして、転送元ならびに転送先のメ
モリのそれぞれの前記第２の方向のアクセスアドレスを
発生させる第２のカウンタとを有する、メモリを用いた
データ処理回路。
【請求項１２】一つの番地が、第１の方向のアドレス
と、その第１の方向と交差する方向の第２のアドレスと
で決定されるメモリが複数、共通のアドレスバスと共通
のデータバスに接続されていて、また、それらの複数の
メモリの動作モードは、それぞれ独立にＣＰＵが制御で
きるようになっており、さらに、前記ＣＰＵによる動作モードの制御の結果、転送元とな
るメモリについての前記第１の方向のアクセスアドレス
を記憶している第１のアドレステーブルメモリと、その転送元となるメモリについての前記第２の方向のア
クセスアドレスを記憶している第２のアドレステーブル
メモリと、前記ＣＰＵの動作モードの制御の結果、転送先となるメ
モリについての前記第１の方向のアクセスアドレスを記
憶している第３のアドレステーブルメモリと、その転送先となるメモリについての前記第２の方向のア
クセスアドレスを記憶している第４のアドレステーブル
メモリと、転送元および転送先のメモリの前記第１の方向のアクセ
スアドレスの変更毎にカウント値を更新し、そのカウン
ト値によって前記第１および第３のアドレステーブルメ
モリをアドレッシングして、転送元ならびに転送先のメ
モリのそれぞれの前記第１の方向のアクセスアドレスを
発生させる第１のカウンタと、転送元および転送先のメモリの前記第２の方向のアクセ
スアドレスの変更毎にカウント値を更新し、そのカウン
ト値によって前記第２および第４のアドレステーブルメ
モリをアドレッシングして、転送元ならびに転送先のメ
モリのそれぞれの前記第２の方向のアクセスアドレスを
発生させる第２のカウンタとを有する、メモリを用いた
データ処理回路。
【請求項１３】メモリを用いたデータ処理回路が、写
真フィルムのトリミング装置における、画像データの処
理に用いられる、請求項１〜１１までのいずれかに記載
のメモリを用いたデータ処理回路。