JPH06343032A - トランジスタ式出力回路の電源遮断時安全回路 - Google Patents
トランジスタ式出力回路の電源遮断時安全回路Info
- Publication number
- JPH06343032A JPH06343032A JP5130378A JP13037893A JPH06343032A JP H06343032 A JPH06343032 A JP H06343032A JP 5130378 A JP5130378 A JP 5130378A JP 13037893 A JP13037893 A JP 13037893A JP H06343032 A JPH06343032 A JP H06343032A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- relay
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ式出力回路の制御電源遮断時に
於いて、出力回路に接続されている制御機器の誤動作を
防止する。 【構成】 プログラムで制御された信号を外部へ伝える
フォトカプラ１と、フォトカプラよりの信号を出力トラ
ンジスタ３へバイアスとして供給するための電源ＶＤＤ
端子２と、出力トランジスタ３のコレクタに接続されて
いる出力端子４と、電源ＶＤＤが供給されると動作する
リレー５と、電源ＶＤＤ供給時のみクローズするリレー
接点６を出力端子４のマイナスコモン端子とＧＮＤ端子
７間に設けて構成されている。
於いて、出力回路に接続されている制御機器の誤動作を
防止する。 【構成】 プログラムで制御された信号を外部へ伝える
フォトカプラ１と、フォトカプラよりの信号を出力トラ
ンジスタ３へバイアスとして供給するための電源ＶＤＤ
端子２と、出力トランジスタ３のコレクタに接続されて
いる出力端子４と、電源ＶＤＤが供給されると動作する
リレー５と、電源ＶＤＤ供給時のみクローズするリレー
接点６を出力端子４のマイナスコモン端子とＧＮＤ端子
７間に設けて構成されている。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ式出力回路
に関し、特に電源遮断時、出力回路に接続される外部機
器の誤動作を防止する安全回路に関する。
に関し、特に電源遮断時、出力回路に接続される外部機
器の誤動作を防止する安全回路に関する。
【０００２】
【従来の技術】産業用機械の操作制御等に用いられるパ
ラレル出力回路として、トランジスタ式出力回路があ
る。
ラレル出力回路として、トランジスタ式出力回路があ
る。
【０００３】図２は、従来のトランジスタ式出力回路を
示す図である。
示す図である。
【０００４】同図において、１は電気的に絶縁された状
態で信号の伝達を行なうフォトカプラであり、複数が並
列接続され、その入力側にはパソコン、シーケンサ等の
前段制御回路（不図示）からの制御信号が入力される。
３は複数が並列接続された出力トランジスタで、フォト
カプラの出力側トランジスタとはダーリントン接続され
ている。２は電源ＶＤＤ端子で、フォトカプラの出力を
出力トランジスタ３のベースバイアスにするためのもの
である。４は出力トランジスタ３の出力端子で、アクチ
ュエータ等の外部機器が接続されて、駆動制御される。
態で信号の伝達を行なうフォトカプラであり、複数が並
列接続され、その入力側にはパソコン、シーケンサ等の
前段制御回路（不図示）からの制御信号が入力される。
３は複数が並列接続された出力トランジスタで、フォト
カプラの出力側トランジスタとはダーリントン接続され
ている。２は電源ＶＤＤ端子で、フォトカプラの出力を
出力トランジスタ３のベースバイアスにするためのもの
である。４は出力トランジスタ３の出力端子で、アクチ
ュエータ等の外部機器が接続されて、駆動制御される。
【０００５】
【発明が解決しようとする課題】従来のトランジスタ式
出力回路は電源ＶＤＤ、及び出力端子のマイナスコモン
が直接ＧＮＤ端子と接続されているため、電源ＶＤＤが
遮断される時に出力トランジスタのバイアスが不安定と
なり、ダーリントン型トランジスタを使用した出力回路
の出力端子に接続された微少負荷の制御機器等は誤動作
するという問題点があった。
出力回路は電源ＶＤＤ、及び出力端子のマイナスコモン
が直接ＧＮＤ端子と接続されているため、電源ＶＤＤが
遮断される時に出力トランジスタのバイアスが不安定と
なり、ダーリントン型トランジスタを使用した出力回路
の出力端子に接続された微少負荷の制御機器等は誤動作
するという問題点があった。
【０００６】
【課題を解決するための手段】本発明のトランジスタ式
出力回路の電源遮断時安全回路は、前段制御部で制御さ
れた信号を外部へ伝える複数の並列接続されたフォトカ
プラと、前記フォトカプラの信号を増幅する複数の並列
接続された出力トランジスタへバイアスとして供給する
ための電源と、前記出力トランジスタのコレクタに接続
されている複数の出力端子と、前記電源が供給されると
動作するリレーと、前記出力端子のマイナスコモンと接
地端子間に設けた前記リレーのメーク接点とで構成され
るものである。
出力回路の電源遮断時安全回路は、前段制御部で制御さ
れた信号を外部へ伝える複数の並列接続されたフォトカ
プラと、前記フォトカプラの信号を増幅する複数の並列
接続された出力トランジスタへバイアスとして供給する
ための電源と、前記出力トランジスタのコレクタに接続
されている複数の出力端子と、前記電源が供給されると
動作するリレーと、前記出力端子のマイナスコモンと接
地端子間に設けた前記リレーのメーク接点とで構成され
るものである。
【０００７】
【作用】各フォトカプラよりの出力信号を各出力トラン
ジスタのベースにバイアスとするための電源電圧の供給
をリレーによって検出し、供給されていない場合に、出
力トランジスタのマイナスコモンと接地端子との間に挿
入されたリレーのメーク接点が開放されるので、出力ト
ランジスタの出力を確実にオフすることができる。
ジスタのベースにバイアスとするための電源電圧の供給
をリレーによって検出し、供給されていない場合に、出
力トランジスタのマイナスコモンと接地端子との間に挿
入されたリレーのメーク接点が開放されるので、出力ト
ランジスタの出力を確実にオフすることができる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の実施例を示す回路図であ
る。
る。
【００１０】同図において、１は電気的に絶縁された状
態で信号の伝達を行なうフォトカプラであり、複数が並
列接続され、その入力側にはパソコン、シーケンサ等の
前段制御回路（不図示）からの制御信号が入力される。
３は複数が並列接続された出力トランジスタで、フォト
カプラの出力側トランジスタとはダーリントン接続され
ている。２は電源ＶＤＤ端子で、フォトカプラの出力を
出力トランジスタ３のベースバイアスにするためのもの
である。４は出力トランジスタ３の出力端子で、アクチ
ュエータ等の外部機器が接続されて、駆動制御される。
５は電源ＶＤＤが供給されると動作するリレーで、電源
ＶＤＤ端子２とＧＮＤ端子７との間に接続されている。
６は出力トランジスタ３の各出力端子４のマイナスコモ
ン端子とＧＮＤ端子との間に設けられたリレー５のメー
ク接点で、リレー５の不動作時に開放される。
態で信号の伝達を行なうフォトカプラであり、複数が並
列接続され、その入力側にはパソコン、シーケンサ等の
前段制御回路（不図示）からの制御信号が入力される。
３は複数が並列接続された出力トランジスタで、フォト
カプラの出力側トランジスタとはダーリントン接続され
ている。２は電源ＶＤＤ端子で、フォトカプラの出力を
出力トランジスタ３のベースバイアスにするためのもの
である。４は出力トランジスタ３の出力端子で、アクチ
ュエータ等の外部機器が接続されて、駆動制御される。
５は電源ＶＤＤが供給されると動作するリレーで、電源
ＶＤＤ端子２とＧＮＤ端子７との間に接続されている。
６は出力トランジスタ３の各出力端子４のマイナスコモ
ン端子とＧＮＤ端子との間に設けられたリレー５のメー
ク接点で、リレー５の不動作時に開放される。
【００１１】実施例の安全回路の動作について説明す
る。
る。
【００１２】電源ＶＤＤが遮断すると、リレー５は不動
作となり、出力端子４のマイナスコモンとＧＮＤ端子７
の間に設けてあるリレー接点６がオープンし、各出力ト
ランジスタ３のコレクタに接続されている出力端子４の
出力は不安定な状態となることなく確実にＯＦＦ状態と
なる。
作となり、出力端子４のマイナスコモンとＧＮＤ端子７
の間に設けてあるリレー接点６がオープンし、各出力ト
ランジスタ３のコレクタに接続されている出力端子４の
出力は不安定な状態となることなく確実にＯＦＦ状態と
なる。
【００１３】
【発明の効果】以上説明した様に本発明は電源電圧が遮
断すると、各出力端子のマイナスコモンとＧＮＤ端子間
がオープンとなり、出力端子が完全にＯＦＦとなるた
め、出力端子に接続されている微少負荷の制御機器等の
誤動作を防止出来るという効果がある。
断すると、各出力端子のマイナスコモンとＧＮＤ端子間
がオープンとなり、出力端子が完全にＯＦＦとなるた
め、出力端子に接続されている微少負荷の制御機器等の
誤動作を防止出来るという効果がある。
【図１】本発明の実施例を示す回路図
【図２】従来例を示す回路図
１ フォトカプラ ２ 電源ＶＤＤ端子 ３ 出力トランジスタ ４ 出力端子 ５ リレー ６ リレー接点 ７ ＧＮＤ端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１１月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】 前段制御回路で制御された信号を外部へ
伝える複数の並列接続されたフォトカプラと、前記フォ
トカプラよりの信号を増幅する複数の並列接続された出
力トランジスタへバイアスとして供給するための電源
と、前記出力トランジスタのコレクタに接続されている
複数の出力端子と、前記電源が供給されると動作するリ
レーと、前記出力端子のマイナスコモンと接地端子との
間に設けた前記リレーのメーク接点とを備えることを特
徴とするトランジスタ式出力回路の電源遮断時安全回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130378A JPH06343032A (ja) | 1993-06-01 | 1993-06-01 | トランジスタ式出力回路の電源遮断時安全回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130378A JPH06343032A (ja) | 1993-06-01 | 1993-06-01 | トランジスタ式出力回路の電源遮断時安全回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06343032A true JPH06343032A (ja) | 1994-12-13 |
Family
ID=15032917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5130378A Pending JPH06343032A (ja) | 1993-06-01 | 1993-06-01 | トランジスタ式出力回路の電源遮断時安全回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06343032A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109782686A (zh) * | 2019-01-28 | 2019-05-21 | 周忠清 | 一种plc控制器晶体管输出模块及其制造方法以及与电路板的连接方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204521A (ja) * | 1988-02-10 | 1989-08-17 | Fuji Electric Co Ltd | 出力インターフェース回路 |
| JP3097235B2 (ja) * | 1991-10-17 | 2000-10-10 | ブラザー工業株式会社 | インクジェットプリンタ |
-
1993
- 1993-06-01 JP JP5130378A patent/JPH06343032A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204521A (ja) * | 1988-02-10 | 1989-08-17 | Fuji Electric Co Ltd | 出力インターフェース回路 |
| JP3097235B2 (ja) * | 1991-10-17 | 2000-10-10 | ブラザー工業株式会社 | インクジェットプリンタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109782686A (zh) * | 2019-01-28 | 2019-05-21 | 周忠清 | 一种plc控制器晶体管输出模块及其制造方法以及与电路板的连接方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09232875A5 (ja) | ||
| KR900004122A (ko) | 저주파 전력 증폭용 파워 세이브 회로 | |
| JPH06343032A (ja) | トランジスタ式出力回路の電源遮断時安全回路 | |
| KR880010561A (ko) | 음성출력증폭기 | |
| KR100379590B1 (ko) | 전력 증폭기에서 출력 트랜지스터를 보호하는 장치 | |
| KR890011195A (ko) | 증폭회로 | |
| EP0605233B1 (en) | Input amplifier circuit | |
| JP2000105617A (ja) | 電源短絡保護回路 | |
| JPH0537256A (ja) | 半導体送信装置 | |
| US4532482A (en) | Circuit for preventing malfunction of muting amplifier | |
| JPH02142209A (ja) | 高周波電力増幅器 | |
| JP2822725B2 (ja) | 増幅装置 | |
| JP2643156B2 (ja) | 演算増幅装置 | |
| JP2000040368A (ja) | 差動増幅器とそのスピード調節方法 | |
| JPH0644173Y2 (ja) | 電力増幅回路 | |
| JPH0744397B2 (ja) | プツシユプル増幅器 | |
| US4897594A (en) | High gain driver circuit and method | |
| JP3011205U (ja) | メモリｉｃ用保護回路 | |
| JPH04282907A (ja) | 電流制限回路 | |
| JPH09181534A (ja) | 電力増幅器保護回路 | |
| JPH054846B2 (ja) | ||
| JPS62175007A (ja) | 電力増幅器保護装置 | |
| KR850001781Y1 (ko) | 스위칭 회로 | |
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 | |
| JP2583943B2 (ja) | 混成電力増幅装置 |